专利名称：Mos晶体管结电容测试结构及表征方法
技术领域：
本发明涉及半导体技术领域，特别涉及MOS晶体管中的源/漏结电容测试和表征技术。
背景技术：
随着小尺寸、低价位、便携式移动通讯和消费电子产品需求的飞速增长，单纯的数字电路产品已无法满足需要，带有模拟电路的混合信号片上系统在集成电路产业中占据越来越重要的地位，CMOS模拟电路从低速、低复杂度、小信号、高工作电压的电路逐步发展成 为高速、高复杂度、低工作电压的混合信号系统。与此同时，器件尺寸的缩小对MOS晶体管各种寄生效应的降低以及信噪比的提高提出了更高的要求。在MOS晶体管中，源、漏掺杂区称为有源区，有源区和衬底之间形成PN结，因此MOS晶体管中存在着寄生PN结电容，该寄生电容对MOS晶体管的性能有着非常重要的影响。MOS晶体管的有源区结电容通常可分解为三部分有源区底部电容，沿STI(浅沟槽隔离)边界的侧边电容，以及沿沟道边界的侧边电容。这些电容均与PN结的面积、形状和掺杂剖面密切相关。当MOS晶体管的有源区电压发生变化时，电容将充电或放电，而当MOS晶体管工作在频率较高的状态时，有源区结寄生电容的充放电将严重影响电路的工作效率，从而影响MOS晶体管的高频特性。此外，衬底的噪声也将沿着有源区结寄生电容传递给MOS晶体管，噪声还将通过衬底与各个寄生电容形成的回路向MOS电路的各个支路传递，进一步严重影响整个电路性能。因此，MOS晶体管的有源区结电容是衡量和优化MOS晶体管性能的一个重要指标，同时，MOS晶体管结电容模型的准确性也成为影响MOS电路设计的一个重要因素。在现有技术中，如图I所示，基于半导体衬底100的MOS晶体管包括有源区110及栅极120，栅极120侧壁覆盖有侧墙140，MOS晶体管周围环绕有STI浅沟槽隔离130。MOS晶体管的结电容主要包括有源区110与与半导体衬底100界面210处的底部结电容，有源区110与STI浅沟槽隔离130界面220处的侧边结电容，以及有源区110与MOS晶体管沟道界面230处的侧边结电容。而对MOS晶体管有源区结电容Cbs的表征通常通过有源区110-半导体衬底100的底部界面210面积A,及单位底部面积结电容Cjs、有源区110与STI浅沟槽隔离130界面220处的边界周长Pj及单位周长结电容Cjsw、MOS晶体管有源区110与沟道界面230处的边界总长Wtotal及单位沟道宽度结电容Cjswg等参数来实现。然而，在现有表征或建模过程中，通常不考虑有源区注入后的横向扩散长度AL对MOS晶体管有源区110与衬底100之间PN结周长和面积的影响，或近似认为有源区110注入的横向扩散距离与MOS晶体管栅极侧墙140宽度相等，即现有技术中的MOS晶体管结电容表征或建模方法中均未准确考虑有源区离子注入的横向扩散长度AL对于结电容的影响。然而，随着半导体器件特征尺寸的不断缩小及工艺制程节点的不断向前推进，器件性能对参数的敏感性不断提高，MOS晶体管源、漏注入的横向扩散长度对MOS晶体管结电容的准确表征或建模有着不可忽视的重要影响。
发明内容
本发明所要解决的技术是，提供一种MOS晶体管结电容测试结构及表征方法，能够充分考虑MOS晶体管制备过程中离子注入的横向扩散等实际因素，实现对MOS晶体管结电容的准确表征，并可应用于提供更准确的MOS晶体管结电容模型。为解决上述技术问题，本发明提供了一种MOS晶体管结电容测试结构，该结构包括第一测试单元和第二测试单元，第一测试单元包括两个或两个以上PN结，第二测试单元包括两个或两个以上MOS晶体管。作为可选的技术方案，第一测试单元中的PN结为具有浅沟槽隔离的纵向PN结，所述PN结离子注入掺杂区的掺杂类型、掺杂浓度、离子注入深度等均与所述MOS晶体管有源区的掺杂条件相同，所述PN结和所述MOS晶体管置于相同的半导体衬底或掺杂阱区内，且第二测试结构中所述两个或两个以上MOS晶体管具有相同的侧墙宽度。·
作为可选的技术方案，第一测试单元包括两个纵向PN结，且所述两PN结具有不同的面积和周长；第二测试单元包括两个MOS晶体管，且所述两个MOS晶体管具有不同的沟道览度。作为可选的技术方案，第一测试单元包括n个纵向PN结，其中，H1个PN结并联形成第一等效PN结，n2个PN结并联形成第二等效PN结,]!、]^、]^均为整数且1^+ =]! > 2,所述第一等效PN结与所述第二等效PN结具有不同的等效面积和等效周长。作为可选的技术方案，第二测试单元包括mfMOS晶体管，其中，Hi1个MOS晶体管级联形成第一叉指状MOS结构，m2个MOS晶体管级联形成第二叉指状MOS结构，Hun^m2均为整数且!^+!^=!!!〉]。在该技术方案中，可选的，第一叉指状MOS结构与第二叉指状MOS结构中MOS晶体管数量相同，沟道宽度不同；可选的，第一叉指状MOS结构和第二叉指状MOS结构中MOS晶体管数量不同，沟道宽度相同。本发明还提供了一种MOS晶体管结电容表征方法，包括以下步骤
提供第一测试单元，包括两个或两个以上具有浅沟槽隔离的纵向PN结；
测量所述第一测试单元中各PN结的结电容值；
根据所述第一测试单元中各PN结底部界面的面积Ari及PN结掺杂区与浅沟槽隔离的边界周长Pm提取单位面积结电容和单位周长结电容Cjsw ；
提供第二测试单元，包括两个或两个以上MOS晶体管，所述MOS晶体管有源区的掺杂类型、掺杂浓度、离子注入深度等均与所述PN结离子注入掺杂区的掺杂条件相同，且置于与所述PN结相同的半导体衬底或掺杂阱区内；
测量所述第二测试单元中各MOS晶体管的结电容；
根据所述第二测试单元中各MOS晶体管的侧墙宽度SP、沟道宽度W以及有源区边界与临近栅极的距离SA提取有源区掺杂的横向扩散长度AL、有源区与沟道界面处单位沟道宽度结电各Cjswg ；
表征MOS晶体管结电容。作为可选的技术方案，第一测试单元中各PN结的结电容Cd包括底部结电容和浅沟槽隔离侧边电容，且Cd=CjsX A,d+CjswXPjd，其中，Ard为所述PN结底部界面面积，Cjs为所述PN结底部界面单位面积结电容，Pjd为所述PN结掺杂区与浅沟槽隔离界面的边界周长，Cjsw为所述PN结掺杂区与浅沟槽隔离边界处单位周长结电容。
进一步的，所述第一测试单元包括n个纵向PN结，其中，Ii1 fPN结并联形成第一等效PN结，n2个PN结并联形成第二等效PN结,]!、]^、]^均为整数且1^+ =]! > 2,所述第一等效PN结与所述第二等效PN结具有不同的等效面积和等效周长；此时，仅测量所述第一测试单元中第一等效PN结结电容和第二等效PN结结电容。作为可选的技术方案，第二测试单元中各MOS晶体管的结电容Cbs包括底部结电容、浅沟槽隔离侧边电容和沟道侧边电容，且Cbs = CjsXAr + CjswXPj + CjswgXWttrtal，其中，Ar为所述MOS晶体管有源区底部界面面积，(^为所述MOS晶体管有源区底部界面单位面积结电容，P」为所述MOS晶体管有源区与浅沟槽隔离界面的边界周长，为所述MOS晶体管有源区与浅沟槽隔离界面处单位周长结电容，Wtotal为所述MOS晶体管有源区与沟道界面处的边界总长，Cjswg为所述MOS晶体管有源区与沟道界面处单位沟道宽度结电容。进一步的，所述MOS晶体管有源区底部界面面积4 = 2XWX (SA-SP + AL)，所述MOS晶体管有源区与浅沟槽隔离界面的边界周长Pj = 4X (SA-SP + AL) + 2W，所述MOS晶体管有源区与沟道界面处的边界总长Wt()tal=2W，其中，W为所述MOS晶体管沟道宽度，SA为
所述MOS晶体管有源区边界与临近栅极的距离，SP为所述MOS晶体管的侧墙宽度，AL为所述MOS晶体管有源区掺杂的横向扩散长度。进一步的，第二测试单元包括mfMOS晶体管，其中，Hi1个MOS晶体管级联形成第一叉指状MOS结构，m2个MOS晶体管级联形成第二叉指状MOS结构，m、In1 > m2均为整数且In^m2=In > 2，且所述第一叉指状MOS结构与所述第二叉指状MOS结构具有不同的MOS晶体管数量或不同的沟道宽度；此时，仅测量所述第二测试单元中第一叉指状MOS结构结电容值和第二叉指状MOS结构结电容值。进一步的，所述表征的MOS晶体管结电容适用于有源区掺杂类型、掺杂浓度、离子注入深度等均与所述PN结离子注入掺杂区的掺杂条件相同，且置于与所述PN结相同的半导体衬底或掺杂阱区内的MOS结构。第一测试单元、第二测试单元中结电容值的测量采用电容电压特性测量仪或数字电容测试仪实现。本发明的优点在于，提供的MOS晶体管结电容测试结构及表征方法基于一组掺杂条件完全相同的纵向PN结和MOS晶体管，在传统MOS晶体管结电容提取方法的基础上，增加了不同设计参数的测试结构，即不同面积和周长的PN结以及不同沟道宽度的MOS晶体管或包括不同晶体管数量的叉指状MOS结构，通过对PN结结电容的测试及相关参数提取，综合考虑工艺过程中由于横向扩散效应等引入的参数变量，更加准确地表征MOS晶体管的结电容。此外，与现有技术相比，本发明提供的测试结构及表征方法对MOS晶体管的特征尺寸并没有特定的依赖性，随着半导体器件特征尺寸的缩小和工艺制程节点的向前推进，仍能保证对MOS晶体管结电容的高精度表征，该表征方法对MOS器件的建模仿真、特别是MOS晶体管结电容的精确建模和参数提取具有重要意义，能够为MOS电路的优化设计提供更加准确的器件模型。
图I为现有技术中MOS晶体管结电容测试示意 图2为本发明第一测试单元纵向PN结剖面结构示意 图3为本发明第一测试单元纵向PN结版图结构示意图；图4为本发明第二测试单元MOS晶体管剖面结构示意 图5为本发明第二测试单元叉指状MOS结构剖面结构示意 图6为本发明第二测试单元叉指状MOS结构版图结构示意 图7为本发明MOS晶体管结电容表征方法步骤流程 图8为本发明MOS晶体管结电容表征方法中拟合的Cbs’ -W曲线示意图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。本领域技术人员可由本说明书所揭露的内容轻易地了解本发明 的其他优点与功效。本发明还可以通过另外不同的具体实施方式
加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。本发明第一具体实施方式
提供一 MOS晶体管结电容测试结构。本具体实施方式
提供的MOS晶体管结电容测试结构包括第一测试单元和第二测试单元。第一测试单元包括两个或两个以上具有浅沟槽隔离的纵向PN结，图2为该PN结剖面结构不意图。如图2所不,该PN结置于半导体衬底100上,具有一掺杂区101,且掺杂区101周围环绕有浅沟槽隔离130。本具体实施方式
中，半导体衬底100为第一半导体类型掺杂，PN结的掺杂区101为第二半导体类型掺杂。如图2所示，PN结的掺杂区101与半导体衬底100的底部界面201处具有底部结电容，该底部界面面积为A,d，其单位面积结电容为Cjs ；PN结的掺杂区101与浅沟槽隔离130界面202处具有侧边结电容，该界面202的边界周长为Pjd，其单位周长结电容为Cjsw，则图2所示纵向PN结的结电容Cd = CjsXArd +CjswXPjdo作为另一实施例，半导体衬底100上还可替换为第一半导体类型掺杂的阱区，所述PN结掺杂区101形成于该阱区内，掺杂区101与阱区接触形成纵向PN结。作为可选实施方式，第一测试单元包括两个纵向PN结，图3为第一测试单元PN结版图结构示意图。如图3所示，第一测试单元包括基于半导体衬底100、环绕有浅沟槽隔离130的第一 PN结D1和第二 PN结D2，掺杂区101与半导体衬底100接触形成纵向PN结。在本实施方式中，第一 PN结D1和第二 PN结D2具有不同的面积和周长，即第一 PN结D1和第二 PN结D2具有不同的结电容，分别测量第一 PN结D1的结电容Cdl和第二 PN结D2的结电容Cd2，即可提取该结构中PN结底部单位面积结电容和浅沟槽隔离边界单位周长结电容Cjsw°作为最佳实施方式，第一测试单元包括n个纵向PN结，其中，H1个PN结并联形成第一等效PN结，n2个PN结并联形成第二等效PN结,]!、]^、]^均为整数且1^+ =]! > 2,且第一等效PN结与第二等效PN结具有不同的等效面积和等效周长。该实施方式中，第一等效PN结和第二等效PN结结电容的测量及PN结结构中底部单位面积结电容Cjs和浅沟槽隔离边界单位周长结电容的提取与上述描述相同，在此不再赘述。需要指出的是，与单个PN结结电容的测量相比，采用多个PN结并联形成等效PN结的等效面积、等效周长具有较为灵活的可选择性和更大的参数范围，因此，等效PN结结构的结电容测量精度更高，该实施方式下提取的底部单位面积结电容和浅沟槽隔离边界单位周长结电容更为准确。
第二测试单元包括两个或两个以上MOS晶体管。图4为第二测试单元中MOS晶体管剖面结构示意图。如图4所示，所述MOS晶体管置于第一半导体类型掺杂的半导体衬底100上，为源/漏对称结构，且周围环绕有浅沟槽隔离130。MOS晶体管包括有源区110及栅极120，栅极120侧壁覆盖有侧墙140，其中，MOS晶体管的侧墙140宽度为SP，有源区110为第二类型半导体掺杂，有源区110边界与邻近栅极120的距离为SA，有源区110离子注入掺杂的横向扩散长度为AL。本具体实施方式
中，第二测试单元的各MOS晶体管具有相同的侧墙宽度SP。作为另一实施例，半导体衬底100也可替换为第一半导体类型掺杂的阱区，该MOS晶体管置于所述阱区中，第二测试单元中各MOS晶体管具有相同的栅长。本具体实施方式
中，MOS晶体管有源区110的掺杂类型、掺杂浓度、离子注入深度等均与第一测试单元中PN结离子注入掺杂区101的掺杂条件相同，且MOS晶体管与PN结置于相同的半导体衬底100上，即M0S晶体管有源区110与半导体衬底100的底部界面210单位面积结电容与第一测试单元中PN结底部界面单位面积结电容相等；M0S晶体管有源区110与浅沟槽隔离130界面边界220处单位周长结电容与第一测试单元中PN结掺杂区101与浅沟槽隔离130边界处单位周长结电容相等。除上述两界面处结电容外，MOS晶体管的 主要结电容还包括有源区110与MOS晶体管沟道界面230处的结电容，所述MOS晶体管有源区与沟道界面处的边界总长为Wttrtal，该单位沟道宽度结电容为C_g。如图4所示，第二测试单元中，各MOS晶体管的结电容
Cbs-Cjs X Ar+CjSW X Pj+Cjswg X Wtotal，
作为可选实施方式，第二测试单元包括第一 MOS晶体管M1、第二 MOS晶体管M2，且所述第一、第二 MOS晶体管具有不同的沟道宽度Wp W2,即第一 MOS晶体管M1和第二 MOS晶体管仏具有不同的结电容。对于单个MOS晶体管而言
Ar = 2XWX (SA-SP +AL) ;P』=4X (SA-SP + AL) + 2ff ；fftotal = 2XW。其中，W 为MOS晶体管沟道宽度。测量第二测试单元中第一 MOS晶体管M1和第二 MOS晶体管M2的结电容，根据两MOS晶体管结电容表达式及沟道宽度值拟合Cbs-W曲线，即可提取第二测试单元中MOS晶体管有源区110离子注入掺杂的横向扩散长度AL和MOS晶体管有源区110与沟道界面230处单位沟道宽度结电容C_g，从而进一步表征出相同工艺参数下MOS晶体管结电容。作为最佳实施方式，第二测试单元包括mfMOS晶体管，其中，Hi1个MOS晶体管级联形成第一叉指状MOS结构M/，m2个MOS晶体管级联形成第二叉指状MOS结构M2’，m、nipm2均为整数且1 +! =!!! > 2。其中，第一叉指状MOS结构M/和第二叉指状MOS结构M2’的MOS晶体管数量相同、沟道宽度不同，或MOS晶体管数量不同、沟道宽度相同；即第二测试单元中，第一叉指状MOS结构M/和第二叉指状MOS结构M2’具有不同的结电容。图5为叉指状MOS结构剖面结构示意图，图6为叉指状MOS结构版图结构示意图。如图5、图6所示，所述叉指状MOS结构置于半导体衬底100上，且周围环绕有浅沟槽隔离130，用以与半导体衬底100上的其他器件隔离。该包括多个MOS晶体管级联的叉指状MOS结构中，相邻两MOS晶体管共用一有源区110，有源区110边界与邻近栅极120的距离均为SA，叉指状MOS结构中相邻两栅极120的距离为PS，侧墙140宽度为SP，有源区110离子注入的横向扩散长度为AL。作为最佳实施例，叉指状MOS结构中，各MOS晶体管的栅极120具有相同的栅长，覆盖栅极120侧壁的侧墙140具有相同的侧墙宽度，且叉指状MOS结构中各MOS 晶体管具有相同的沟道宽度W。如图5所示，叉指状MOS结构中的结电容主要包括各MOS晶体管有源区110与半导体衬底100界面210处的底部结电容，各MOS晶体管有源区100与浅沟槽隔离130界面边界220处的侧边结电容，以及各MOS晶体管有源区100与MOS晶体管沟道界面230处的侧边结电容。则叉指状MOS结构的结电容(；/ =CjsXA/ +CjswXP/ +CjswgXWtotal'其中，A/为所述叉指状MOS结构有源区110底部界面210总面积，Cjs为所述叉指状MOS结构有源区110底部界面210单位面积结电容，P/为所述叉指状MOS结构有源区110与浅沟槽隔离130界面220的边界总周长，为所述叉指状MOS结构有源区110与浅沟槽隔离130界面220处单位周长结电容，Wtotal’为所述叉指状MOS结构有源区110与沟道界面230处的边界总长，C_g为所述叉指状MOS结构有源区110与沟道界面230处单位沟道宽度结电容。如图6所示,结合图5所示叉指状MOS结构剖面结构示意图可知,在包括m’个MOS晶体管级联的叉指状MOS结构中，所述叉指状MOS结构有源区110底部界面210总面积
Ar，= WX [ (PS-2SP 十 2 A L) X (m，-I) + 2 (SA-SP +AL)];
所述叉指状MOS结构有源区110与浅沟槽隔离130界面220的边界总周长P/ =2 X (PS-2SP 十 2 A L) X (m，-I) + 4 (SA-SP + A L) + 2ff ；
所述叉指状MOS结构有源区110与沟道界面230处的边界总长
Wtotal ’ =2WXm，。进一步的，叉指状MOS结构中，各MOS晶体管均为源漏对称结构，且各MOS晶体管采用相同的工艺条件制备，各栅长相等。由上述描述可知，在本具体实施方式
中，分别测量第二测试单元中第一叉指状MOS结构结电容Cbsl’和第二叉指状MOS结构结电容Cbs2’，根据第二测试单元的设计参数，即可提取第二测试单元中有源区110离子注入掺杂的横向扩撒长度AL以及有源区110与沟道界面230处单位沟道宽度结电容Cjswg，从而实现实现MOS晶体管结电容的准确表征。需要指出的是，本具体实施方式
提供的MOS晶体管测试结构中，第一测试单元中的PN结掺杂区和第二测试单元中MOS晶体管的有源区具有相同的掺杂条件，从而保证了结电容表征结果的准确性。本具体实施方式
提供的MOS晶体管结电容测试结构基于一组掺杂条件完全相同的纵向PN结和MOS晶体管，在传统MOS晶体管结电容测试结构的基础上，增加了不同设计参数的测试结构，即不同面积和周长的PN结以及不同沟道宽度的MOS晶体管或包括不同晶体管数量的叉指状MOS结构，通过对PN结结电容的测试及相关参数提取，综合考虑工艺过程中由于横向扩散效应等引入的参数变量，更加准确地表征MOS晶体管的结电容。本具体实施方式
提供的测试结构对MOS晶体管的特征尺寸并没有特定的依赖性，随着半导体器件特征尺寸的缩小和工艺制程节点的向前推进，仍能保证对MOS晶体管结电容的高精度测试，实现对MOS晶体管结电容的准确表征。本发明第二具体实施方式
提供一 MOS晶体管结电容表征方法。图7为本具体实施方式
提供的MOS晶体管结电容表征方法步骤流程图。如图7所示，本具体实施方式
提供的MOS晶体管结电容表征方法包括以下步骤 步骤SI :提供第一测试单元，包括两个或两个以上具有浅沟槽隔离的纵向PN结。
该步骤中，第一测试单元中PN结结构如图2所示，各PN结均置于半导体衬底100上，具有一掺杂区101，且掺杂区101周围环绕有浅沟槽隔离130。此外，半导体衬底100为第一半导体类型掺杂，PN结的掺杂区101为第二半导体类型掺杂。需要注意的是，第一测试单元中各纵向PN结的掺杂区具有相同的掺杂类型、掺杂浓度和离子注入深度等掺杂条件，且置于相同的半导体衬底或掺杂阱区内。作为可选实施方式，第一测试单元包括两个纵向PN结。如图3所示，第一测试单元包括基于半导体衬底100、环绕有浅沟槽隔离130的第一 PN结D1和第二 PN结D2,掺杂区101与半导体衬底100接触形成纵向PN结。在本实施方式中，第一 PN结D1和第二 PN结D2具有不同的面积和周长。作为最佳实施方式，第一测试单元包括n个纵向PN结，其中，H1个PN结并联形成 第一等效PN结，n2个PN结并联形成第二等效PN结,]!、]^、]^均为整数且1^+ =]! > 2,且第一等效PN结与第二等效PN结具有不同的等效面积和等效周长。步骤S2 :测量所述第一测试单元中各PN结的结电容值。该步骤中，当第一测试单元包括两个纵向PN结时，分别测量第一 PN结D1的结电容Cdl和第二 PN结D2的结电容Cd2 ；当第一测试单元包括多个纵向PN结时，分别测量第一等效PN结D/的结电容Cdl’和第二 PN结D2’的结电容Cd2’。上述第一测试单元各结电容的测量采用电容电压特性测量仪、数字电容测试仪或其他本领域常用的电容特性测量仪器实现。步骤S3 :提取第一测试单元中各PN结底部界面单位面积结电容Cjs、侧边界面处PN结掺杂区与浅沟槽隔离的边界单位周长结电容Cjsw。该步骤中，由图2所示纵向PN结结构及第一具体实施方式
中对第一测试结构结电容的描述可知，第一测试单元中各PN结的结电容Cd主要包括底部结电容和浅沟槽隔离侧边电容，且Cd=CjsXArd+CjswXPjd，其中，Ard为所述PN结底部界面201面积，Cjs为所述PN结底部界面201单位面积结电容，Pjd为所述PN结掺杂区101与浅沟槽隔离130界面202的边界周长，Cjsw为所述PN结掺杂区101与浅沟槽隔离130界面202处单位周长结电容。作为可选实施方式，第一测试单元包括两个纵向PN结，根据步骤S2中测量得到的第一 PN结D1结电容Cdl和第二 PN结D2结电容Cd2联立方程[Cdl=C-X^Cy51f X^1
L _r .A .，其中\dl、Ard2分别为第一 PN结D1和第二 PN结D2底部界面201
面积，Pjdl、Pjd2分别为第一 PN结D1和第二 PN结D2结掺杂区101与浅沟槽隔离130界面202的边界周长，Aril、Ari2、Pjdl、Pjd2均为第一测试单元的设计参数。根据上述联立方程即可提取得到所述第一测试单元中PN结掺杂区101与半导体衬底100的底部界面201单位面积结
C*,f| x "^dl ^
电容；=1~PN结掺杂区101与浅沟槽隔离130的界面202处单位周长结
电各嫌—.....................j............T................."Z...........。
Pj2XArvPjlKAfi作为最佳实施方式，第一测试单元包括多个纵向PN结，步骤S2中测量得到Ii1个PN结并联形成的第一等效PN结D/的结电容Cdl’和第二等效PN结D2’的结电容Cd2’。该实施方式中，第一等效PN结D/和第二等效PN结D2’的等效面积Ardl’、Ard2’和等效周长Pjdl’、P@’均可根据第一测试单元中各PN结的设计参数直接提取，其结电容的测量及PN结结构中底部单位面积结电容和浅沟槽隔离边界单位周长结电容的提取与上述描述相同，在此不再赘述。需要指出的是，与单个PN结结电容的测量相比，采用多个PN结并联形成等效PN结的等效面积、等效周长具有较为灵活的可选择性和更大的参数范围，因此，等效PN结结构的结电容测量精度更高，该实施方式下提取的底部单位面积结电容和浅沟槽隔离边界单位周长结电容更为准确。步骤S4 :提供第二测试单元，包括两个或两个以上MOS晶体管。该步骤中，第二测试单元中各MOS晶体管剖面结构如图4所示，所述MOS晶体管置于第一半导体类型掺杂的半导体衬底100上，为源/漏对称结构，且周围环绕有浅沟槽隔离130。MOS晶体管包括有源区110及栅极120，栅极120侧壁覆盖有侧墙140，其中，MOS晶体管的侧墙140宽度为SP，有源区110为第二类型半导体掺杂，有源区110边界与邻近栅极 120的距离为SA，有源区110离子注入掺杂的横向扩散长度为AL。本具体实施方式
中，第二测试单元的各MOS晶体管具有相同的栅长和侧墙宽度SP。该步骤中，MOS晶体管有源区110的掺杂类型、掺杂浓度、离子注入深度等均与第一测试单元中PN结离子注入掺杂区101的掺杂条件相同，且MOS晶体管与PN结置于相同的半导体衬底100上，即M0S晶体管有源区110与半导体衬底100的底部界面210单位面积结电容与第一测试单元中PN结底部界面单位面积结电容相等；M0S晶体管有源区110与浅沟槽隔离130界面边界220处单位周长结电容与第一测试单元中PN结掺杂区101与浅沟槽隔离130边界处单位周长结电容相等。除上述两界面处结电容外，MOS晶体管的主要结电容还包括有源区110与MOS晶体管沟道界面230处的结电容，所述MOS晶体管有源区与沟道界面处的边界总长为Wtrtal，该单位沟道宽度结电容为Cjswg。作为可选实施方式，第二测试单元包括两个MOS晶体管第一 MOS晶体管M1、第二MOS晶体管M2,且所述第一、第二 MOS晶体管具有不同的沟道宽度Wp W2,即第一 MOS晶体管M1和第二 MOS晶体管M2具有不同的结电容。作为最佳实施方式，第二测试单元包括mfMOS晶体管，其中，Hi1个MOS晶体管级联形成第一叉指状MOS结构，m2个MOS晶体管级联形成第二叉指状MOS结构，HKnipm2均为整数且1 +! =!!! >2。其中，第一叉指状MOS结构和第二叉指状MOS结构的MOS晶体管数量相同、沟道宽度不同，或MOS晶体管数量不同、沟道宽度相同；即第二测试单元中，第一叉指状MOS结构和第二叉指状MOS结构具有不同的结电容。步骤S5 :测量所述第二测试单元中各MOS晶体管的结电容。该步骤中，当第二测试单元包括两个MOS晶体管时，分别测量第一MOS晶体管M1的结电容Cbsl和第二 MOS晶体管M2的结电容Cbs2 ;当第二测试单元包括多个MOS晶体管时，分别测量第一叉指状MOS结构M/的结电容Cbsl’和第二叉指状MOS结构M2’的结电容Cbs2’。上述第二测试单元各结电容的测量采用电容电压特性测量仪、数字电容测试仪或其他本领域常用的电容特性测量仪器实现。步骤S6 :提取所述第二测试单元中各MOS晶体管有源区掺杂的横向扩散长度AL、有源区与沟道界面处单位沟道宽度结电容Cjswg。该步骤中，由图4所示MOS晶体管剖面结构示意图及第一具体实施方式
中对第二测试结构结电容的描述可知，第二测试单元中各MOS晶体管的结电容Cbs主要包括底部结电容、浅沟槽隔离侧边电容和有源区与沟道界面处的侧边电容，且Cbs = CjsXAr + CjswXPj +CjswgX Wttrtal，其中，A,为所述MOS晶体管有源区110与半导体衬底100底部界面210面积，Cjs为所述MOS晶体管有源区110与半导体衬底100底部界面210单位面积结电容，Pj为所述MOS晶体管有源区110与浅沟槽隔离130界面220的边界周长，Cjsw为所述MOS晶体管有源区110与浅沟槽隔离130界面220处单位周长结电容，Wtotal为所述MOS晶体管有源区110与沟道界面230处的边界总长，Cjswg为所述MOS晶体管有源区110与沟道界面230处单位沟道宽度结电容。作为可选实施方式，第二测试单元包括两个MOS晶体管，根据步骤S5中测量得到的第一 MOS晶体管M1结电容Cbsl和第二 MOS晶体管M2的结电容Cbs2联立方程
权利要求
1.一种MOS晶体管结电容测试结构，包括第一测试单元和第二测试单元，其特征在于 所述第一测试单元包括两个或两个以上PN结； 所述第二测试单元包括两个或两个以上MOS晶体管。
2.根据权利要求I所述的MOS晶体管结电容测试结构，其特征在于，所述第一测试单元中的PN结为具有浅沟槽隔离的纵向PN结。
3.根据权利要求2所述的MOS晶体管结电容测试结构，其特征在于，所述所述PN结离子注入掺杂区的掺杂类型、掺杂浓度、离子注入深度均与所述MOS晶体管有源区的掺杂类型、掺杂浓度、离子注入深度相同，且所述PN结和所述MOS晶体管置于相同的半导体衬底或掺杂阱区内。
4.根据权利要求3所述的MOS晶体管结电容测试结构，其特征在于，第二测试单元中所述两个或两个以上MOS晶体管具有相同的侧墙宽度。
5.根据权利要求4所述的MOS晶体管结电容测试结构，其特征在于，所述第一测试单元包括两个纵向PN结，且所述两PN结具有不同的面积和周长。
6.根据权利要求4所述的MOS晶体管结电容测试结构，其特征在于，所述第一测试单元包括η个纵向PN结,其中，Ii1个PN结并联形成第一等效PN结，η2个PN结并联形成第二等效PN结，n、Ii1 > η2均为整数且1^+ =]! > 2,所述第一等效PN结与所述第二等效PN结具有不同的等效面积和等效周长。
7.根据权利要求4所述的MOS晶体管结电容测试结构，其特征在于，所述第二测试单元包括两个MOS晶体管，且所述两个MOS晶体管具有不同的沟道宽度。
8.根据权利要求4所述的MOS晶体管结电容测试结构，其特征在于，所述第二测试单元包括m个MOS晶体管，其中，In1个MOS晶体管级联形成第一叉指状MOS结构，m2个MOS晶体管级联形成第二叉指状MOS结构，m> Hi1^m2均为整数且Iii1+m2=m > 2。
9.根据权利要求8所述的MOS晶体管结电容测试结构，其特征在于，所述第一叉指状MOS结构与第二叉指状MOS结构中MOS晶体管数量相同，沟道宽度不同。
10.根据权利要求8所述的MOS晶体管结电容测试结构，其特征在于，所述第一叉指状MOS结构和第二叉指状MOS结构中MOS晶体管数量不同，沟道宽度相同。
11.一种MOS晶体管结电容表征方法，其特征在于，包括以下步骤 提供第一测试单元，包括两个或两个以上具有浅沟槽隔离的纵向PN结； 测量所述第一测试单元中各PN结的结电容； 提取所述第一测试单元中各PN结底部界面单位面积结电容Cjs、PN结掺杂区与浅沟槽隔离的边界单位周长结电容Cjsw ； 提供第二测试单元，包括两个或两个以上MOS晶体管，所述MOS晶体管有源区的掺杂类型、掺杂浓度、离子注入深度均与所述PN结离子注入掺杂区的掺杂类型、掺杂浓度、离子注入深度相同，且置于与所述PN结相同的半导体衬底或掺杂阱区内； 测量所述第二测试单元中各MOS晶体管的结电容； 提取所述第二测试单元中各MOS晶体管有源区掺杂的横向扩散长度AL、有源区与沟道界面处单位沟道宽度结电容C_g ； 表征MOS晶体管结电容。
12.根据权利要求11所述的MOS晶体管结电容表征方法，其特征在于，所述第一测试单元中各PN结的结电容Cd包括底部结电容和浅沟槽隔离侧边电容，且Cd=C>XAM+C_XPjd，其中，Ari为所述PN结底部界面面积，Cjs为所述PN结底部界面单位面积结电容，Pjd为所述PN结掺杂区与浅沟槽隔离界面的边界周长，Cjsw为所述PN结掺杂区与浅沟槽隔离边界处单位周长结电容。
13.根据权利要求12所述的MOS晶体管结电容表征方法，其特征在于，所述第一测试单元包括η个纵向PN结，其中，Ii1个PN结并联形成第一等效PN结，η2个PN结并联形成第二等效PN结，n、Ii1 > η2均为整数且1^+ =]! > 2,所述第一等效PN结与所述第二等效PN结具有不同的等效面积和等效周长；此时，仅测量所述第一测试单元中第一等效PN结结电容和第二等效PN结结电容。
14.根据权利要求11所述的MOS晶体管结电容表征方法，其特征在于，所述第二测试单元中各MOS晶体管的结电容Cbs包括底部结电容、浅沟槽隔离侧边电容和沟道侧边电容，且Cbs=CjsXAJCjswXP」+CjswgXWtrtal，其中，4为所述MOS晶体管有源区底部界面面积，Cjs为所述MOS晶体管有源区底部界面单位面积结电容，Pj为所述MOS晶体管有源区与浅沟槽隔离界面的边界周长，Cjsw为所述MOS晶体管有源区与浅沟槽隔离界面处单位周长结电容，Wtotal为所述MOS晶体管有源区与沟道界面处的边界总长，Cjswg为所述MOS晶体管有源区与沟道界面处单位沟道宽度结电容。
15.根据权利要求14所述的MOS晶体管结电容表征方法，其特征在于，所述MOS晶体管有源区底部界面面积4=2XWX (SA-SP+AL)，所述MOS晶体管有源区与浅沟槽隔离界面的边界周长Pj=4X (SA-SP+AL)+2W，所述MOS晶体管有源区与沟道界面处的边界总长Wtotal=2W，其中，W为所述MOS晶体管沟道宽度，SA为所述MOS晶体管有源区边界与临近栅极的距离，SP为所述MOS晶体管的侧墙宽度，Δ L为所述MOS晶体管有源区掺杂的横向扩散长度。
16.根据权利要求14所述的MOS晶体管结电容表征方法，其特征在于，所述第二测试单元包括m个MOS晶体管，其中，In1个MOS晶体管级联形成第一叉指状MOS结构，m2个MOS晶体管级联形成第二叉指状MOS结构，m、Hi1, m2均为整数且> 2，且所述第一叉指状MOS结构与所述第二叉指状MOS结构具有不同的MOS晶体管数量或不同的沟道宽度；此时，仅测量所述第二测试单元中第一叉指状MOS结构结电容值和第二叉指状MOS结构结电容值。
17.根据权利要求1(Γ16中任意一项所述的MOS晶体管结电容表征方法，其特征在于，所述表征的MOS晶体管结电容适用于有源区掺杂类型、掺杂浓度、离子注入深度均与所述PN结离子注入掺杂区的掺杂类型、掺杂浓度、离子注入深度相同，且置于与所述PN结相同的半导体衬底或掺杂阱区内的MOS结构。
18.根据权利要求17所述的MOS晶体管结电容表征方法，其特征在于，所述第一测试单元、第二测试单元中结电容值的提取采用电容电压特性测量仪或数字电容测试仪测量实现。
全文摘要
本发明涉及半导体技术领域，公开了一种MOS晶体管结电容测试结构和表征方法，在传统MOS晶体管结电容提取方法的基础上，增加了不同设计参数的测试结构，通过对掺杂条件完全相同的PN结第一测试单元和MOS晶体管第二测试单元的结电容测量，准确提取MOS晶体管有源区掺杂的横向扩散长度、各单位结电容等参数，精确表征MOS晶体管或其他待测MOS结构的结电容。本发明提供的测试结构及表征方法对MOS晶体管的特征尺寸并没有特定的依赖性，随着半导体器件特征尺寸的缩小和工艺制程节点的向前推进，仍能保证对MOS晶体管结电容的高精度表征和建模，实现对MOS晶体管性能的有效表征。
文档编号H01L23/544GK102956620SQ20121051007
公开日2013年3月6日 申请日期2012年12月3日 优先权日2012年12月3日
发明者郭奥 申请人:上海集成电路研发中心有限公司