专利名称：一种薄膜晶体管及其制造方法、阵列基板和显示器件的利记博彩app
技术领域：
本发明涉及显示器件制造技术，尤其涉及薄膜晶体管及其制造方法、阵列基板和显示器件。
背景技术：
OTFT (Oxide Thin Film Transistor,氧化物薄膜晶体管)技术最初的研究是为了降低有源显示器件的能耗，令显示器件更薄更轻，响应速度更快而研发的技术。大约在二十一世纪初开始走向试用阶段。图1为现有技术中薄膜晶体管的结构示意图。现有技术通过6次曝光掩模(Mask)工艺在玻璃基板10上依次形成栅极11、栅绝缘层12、半导体有源层13、刻蚀阻挡层14、源电极15a、漏电极15b、钝化层16及像素电极18,漏电极15b通过过孔17与像素电极18连接。其中，半导体有源层13的制作材料选用金属氧化物，比如铟镓锌氧化物IGZO等材料。有源层的性能决定了薄膜晶体管的特性，而基于图1所示的现有的氧化物薄膜晶体管无法实现高的开态电流1n的同时具备低的关态电流1ff，进而无法确保氧化物薄膜晶体管的性能，最终影响产品的性能。
发明内容
本发明的实施例提供一种薄膜晶体管及其制造方法、阵列基板和显示器件，实现高的开态电流1n的同时具备低的关态电流1ff，提高薄膜晶体管的特性。为达到上述目的，本发明的实施例采用如下技术方案:—种薄膜晶体管，包括:栅极、栅绝缘层、半导体有源层、源电极和漏电极，其中，所述半导体有源层为多层结构，至少包括低氧含量的高导通能力的半导体层和高氧含量低导通能力的半导体层；所述高导通能力的半导体层靠近栅极，且低导通能力的半导体层靠近源电极和漏电极。一种薄膜晶体管的制造方法，包括:在透明基板上形成栅极、栅绝缘层、半导体有源层、源电极和漏电极层的过程；其特征在于，形成所述半导体有源层的过程包括:在靠近栅极侧形成高导通能力的半导体层；在靠近所述源电极和漏电极侧形成低导通能力的半导体层。一种阵列基板，包括上述薄膜晶体管。一种显示装置，包括上述阵列基板。本发明实施例提供一种薄膜晶体管及其制造方法、阵列基板和显示器件，在透明基板上形成栅极金属层、栅绝缘层、半导体有源层、源电极和漏电极层；其中，半导体有源层的形成过程包括:分层制备高导通能力的半导体层和低导通能力的半导体层；进一步的，形成的半导体有源层包括两层及两层以上结构，且其宗旨为靠近栅极的半导体有源层由低氧含量、高导通能力的半导体层形成，实现高的开态电流1n，靠近源电极和漏电极的半导体有源层的顶层由高氧含量、低导通能力的半导体层形成，实现低的关态电流1ff。这样通过采用分层优化制备的半导体有源层可同时实现低的关态电流1ff和高的开态电流1n，以提高氧化物薄膜晶体管的特性，最终确保产品的性能。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中薄膜晶体管的结构示意图；图2为本发明实施例提供的薄膜晶体管的结构示意图；图3为本发明实施例提供的制造阵列基板的流程示意图；图4A为本发明实施例提供的阵列基板制造过程的第一示意图；图4B为本发明实施例提供的制造阵列基板的第二示意图；图4C为本发明实施例提供的制造阵列基板的第三示意图；图4D为本发明实施例提供的制造阵列基板的第四示意图；图4E为本发明实施例提供的制造阵列基板的第五示意图；图4F为本发明实施例提供的制造阵列基板的第六示意图；图4G为本发明实施例提供的制造阵列基板的第七示意图；图4H为本发明实施例提供的制造阵列基板的第八示意图；图41为本发明实施例提供的制造阵列基板的第九示意图；图4J为本发明实施例提供的制造阵列基板的第十示意图；图4K为本发明实施例提供的制造阵列基板的第十一示意图；图4L为本发明实施例提供的制造阵列基板的第十二示意图；图4M为本发明实施例提供的制造阵列基板的第十三示意图；图5为本发明另一实施例提供的薄膜晶体管的结构示意图；图6为本发明另一实施例提供的制造阵列基板的流程示意图；图7A为本发明另一实施例提供的制造阵列基板的第一示意图；图7B为本发明另一实施例提供的制造阵列基板的第二示意图；图7C为本发明另一实施例提供的制造阵列基板的第三示意图；图7D为本发明另一实施例提供的制造阵列基板的第四示意图；图7E为本发明另一实施例提供的制造阵列基板的第五示意图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种薄膜晶体管，该薄膜晶体管包括:栅极、栅绝缘层、半导体有源层、源电极和漏电极层；其中，所述半导体有源层为多层结构，至少包括高导通能力的半导体层和低导通能力的半导体层；其中，所述高导通能力的半导体层靠近栅极，且低导通能力的半导体层靠近源电极和漏电极。薄膜晶体管为底栅结构时，薄膜晶体管包括栅极、栅绝缘层、半导体有源层、刻蚀阻挡层和源漏电极层，其中，栅极在半导体有源层的下方，所述源电极和漏电极位于所述半导体有源层的上方；半导体有源层为多层结构，包括半导体有源层与源电极和漏电极之间还设置有刻蚀阻挡层。薄膜晶体管为顶栅结构时，薄膜晶体管包括栅极、栅绝缘层、半导体有源层和源漏阻挡层，其中，栅极在半导体有源层的上方，源电极和漏电极位于半导体有源层的下方。下面将结合图2和图5来介绍本发明实施例提供的薄膜晶体管的两种改进结构的实现方式，但并不局限于此。如图2所示，本发明实施例提供的一种薄膜晶体管，包括:依次形成在基板201上的栅极202、栅绝缘层203、高导通能力的半导体层204、低导通能力的半导体层205、刻蚀阻挡层206、金属化半导体层、数据线金属层；其中，高导通能力的半导体层204和低导通能力的半导体层205构成半导体有源层，该半导体有源层采用金属氧化物材料；刻蚀阻挡层206在氧化物半导体有源层之上，在氧化物半导体有源层的上方还形成有位于刻蚀阻挡层206两侧的金属化半导体层207a和207b，以及所述数据线金属层包括数据线、薄膜晶体管的源电极208a和漏电极208b。氧化物半导体有源层采用分层优化的方案，由两层或多层形成，如图2所示，底栅结构的氧化物半导体有源层的底层为高导通能力的高导通能力的半导体层204，氧化物半导体有源层的顶层为低导通能力的半导体层205形成，但氧化物半导体有源层形成的宗旨在于底层采用低氧含量、高导通能力的半导体，用以提高器件的导通能力，即提高器件的开态电流(1n);顶层的半导体采用高氧含量、低导通能力的氧化物半导体，用以控制器件的漏电流，即降低器件的关态电流(1ff)，从而提高器件性能。可以理解的是，当薄膜晶体管为顶栅结构时，半导体有源层的顶层为高导通能力的半导体层，氧化物半导体有源层的底层为低导通能力的半导体层形成，氧化物半导体有源层形成的宗旨在于顶层采用低氧含量、高导通能力的半导体，用以提高器件的导通能力，即提高器件的开态电流(1n);底层的半导体采用高氧含量、低导通能力的氧化物半导体，用以控制器件的漏电流，即降低器件的关态电流(1ff)，从而提高器件性能。本领域技术人员可根据产品的实际情况，自行选择底栅或者顶栅结构。在制作完上述的有源层氧化物半导体后，在其上形成刻蚀阻挡层如图2中的206所示。在刻蚀阻挡层206形成后，对暴露在刻蚀阻挡层两侧的氧化物半导体有源层进行氢气、N2OXF4或者Ar等气体的Plasma (等离子)处理，在氧化物半导体有源层表面形成金属化半导体层，如图2所示的207a和207b。金属化半导体层可降低氧化物半导体有源层与源电极和漏电极的接触电阻，进而改善器件的欧姆接触特性。氧化物半导体有源层、金属化半导体层和源电极和漏电极相结合可以实现较好的器件性能的输出。如图5所示，本发明实施例提供的另一种薄膜晶体管，包括:依次形成在透明玻璃基板601上的栅极602、栅绝缘层603、高导通能力的半导体层604、低导通能力的半导体层605、刻蚀阻挡层606 ;其中，在已图形化的刻蚀阻挡层606之上形成有一层低氧含量、高导的半导体过渡层607a和607b ;在半导体过渡层607a和607b的上方形成有源电极608a和漏电极608b。其中，半导体过渡层607a和607b的厚度在5_50nm，半导体过渡层与高导通能力的半导体层选用的材料相同。具有高导通能力的半导体过渡层可降低氧化物半导体有源层与源电极和漏电极之间的接触电阻，进而改善器件的欧姆接触特性。氧化物半导体有源层、半导体过渡层与源电极和漏电极相结合，形成一个三明治结构的TFT器件，不仅可以同时具有高的开态电流1n和低的关态电流1ff，而且可以解决源电极和漏电极的欧姆接触问题，从而最大程度地改善TFT器件的性能。本发明主要的技术特点的就是在制作Oxide TFT的过程中，采用上述三明治结构的分层优化方案，来提高器件的性能。本发明提供的薄膜晶体管，由于分层优化的氧化物半导体有源层既可以提高TFT器件的开态电流(1n)，同时可以控制器件的关态电流，降低器件的漏电流(1ff)，可最大限度的改善TFT的特性；半导体过渡层，可以解决源电极和漏电极与有源层的欧姆接触问题，提高器件的输出能力，从而最大限度的改善器件性能，提高了整个基板的良品率，降低了生产成本。针对以上薄膜晶体管在形成分层优化的氧化物半导体有源层和金属化半导体层/氧化物半导体过渡层的工艺顺序的不同，本发明实施例提供两种薄膜晶体管的制造方法。薄膜晶体管的制作是阵列基板制作过程中的一个重要部分；在本实施例中将结合一种阵列基板的利记博彩app来介绍上述实施例中提供的薄膜晶体管的制作过程。下面将通过方法一来介绍图2所示的薄膜晶体管的制造过程。具体地，薄膜晶体管的制作过程可参照图3、图4A 图4M所示的阵列基板的制造过程进行说明，其具体步骤包括:S401、在基板上形成栅极金属层；如图4A所示，在Glass基板501上形成栅极金属层502。在TFT的制作过程中，栅极金属层多采用磁控溅射的方法来制备，栅极材料根据不同的器件结构和工艺要求可以进行选择。通常被采用的栅极金属层有M0，Mo-Al-Mo合金，Mo/Al-Nd/Mo叠成结构的金属层、Cu以及金属钛及其合金等，且令其方块电阻保持在一个相对比较低的水平。S402、对栅极金属层进行图形化；如图4B所示，一般利用构图工艺，通过湿法刻蚀的方法，对栅极金属层502进行图形化，形成如图4B中的栅极502a和栅线502b。S403、在栅极上形成栅绝缘层；如图4C所示，在栅极图形化之后，通过Pre-clean工艺(成膜前清洗)，通过等离子体增强化学汽相淀积(PECVD)法，在形成有栅极和栅线的基板上制备栅绝缘层503，其材料应用比较广泛，如二氧化娃(SiO2)薄膜,氮化娃薄膜(SiNx),氮氧化娃薄膜(SiOxNy),氧化铝(Al2O3)薄膜，TiOx薄膜以及符合的多层结构的薄膜。S404、对栅绝缘层进行表面处理；利用等离子工艺对栅绝缘层表面进行处理，使薄膜表面的粗糙度下降，界面亚稳态物质被去除，留下更稳定的界面，可提高场效迁移率，TFT的稳定性得以改善。
S405、形成高导通能力的半导体层；如图4D所示，形成高导通能力的半导体层504，氧化物TFT制作最为关键的环节就是半导体有源层的制作。高导通能力的半导体层的形成是非常重要的，在低氧气氛下形成的高导通能力的半导体层，在薄膜内部形成了一个富金属离子的状态，同时形成氧空位，进而提高载流子的导通能力，使该半导体层具备低氧含量、高导通能力，用以提高TFT器件的开态电流1n。现在广为使用的氧化物半导体有铟镓锌氧化物(IGZ0)、铟锡锌氧化物(ITZO)或铟锌氧化物(IZO)等以及与其相关的不同比例的配合物。主要的利记博彩app有磁控派射沉积(Sputter)以及溶液法等。S406、形成低导通能力的半导体层；制作低导通能力的半导体层所选用的材料本身是与高导通能力的半导体层没有区别，在制作细节上低导通能力的半导体层和高导通能力的半导体层是有很大区别的。首先，为了防止漏电流，低导通能力的半导体层的导电能力要弱于低导通能力的半导体层，在高氧气氛下形成低导通能力的半导体层，在该半导体层内部形成富氧离子的状态，对载流子的导通起到了限制作用，进而可以控制器件的漏电流；即低导通能力的半导体层采用高氧含量的低导通能力氧化物半导体，如图4E中的505所示。用以控制器件的漏电流，降低器件的关态电流(1fT)，最大限度的改善器件性能。S407、对氧化物半导体有源层进行图形化；如图4E中所示的高导通能力的半导体层504和低导通能力的半导体层505构成氧化物半导体有源层，利用构图工艺对氧化物半导体有源层进行图形化，通常采用的刻蚀方法有两种，一种为湿法刻蚀，另一种为干法刻蚀。现在广泛使用的是湿法刻蚀。可以很好的控制刻蚀精度。通过刻蚀的方法对氧化物半导体有源层图形化后形成如图4F中所示的高导通能力的半导体层504和低导通能力的半导体层层505。S408、形成刻蚀阻挡层；如图4G所示，在已经图形化的氧化物半导体有源层上直接形成刻蚀阻挡层(EtchStop Layer, ESL) 506，其材料因不同的厂家针对各自的工艺要求的不同而不同，通常需用如Si0x、SiNx，SiOxNy, Al203>Ti0x, Y2O3等无机绝缘材料，其目的就是为了减少在数据线图形化的过程中，对氧化物半导体薄膜造成伤害，同时可以有效地改善TFT器件的稳定性，避免外界环境对TFT器件的影响。S409、对刻蚀阻挡层进行图形化；通过干法刻蚀的方法对刻蚀阻挡层进行图形化，如图4H中的506a所示。本步工艺的制作关键点是在如何控制刻蚀阻挡层刻蚀过程中防止对栅绝缘层的过刻。如果控制不好在制作Pane I的过程中会造成Gate金属线和源漏电极中间的短路或者击穿现象，从而导致Panel失效。如果在材料选择上分别选用具有较大刻蚀选择比的材料，将会很好的避免上述问题。同时可采用干法和湿法刻蚀相结合的方式也可以很好的避免上述问题。进一步的，刻蚀阻挡层的形成有两种方案，第一种方案是沉积完氧化物半导体有源层后，继续沉积刻蚀阻挡层，通过构图工艺，刻蚀暴露出源电极和漏电极与半导体的接触过孔，刻蚀阻挡层的外围边缘图案和氧化物半导体层的图案一致，通过刻蚀阻挡层的过孔可直接定义出氧化物半导体有源层的欧姆接触区域；第二种方案是沉积完氧化物半导体有源层后，先进行图形化，然后再进行刻蚀阻挡层的沉积，刻蚀阻挡层覆盖形成氧化物半导体有源层后的整个基板，然后对刻蚀阻挡层进行图形化，只需暴露出源电极和漏电极与有源层接触的部位，其他区域的刻蚀阻挡层依然保留在基板上。S410、进行金属化的Plasma处理；在制备完刻蚀阻挡层之后，形成源电极和漏电极。这样的制作方案与氧化物半导体有源层相配合可以实现一个比较好的器件性能的输出。优选的，在形成源电极和漏电极之前，可以先利用氢气、N2OXF4或者Ar等气体的Plasma对氧化物半导体的表面进行处理，进而改善器件欧姆接触特性，如图41中所示。S411、形成数据线金属层，并图形化形成源电极和漏电极；如图4J所示，在S409和S410工艺过程之后，形成数据线金属层。首先，沉积一层金属层，利用构图工艺，形成数据线及源电极508a和漏电极508b。金属层多采用磁控溅射的方法来制备。电极材料根据不同的器件结构和工艺要求可以进行选择。通常采用的电极金属有Mo、Mo-Al-Mo合金、Mo/Al-Nd/Mo叠层结构的电极、Cu以及金属钛及其合金、ITO电极、Ti/Al/T1、Mo/ITO等，令其方块电阻保持在一个相对比较低的水平。在金属电极层形成后，对其进行图形化工艺。通过采用湿法刻蚀的方法对其进行图形化，如图4J中的源极508a和漏极508b所示。至此，薄膜晶体管的制作已经完成；不过，阵列基板的制作还包括:钝化层的形成和像素电极的形成，下面针对钝化层及像素电极的形成过程进行详细描述。S412、钝化层的形成和Via hole刻蚀；如图4K所示，在源电极和漏电极图形化之后，在整个基板上形成一层钝化层，通常需用如SiOx、SiNx, SiOxNy, Al203>Ti0x, Y2O3等无机绝缘材料；同时在AMOLED (有源矩阵有机发光二极体面板)领域应用时，为了后续的制备条件更加优异，也可以采用有机绝缘层，如树脂材料和亚克力系材料等。在钝化层形成之后利用构图工艺，进行过孔的刻蚀，用以实现漏电极与像素电极的连接，如图4K中的过孔509a和过孔509b所示。S413、像素电极的形成及图形化；如图4L所示，在Via hole (过孔)形成之后，形成像素电极层510，并通过湿法刻蚀的方法进行构图工艺，像素电极现在广为采用的是铟锡氧化物，最终形成如图4M所示的氧化物薄膜晶体管及阵列基板。这样，在不增加工序的情况下，通过分层优化的半导体有源层的结构设计，使TFT器件具有高的开态电流1n和低的关态电流1ff，进而改善了 TFT器件的性能。进一步的，在刻蚀阻挡层图形化后，对半导体有源层进行Plasma处理，解决源电极和漏电极与氧化物半导体有源层的欧姆接触问题，进而提高了 TFT特性，确保产品性能。下面将通过方法二的描述来介绍图5所示的薄膜晶体管的制作过程。具体地，薄膜晶体管的制作过程可参照工艺流程框6、图7A 图7E所示的阵列基板的制造方法进行说明。本发明实施例除了氧化物半导体过渡层的形成及数据线金属层和氧化物半导体过渡层的图形化(此处为步骤S710-S711)与上述方法一的实施的工艺制作顺序(即步骤S410-S411)不同外，其余步骤均可参考上述实施例。即如图6所示，其步骤包括:S701、在基板上形成栅极金属层。
S702、对栅极金属层进行图形化。S703、在栅极上形成栅绝缘层。S704、对栅绝缘层表面进行处理。S705、形成高导通能力的半导体层。S706、形成低导通能力的半导体层，高导通能力的半导体层和低导通能力的半导体层组成氧化物半导体有源层。S707、对氧化物半导体有源层进行图形化。S708、形成刻蚀阻挡层。S709、对刻蚀阻挡层进行图形化；在步骤S709之前与方法一是一致的，只是与步骤S410 S411等工艺过程有所不同，在步骤S412之后所进行的工艺步骤亦相同，所以本发明针对方法二中的步骤S710 S711进行描述。S710、形成半导体过渡层；如图7A所示，为步骤S701 709工艺完成后的示意图，在基板801上形成栅极802a和栅线802b，形成栅绝缘层803后，再依次形成高导通能力的半导体层804、低导通能力的半导体层805及刻蚀阻挡层806之后，在数据线金属层形成之前，在已图形化的刻蚀阻挡层之上形成一层低氧、高导的氧化物半导体层，即半导体过渡层。该氧化物半导体过渡层的厚度在5_50nm，如图7B中807所示。在数据线金属层与氧化物半导体有源层之间形成一个过渡层，实现源电极和漏电极与氧化物半导体有源层之间的欧姆接触，最大程度的降低器件的接触电阻，进而提高器件的性能。氧化物半导体有源层、半导体过渡层及源电极和漏电极相结合，形成一个三明治结构的器件的方案，其可以最大程度的改善器件的性能。本发明主要的技术特点的就是在制作薄膜晶体管的过程中，采用上述三明治结构的分层优化方案，来提高器件的性能。半导体过渡层的材料与半导体有源层可以采用同质或者同系的高导的材料，现在广为使用的氧化物半导体有源层材料有铟镓锌氧化物(IGZO)、铟锡锌氧化物(ITZO)、铟锌氧化物(IZO)等以及与其相关的不同比例的配合物。只要控制好其工艺过程，实现其高导通的性能，同时要降低源电极和漏电极和氧化物半导体有源层之间的欧姆接触。主要的利记博彩app有磁控溅射沉积(Sputter)以及溶液法等。因工艺要求不同可以选择不同的刻蚀方法。S711、形成数据线金属层，并对数据线金属层和半导体过渡层进行图形化；如图7C所示，在完成S710工艺之后，在半导体过渡层之上形成数据线金属层808。金属电极多采用磁控溅射的方法来制备，电极材料根据不同的器件结构和工艺要求可以进行选择。通常被采用的电极金属有Mo、Mo-Al-Mo合金、Mo/Al-Nd/Mo叠层结构的电极、Cu以及金属钛及其合金、ITO电极、Ti/Al/T1、Mo/ITO等，令其方块电阻保持在一个相对比较低的水平。在数据线金属层形成后，对其进行图形化工艺。通过采用湿法刻蚀的方法对其进行图形化，得到图7D中所示的源电极808a和漏电极808b。在此步刻蚀工艺过程中一定要注意的是，实现源电极和漏电极和氧化物半导体过渡层的同步刻蚀，这样既改善了器件的性能又不增加整体的工艺过程，不会增加生产的成本。S712、钝化层的形成和Via hole刻蚀。S713、像素电极层的形成及构最终形成如图7E所示的氧化物薄膜晶体管及阵列基板，其中，如图7E所示809为钝化层，810为像素电极层，至此，氧化物薄膜晶体管阵列基板制作完毕。这样，在不增加工序的情况下，通过分层优化的三明治结构的器件方案可以很好的提高器件的性能，不仅具有高的开态电流1n和低的关态电流1ff，而且由于半导体过渡层的存在，解决了源电极和漏电极与有源层之间的欧姆接触问题，进而确保器件特性和产品的性能。本发明在对改善TFT器件的性能有着突破性设计理念，从而对整个基板良率的提升，降低成本起到非常关键的作用，进而改善了 TFT器件的性能，提高了整个基板的良品率，降低了生产成本。可以理解的是，上述通过底栅结构为例描述了氧化物薄膜晶体管的结构和制备方法。然而，根据本发明的实施例并不限制于上述底栅极结构，也可以为顶栅极结构或者其他各种氧化物薄膜晶体管结构。根据本发明实施例利用高导通能力的氧化物半导体层靠近栅极一侧，从而能够实现高的开态电流1n ;另外，利用低导通能力的氧化物半导体层靠近源漏电极一侧，从而能够实现低的关态电流1ff。因此，如果氧化物半导体薄膜晶体管为顶栅极结构，则高导通能力的半导体层需要设置在顶层，而低导通能力的半导体层需要设置在底层。也就是说，氧化物半导体层设在源漏电极和栅极之间，且氧化物半导体层中的低导通能力的半导体层设置在源漏电极一侧，而高导通能力的半导体层设置在栅极一侧。另外，根据本发明实施例中高导通能力的半导体层和低导通能力的半导体层中的“高导通能力”和“低导通能力”为两个相对的概念，如此设置以使得兼顾开态电流和关态电流的目的。在上述多层半导体有源层的结构下，具体的氧含量可以根据实际需要而设置为合适的值。本发明还提供一种阵列基板，其包括上述实施例中所描述的薄膜晶体管，具体的可以参照图2和图5所示的结构。同时本发明提供一种显示器件，所述显示器件，具体可以是液晶显示器、OLED显示器、有源电子纸显示器及其它使用上述薄膜晶体管、阵列基板驱动的显示装置。以上所述，仅为本发明的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
权利要求
1.一种薄膜晶体管，包括:栅极、栅绝缘层、半导体有源层、源电极和漏电极，其特征在于， 所述半导体有源层为多层结构，至少包括高导通能力的半导体层和低导通能力的半导体层； 所述高导通能力的半导体层靠近栅极，且低导通能力的半导体层靠近源电极和漏电极。
2.根据权利要求1所述的薄膜晶体管，其特征在于， 所述低导通能力的半导体层与所述源电极和漏电极层之间还设有高导通能力的半导体过渡层。
3.根据权利要求2所述的薄膜晶体管，其特征在于， 所述高导通能力的半导体过渡层与所述高导通能力的半导体层选用的材料相同。
4.根据权利要求2或3所述的薄膜晶体管，其特征在于， 所述半导体过渡层的厚度为5 50nm。
5.根据权利要求1所述的薄膜晶体管，其特征在于， 所述低导通能力的半导体层与所述源电极和漏电极之间还设有金属化半导体层。
6.根据权利要求1或2或5中任一项所`述的薄膜晶体管，且特征在于， 所述高导通能力的半导体层与所述源电极和漏电极之间还设有刻蚀阻挡层。
7.根据权利要求1或2或3或5中任一项所述的薄膜晶体管，其特征在于，所述半导体有源层的材料为金属氧化物材料。
8.根据权利要求1或2或3或5中任一项所述的薄膜晶体管，其特征在于， 所述栅极在所述半导体有源层的下方，所述源电极和漏电极位于所述半导体有源层的上方； 所述半导体有源层与所述源电极和漏电极之间还设置有刻蚀阻挡层。
9.根据权利要求1或2或3或5中任一项所述的薄膜晶体管，其特征在于， 所述栅极在所述半导体有源层的上方，所述源电极和漏电极位于所述半导体有源层的下方。
10.一种薄膜晶体管的制造方法，包括:在透明基板上形成栅极、栅绝缘层、半导体有源层、源电极和漏电极层的过程；其特征在于， 形成所述半导体有源层的过程包括: 在靠近栅极侧形成高导通能力的半导体层； 在靠近所述源电极和漏电极侧形成低导通能力的半导体层。
11.根据权利要求10中所述的薄膜晶体管的制造方法，其特征在于， 在形成有所述栅极和栅绝缘层的基板上形成半导体有源层； 在形成有所述半导体有源层的基板上形成刻蚀阻挡层的图形； 在形成有所述刻蚀阻挡层的基板上形成所述源电极和漏电极。
12.根据权利要求10中所述的薄膜晶体管的制造方法，其特征在于， 在形成有所述源电极和漏电极的基板上形成所述半导体有缘层； 在形成有半导体有源层的基板上形成栅绝缘层和栅极。
13.根据权利要求11或12中任一项所述的薄膜晶体管的制造方法，其特征在于，在所述半导体有源层和所述源电极和漏电极层之间形成所述刻蚀阻挡层之后且在形成所述源/漏源电极和漏电极层之前，还包括: 利用等离子体处理工艺对所述半导体有源层上未覆盖刻蚀阻挡层的表面进行金属化处理，在半导体有源层表面形成金属化半导体层。
14.根据权利要求11所述的薄膜晶体管的制造方法，其特征在于，在所述半导体有源层和所述源电极和漏电极层之间，还包括: 在形成所述刻蚀阻挡层之后且在形成所述源/漏源电极和漏电极层之前，还包括:在形成有所述刻蚀阻挡层图案的基板上形成高导通能力的半导体过渡层。
15.根据权利要 求12所述的薄膜晶体管的制造方法，其特征在于，在所述半导体有源层和所述源电极和漏电极层之间，还包括: 在形成所述源电极和漏电极层之后且在形成所述半导体有源层之前，还包括:在成有所述源电极和漏电极的基板上形成高导通能力的半导体过渡层。
16.根据权利要求10 15中任一项所述的薄膜晶体管的制造方法，其特征在于，所述半导体过渡层与所述高导通能力的半导体层选用的材料相同。
17.根据权利要求10 15中任一项所述的薄膜晶体管的制造方法，其特征在于，所述半导体过渡层的厚度为5 50nm。
18.据权利要求11中所述的薄膜晶体管的制造方法，其特征在于，所述形成半导体有源层和刻蚀阻挡层的过程包括: 在形成有栅绝缘层的基板上，依次形成半导体有源层薄膜和刻蚀阻挡层薄膜； 通过一次构图工艺形成所述半导体有源层和刻蚀阻挡层。
19.根据权利要求10 12中任一项所述的薄膜晶体管的制造方法，其特征在于，所述半导体有源层材料为金属氧化物材料。
20.一种阵列基板，其特征在于，所述阵列基板包括权利要求1 9中任一项所述的薄膜晶体管。
21.—种显示装置，其特征在于，所述显示器件包括权利要求20所述的阵列基板。
全文摘要
本发明实施例提供一种薄膜晶体管及其制造方法、阵列基板和显示器件，涉及显示器件制造技术领域，提高薄膜晶体管的特性。该薄膜晶体管，包括在透明基板上依次形成栅极、栅绝缘层、半导体有源层、刻蚀阻挡层和源电极和漏电极层；通过对半导体有源层采用分层优化的方案，形成低氧、高导通半导体的层和高氧、低导通半导体的层；实现低的关态电流Ioff和高的开态电流Ion；同时由于是分层优化方案也降低了工艺过程对半导体有源层的影响。本发明实施例用于薄膜晶体管、阵列基板的制造，及利用上述薄膜晶体管、阵列基板驱动的显示器件。
文档编号H01L21/77GK103208525SQ201210480028
公开日2013年7月17日 申请日期2012年11月22日 优先权日2012年1月13日
发明者袁广才 申请人:京东方科技集团股份有限公司