专利名称：半导体封装结构及其制造方法
技术领域：
本发明涉及一种半导体封装结构及其制造方法，特别是涉及一种具有电磁信号屏蔽结构的半导体封装结构及其制造方法。
背景技术：
在半导体生产过程中，集成电路封装(IC package)是制程的重要步骤之一，用以保护IC芯片与提供外部电性连接，以防止在输送及取置过程中外力或环境因素的破坏。此夕卜，集成电路元件亦需与电阻、电容等被动元件组合成为一个系统，才能发挥既定的功能，而电子封装(Electronic Packaging)即是用于建立集成电路元件的保护与组织架构。一般而言，在集成电路芯片制程之后始进行电子封装，包括IC芯片的黏结固定、电路联机、结 构密封、与电路板之接合、系统组合、直至产品完成之间的所有制程。目前，在半导体封装结构中，芯片之间会有不必要的噪声(noise)或干扰，如电磁干扰(electro-magnetic interference,EMI),特别在无线通讯的芯片上此问题更为明显。此时，一般是使用金属盖(metal lid)来屏蔽电磁信号干扰。然而，此金属盖的设置会增加半导体封装结构的重量及厚度，且会增加金属盖的制作成本。故，有必要提供一种半导体封装结构及其制造方法，以解决现有技术所存在的问题。
发明内容
本发明的一目的在于提供一种半导体封装结构，所述半导体封装结构包括基板、第一半导体元件、第二半导体元件及多条导电焊线。基板的一表面上设有多个接地垫，第一及第二半导体元件设置于基板上，其中第一半导体元件包含一靠近基板的第一表面、远离基板的第二表面及导电层，导电层是形成于所述第一半导体兀件的第二表面上。多个接地垫设置于第一与第二半导体元件之间，多条导电焊线连接于第一半导体元件的导电层与接地垫之间。本发明的另一目的在于提供一种半导体封装结构，所述半导体封装结构包括基板、第一半导体元件、第二半导体元件及多条导电焊线。基板的一表面设有多个接地垫，第一及第二半导体元件设置于基板上，多个接地垫设置于第一半导体元件的两侧，且至少部分接地垫是位于第一与第二半导体元件之间，多条导电焊线连接于第一半导体元件两侧的接地垫之间。本发明的又一目的在于提供一种半导体封装结构的制造方法。在此半导体封装结构的制造方法中，首先，提供一基板，其中多个接地垫排列于基板上，接着，设置第一半导体元件及第二半导体元件于基板上，其中接地垫是位于第一半导体元件与第二半导体元件之间，第一半导体兀件包含一靠近基板的第一表面，远离基板的第二表面及一导电层，导电层是形成于第一半导体元件的第二表面上，接着，将多条导电焊线连接于接地垫与第一半导体元件的导电层之间。
本发明的半导体封装结构可通过将半导体元件之间接地的导电焊线来屏蔽不必要的干扰，例如电磁干扰(EMI/EMC)，因而可有效地隔离相邻半导体元件的电磁信号。由于本发明的半导体封装结构可减少或省略现有金属盖来屏蔽电磁波干扰，因而减少整体重量及制程成本。为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下
图I显示依照本发明的第一实施例的半导体封装结构的剖面图；
图2显示依照本发明的第一实施例的半导体封装结构的上视图；图3显示依照本发明的一实施例的半导体封装结构的导电焊线的线距与耦合效应之间的关系图；图4A至图4C显示依照本发明的一实施例的封装基板的制造流程图；图5显示依照本发明的第二实施例的半导体封装结构的上视图；图6A、图6B及图6C显示依照本发明的第三至第五实施例的半导体封装结构的上视图；图7显示依照本发明的第六实施例的半导体封装结构的上视图；图8，其显示依照本发明的第七实施例的半导体封装结构的上视图；图9显示依照本发明的第八实施例的半导体封装结构的剖面图；以及图10显示依照本发明的第八实施例的半导体封装结构的立体图。
具体实施例方式以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。请参照图I及图2，图I显示依照本发明的第一实施例的半导体封装结构的剖面图，图2显示依照本发明的第一实施例的半导体封装结构的上视图。本实施例的半导体封装结构100包括基板110、第一半导体元件120、第二半导体元件130、多个接地垫140、多条导电焊线150及封装胶体160。第一半导体元件120、第二半导体元件130及接地垫140是设置于基板110上，接地垫140是至少位于第一半导体元件120及第二半导体元件130之间。导电焊线150是连接于接地垫140与第一半导体元件120之间，用于形成屏蔽效果。封装胶体160是形成于基板110上，并包覆第一半导体元件120、第二半导体元件130及多条导电焊线150。如图I及图2所示，基板110包括至少一线路层111及至少一导电孔112。当基板110包括多层线路层111，此些线路层111以导电孔112电性连接。基板110上的接地垫140电性连接于基板110之线路层111。基板110可例如为多层印刷电路基板。第一半导体兀件120包含凸块121、导电层122、一靠近基板的第一表面123及远离基板的第二表面124。第一半导体元件120及第二半导体元件130分别可以选自半导体芯片(chip)或半导体封装体(package),例如第一半导体元件120可通过例如球状引脚栅格阵列(Ball Grid Array,B GA)封装技术、芯片级封装(Chip Scale Package)技术、倒装芯片(Flip chip)技术或其它封装方式来设置于基板110上。此时，第一半导体元件120的主动表面(第一表面123)是朝向基板110的表面。第一半导体兀件120及第二半导体组件130可分别例如通过凸块121、131来设置于基板110上，通过凸块121、131与基板110内的线路电性连接。第一半导体元件120具有导电层122，其形成于第一半导体元件120的背面(第二表面124)，导电层122可为金属(例如铜、镍、金、银)薄膜。在本实施例中，第一半导体元件120为欲屏蔽的半导体元件(芯片或封装体)，而第二半导体元件130则可为任意的半导体元件(芯片或封装体)或电子元件(如被动元件)。如图I及图2所示，在本实施例中，接地垫140可排列于第一半导体元件120的周围，并与基板的内部的接地线路电性连结，而导电焊线150是焊接于第一半导体元件120的 导电层122与接地垫140之间。其中，导电焊线150的材料可为铜、金或其它金属材料，每一条导电焊线150的线宽可为15微米(iim) 30. 5微米，导电焊线150之间的间距(pitch)可小于300微米(ii m)，例如为60 ii m 280 ii m,当导电焊线之间的间距大于300微米时，对电磁波干扰的屏蔽效果不佳。如图I及图2所示，本实施例的封装胶体160可用于包覆及保护第一半导体元件120、及导电焊线150及第二半导体元件130。所述封装胶体160的绝缘基材可为环氧树脂(epoxy)、聚甲基丙烯酸甲酯(PMMA)、聚碳酸酯(Polycarbonate)或娃胶,其用以保护封装构造内部的元件免于受到外界温度、湿度或大气的影响。导电层122及导电焊线150除做为电磁信号屏蔽功效之外，同时还可具有提升半导体组件的散热之功效。请参照图3，其显示依照本发明的一实施例的半导体封装结构的导电焊线的线距与耦合效应之间的关系图。线LI表示为未具有导电焊线150的封装结构的耦合效应(coupling effect),线L2表示具有导电焊线150的半导体封装结构100的线距与稱合效应之间的关系。相较于未具有导电焊线150的封装结构(如线LI所示)，具有导电焊线150的半导体封装结构100可具有较低的耦合效应(如线L2所示)，亦即导电焊线150可有效屏蔽电子元件之间的电磁耦合效应，而具有电磁信号屏蔽功效。请参照图4A至图4C，其显示依照本发明的一实施例的封装基板的制造流程图。当制造本实施例的半导体封装结构100时，首先，如图4A所示，提供基板110，此时，接地垫140可预先排列于基板110上并与基板的内部接地线路电性连结。接着，如图4B所示，设置第一半导体元件120及第二半导体元件130于基板110上，此时，接地垫140至少是位于第一半导体元件120及第二半导体元件130之间。接着，如图4C所示，进行打线步骤，而将导电焊线150连接于接地垫140与第一半导体元件120的导电层122之间。接着，形成封装胶体160来包覆第一半导体元件120、第二半导体元件130及导电焊线150。请参照图5，其显示依照本发明的第二实施例的半导体封装结构的上视图。在第二实施例中，导电焊线150可交错地连接于接地垫140与导电层122之间。请参照图6A、图6B及图6C，其显示依照本发明的第三至第五实施例的半导体封装结构的上视图。接地垫140是至少排列于第一半导体元件120与第二半导体元件130之间。在在第三至第五实施例中，接地垫140可仅设置于第一半导体元件120的一侧、二侧或二侧。请参照图7，其显示依照本发明的第六实施例的半导体封装结构的上视图。在第六实施例中，每一接地垫140可为长条形，其围绕于第一半导体元件120的周围，可多条导电焊线同时打在同一个接地垫上。请参照图8，其显示依照本发明的第七实施例的半导体封装结构的上视图。在另一实施例中，第一半导体元件120可通过例如表面黏着层125来设置于基板110上，而无需通过焊球121。此时,第一半导体元件120可通过例如触点栅格阵列(Land Grid Array, LGA)封装技术、方形扁平无引脚封装(Quad Flat No-lead Package)技术或其它封装方式来设置于基板110上。请参照图9及图10，图9显示依照本发明的第八实施例的半导体封装结构的剖面 图，图10显示依照本发明的第八实施例的半导体封装结构的立体图。在第八实施例中，第一半导体元件220可未具有导电层122，接地垫240是设置于第一半导体元件220的两侧，且至少部分接地垫240是位于第一半导体元件220与第二半导体元件130之间。多条导电焊线250是连接于第一半导体元件220两侧的接地垫240之间，且横跨过第一半导体元件220，以屏蔽第一半导体元件220。综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
权利要求
1.一种半导体封装结构，其特征在于所述半导体封装结构包括 一基板，所述基板的一表面上设有多个接地垫； 一第一半导体元件，设置于所述基板上，其中所述第一半导体元件包含一靠近基板的第一表面、远离基板的第二表面及一导电层，所述导电层是形成于所述第一半导体兀件的所述第二表面上； 一第二半导体元件，设置于所述基板上，其中所述多个接地垫设置于所述第一与第二半导体元件之间；以及 多条导电焊线，连接于所述第一半导体元件的所述导电层与所述接地垫之间。
2.根据权利要求I所述的半导体封装结构，其特征在于所述第一半导体元件选自半导体芯片或半导体封装体。
3.根据权利要求I所述的半导体封装结构，其特征在于所述导电焊线之间的间距小于300微米。
4.根据权利要求I所述的半导体封装结构，其特征在于每一所述导电焊线的线宽为15微米 30. 5微米。
5.根据权利要求I所述的半导体封装结构，其特征在于所述导电层为金属薄膜。
6.根据权利要求I所述的半导体封装结构，其特征在于所述接地垫排列于所述第一半导体元件的周围。
7.根据权利要求I所述的半导体封装结构，其特征在于每一所述接地垫呈长条形，并围绕于所述第一半导体元件的周围，其中多个导电焊线同时打在同一个接地垫上。
8.根据权利要求I所述的半导体封装结构，其特征在于所述导电焊线是交错地连接于所述接地垫与所述导电层之间。
9.一种半导体封装结构，其特征在于所述半导体封装结构包括 一基板，所述基板的一表面设有多个接地垫； 一第一半导体元件，设置于所述基板上； 一第二半导体元件，设置于所述基板上，其中所述多个接地垫设置于所述第一半导体元件的两侧，且至少部分所述接地垫是位于所述第一与第二半导体元件之间；以及 多条导电焊线，连接于所述第一半导体元件两侧的所述接地垫之间。
10.一种半导体封装结构的制造方法，其特征在于所述制造方法包括 提供一基板，其中多个接地垫排列于所述基板上； 设置第一半导体元件及第二半导体元件于所述基板上，其中所述接地垫是位于所述第一与第二半导体元件之间，所述第一半导体元件包含一靠近基板的第一表面，远离基板的第二表面及一导电层，所述导电层是形成于所述第一半导体元件的所述第二表面上；以及 将多条导电焊线连接于所述接地垫与所述第一半导体元件的所述导电层之间。
全文摘要
本发明提供一种半导体封装结构及其制造方法，在制造方法中，提供一基板，多个接地垫排列于基板上；接着，设置第一半导体元件及第二半导体元件于基板上，接地垫是位于第一与第二半导体元件之间；接着，将多条导电焊线连接于接地垫。本发明的半导体封装结构可利用导电焊线有效地屏蔽电磁干扰。
文档编号H01L21/56GK102969303SQ201210418050
公开日2013年3月13日 申请日期2012年10月26日 优先权日2012年10月26日
发明者沈家贤, 刘盈男 申请人:日月光半导体制造股份有限公司