栅极结构及其制造方法
【专利摘要】本发明是有关于一种栅极结构及其制造方法。该栅极结构具有被一间隔网络所定义的多个栅极。其字元线密集区内的字元线间隔具有气隙，其字元线密集区外的字元线间隔实质上没有气隙。并且可将一金属硅化层设置于该栅极结构的该些栅极上。同时本发明还提供了一种栅极结构的制造方法。
【专利说明】栅极结构及其制造方法
【技术领域】
[0001]本发明涉及一种半导体装置及形成一种半导体装置的工艺及方法，特别是涉及一种具有气隙结构的栅极结构及其制造方法。
【背景技术】
[0002]一种半导体装置可包括具有多个栅极或多个记忆元栅极的栅极结构，用于电子式的数据储存。一字元线(word line，WL)，通常沿着许多(可至数百或数千)的记忆元栅极的上方设置。图1是绘示一种栅极结构的剖面图，其呈现多个栅极或多个记忆元栅极。图1中的栅极结构I具有多个栅极10设置于基板20之上并被一间隔30所定义。栅极10可包括通道氧化层50、浮动栅极60、ONO层70 (oxide/nitride/oxide, 0N0)以及控制栅极80。字元线(未图示)最后会形成于完整的结构上。
[0003]栅极间隔的几何结构的差异及字元线间隔的尺寸的变化性可导致绝缘氧化层中有极大差异的电荷增建，使得操作中半导体的栅极产生非预期的反应。实际上这些差异可能源自于半导体的必要设计之上。
[0004]“字元线电容”是指字元线与相邻的控制栅极之间的电容。当与两相邻的控制栅极的间距被缩短时，其结构则称为“密集字元线”，并且字元线电容之间对于控制栅极的干涉风险将增加。举例来说，图1中位于间隔40之间的栅极定义出一字元线密集区100或一具有增加字元线干涉风险的区域。
[0005]因此本【技术领域】需要一种改良的栅极结构以减少与字元线之间，特别是位于密集字元线内的干涉风险。本【技术领域】也需要一种改良的系统、工艺或方法用以制造具有多个间隙的半导体装置。
[0006]金属硅化层，或称自我对准金属硅化层，可施用于形成一半导体装置或栅极结构之上，以减少电阻并提供良好的电阻接触。举例来说，含有金属钴的金属硅化层施用于晶体管或藉由字元线间隔而与其他栅极相隔离的栅极，可用于降低栅极电极的电阻。尽管如此，施用含有金属钴的金属硅化层于半导体装置可能不足以降低干涉，特别是在对于具有密集字元线结构的栅极结构中。本【技术领域】需要改良的栅极结构及制造此结构的方法以降低干涉的范围，特别是在具有字元线密集区域的栅极结构中。
[0007]由此可见，上述现有的栅极结构及其制造方法在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的栅极结构及其制造方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
【发明内容】
[0008]本发明的目的在于，克服现有的栅极结构及其制造方法存在的缺陷，而提供一种新的栅极结构及其制造方法，所要解决的技术问题是使其通过将气隙设置于栅极结构以降低字元线干涉，非常适于实用。
[0009]本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种栅极结构，包括多个栅极，被定义于一间隔网络，并且该些栅极的各个栅极都具有一介电层；一导电层，设置于介电层上；以及一金属硅化层，设置于导电层上。该栅极结构也包括一字元线密集区，字元线密集区被这些栅极中至少两个栅极所定义；并窃包括形成于至少两个栅极间的一气隙，且气隙由形成于至少两个栅极处的一沉积层所定义。
[0010]本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
[0011]前述的栅极结构，其中所述沉积层是以化学气相沉积工艺沉积形成气隙。
[0012]前述的栅极结构，其中所述字元线密集区外的任二个栅极被一具有一侧壁及实质上邻近该侧壁的一间隔件的间隔结构所定义。间隔件可包括沉积层。此外，间隔件可包括一缓冲氧化物层及一衬垫氮化硅薄膜。而一高密度等离子体介电材料可填充于间隔结构内的所有间隙中。
[0013]前述的栅极结构，更可包括一内层介电层设置于栅极结构内。举例来说，内层介电层可包括一缓冲氧化物层、一衬垫氮化硅薄膜、至少一氧化硅层及一未掺杂硅玻璃层。在本发明的一实施例中，该气隙可延伸至该缓冲氧化物层内。
[0014]本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种栅极结构的制造方法，其步骤包括:提供一栅极结构组件，配置有设置于基板上的多个栅极并被一间隔网络所定义，栅极结构组件被一字元线密集区所定义；施用一沉积层以形成多个中空间隙于字元线密集区的所有间隔内；形成一第一内层介电层于栅极结构内；移除设置于栅极结构上的遮蔽层以形成中空间隙的开口 ；以及设置一金属硅化层于栅极之上。
[0015]本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
[0016]前述的栅极结构的制造方法，更可包括:施加一填充材料以填充中空间隙；移除过多的填充材料以形成栅极结构；以及形成一氧化凹槽于间隔网络之上。在本发明的一实施例中，可从中空间隙移除填充材料以形成多个气隙。
[0017]在本发明的某些实施例中，填充材料是一旋涂式介电材料。在本发明的某些实施例中，其中施加一填充材料以填充中空间隙的步骤包括:旋涂式涂布旋涂式介电材料；以软烤工艺烘烤旋涂式介电材料；以及固化旋涂式介电材料的步骤。
[0018]前述的栅极结构的制造方法，可包括形成一第二内层介电层于栅极结构内的步骤。前述的栅极结构的制造方法，其中是利用化学气相沉积(CVD)的工艺施加沉积层。
[0019]前述的栅极结构的制造方法，其中所述金属硅化层可包括金属钴。在本发明的某些实施例中，设置一金属硅化层于栅极之上的步骤包括:施加一金属钴层于栅极结构内；以第一快速加热退火工艺加热控制栅极；从栅极结构上移除未反应的金属钴；以及以第二快速加热退火工艺加热控制栅极。
[0020]进一步说明此实施例，第一快速加热退火工艺操作的温度范围可在约400° C至约680° C之间，时间长度是约10秒到约40秒之间；而第二快速加热退火工艺操作的温度范围可在约700° C至约950° C之间，时间长度是约30秒到约60秒之间。
[0021]本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明栅极结构及其制造方法至少具有下列优点及有益效果:本发明通过改良栅极结构可以降低字元线干涉的范围，特别是在具有字元线密集区域的栅极结构中。
[0022]综上所述，本发明是有关于一种栅极结构及其制造方法。该栅极结构具有被一间隔网络所定义的多个栅极。其字元线密集区内的字元线间隔具有气隙，其字元线密集区外的字元线间隔实质上没有气隙。并且可将一金属硅化层设置于该栅极结构的该些栅极上。同时本发明还提供了一种栅极结构的制造方法。本发明在技术上有显着的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。
[0023]上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
【专利附图】
【附图说明】
[0024]图1是绘示一种栅极结构的剖面图。
[0025]图2是绘示根据本发明的一实施例，一栅极结构在经过一沉积工艺以形成孔洞于一沉积层内后的剖面图。
[0026]图3是绘示本发明一实施例中，一栅极结构在经过一蚀刻工艺后的剖面图。
[0027]图4是绘示本发明一实施例中，一栅极结构在经过形成一内层介电层后的剖面图。
[0028]图5是绘示本发明一实施例中，一栅极结构在经过移除过多的介电材料后的剖面图。
[0029]图6是绘示本发明一实施例中，一栅极结构在经移除部分栅极结构的上部使中空间隙形成开口后的剖面图。
[0030]图7是绘示本发明一实施例中，一栅极结构在经过填满中空间隙后的剖面图。
[0031]图8是绘示本发明一实施例中，一栅极结构在经过移除过多的填充材料后的剖面图。
[0032]图9是绘示本发明一实施例中，一栅极结构在经过一选择性蚀刻以形成一氧化凹槽后的剖面图。
[0033]图10是绘示本发明一实施例中，一栅极结构在经过形成一金属硅化层后的剖面图。
[0034]图11是绘示本发明一实施例中，一栅极结构在经过移除该填充材料以形成多个气隙后的剖面图。
[0035]图12是绘示本发明一实施例中，一栅极结构在经过形成其他的内层介电层之后的剖面图。
[0036]图13是绘示本发明一实施例中，制造具有多个气隙的一栅极结构的步骤的流程图。
[0037]1:栅极结构10:栅极
[0038]20:基板30:间隔
[0039]40:字元线间 隔50:通道氧化层
[0040]60:浮动栅极70:0N0层[0041]80:控制栅极90:遮蔽层
[0042]100:字元线密集区110:沉积层
[0043]120:中空间隙130:衬垫氮化硅薄膜
[0044]140:高密度等离子体介电材料150:开口
[0045]160:旋涂式介电材料170:氧化凹槽
[0046]180:金属娃化层190:气隙
[0047]200:缓冲氧化物层210:衬垫氮化硅薄膜
[0048]220:第三层
【具体实施方式】
[0049]为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的栅极结构及其制造方法其【具体实施方式】、结构、方法、步骤、特征及其功效，详细说明如后。
[0050]有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过【具体实施方式】的说明，应当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
[0051]在本说明书及后附的权利要求书中，所使用单数形式的“一”及“该”为包括多个对象，除非前后文另有说明。举例来说，“一气隙”为包括多个此类气隙。
[0052]尽管特定的用语被使用于本文中，但仅为一般性及描述性的字眼，并非用于限制本发明的目的。所有用语使用于本文中，包括技术性及专业术语，对于本发明所属领域的具有通常知识得技术人员在一般常识下应有相同的意义，除非另外定义其用语。其中应该了解该用语，例如是定义于一般使用的字典内的用语，则本发明所属领域的具有通常知识的技术人员应具有相同的解读。其中应该了解该用语，例如是定义于一般使用的字典内的用语，则其在所揭露内容的前后文中的含意与在相关领域的含意是一致的。此类一般性惯用词语常并不会被解释为理想化的或过度正式的含意，除非在本文中被明确定义。
[0053]本文中交替使用的“间隔”或“字元线间隔”，是指定义了某种半导体的栅极结构的字元线间隔。一般来说，字元线间隔被一侧壁和一底部所定义。然而，在某些情况下，部分的字元线间隔根据该间隔的纵横比及深度会形成一特殊的底部，可能无法清楚地将部分间隔的该底部与和侧壁聚合处作区别。
[0054]本发明提出一种形成间隔于内部的半导体装置及其系统、工艺、以及该装置的制造方法。
[0055] 图12揭示了本发明的一实施例，其绘示了该半导体装置中一栅极结构的部分剖面图。图中绘示的一栅极结构I具有多个栅极10设置于一基板20上且被一间隔网络所定义，举例来说，间隔网络具有位于一字元线密集区100外的一间隔30并且具有位于字元线密集区100内的一字元线间隔40。
[0056]各个栅极10均有一第一介电层、一第一导电层、一第二介电层以及一第二导电层。更清楚地说明，第一介电层可为一通道氧化层50，第一导电层可为一浮动栅极60，第二介电层可为一 ONO层70，以及第二导电层可为一控制栅极80。[0057]各个栅极10更可包括设置于第二导电层上的一金属硅化层180。多个气隙190可形成于字元线密集区100的字元线间隔40之内。气隙190被一沉积层110所定义。在本发明的一实施例中，沉积层110是以化学气相沉积(CVD)工艺沉积设置。
[0058]字元线密集区100外任意两栅极可被间隔30所定义，间隔30至少被一侧壁及或许可包括明确的一底部所定义出。间隔30可进一步包括实质上相邻设置于侧壁上的一间隔件。在本发明的某些实施例中，间隔件包括沉积层110。间隔件也可包括一缓冲氧化物层，及相邻设置于侧壁及间隔30的底部的一衬垫氮化硅薄膜130。在本发明的某些实施例中，字元线密集区100外任意的间隔30实质上不具有任何气隙。在某些发明实施例中，一高密度等离子体介电材料140可填充于间隔30内的所有间隙。
[0059]在本发明的一实施例中，一内层介电层设置于栅极结构I中。在本发明的某些实施例中，内层介电层可包括一缓冲氧化物层200、一衬垫氮化硅薄膜210及一第三层220之一或其的任何组合，其中第三层220可包一氧化硅层、一未掺杂硅玻璃层或其的任何组合。在本发明的一实施例中，进一步说明该些气隙190或该些气隙190的任一气隙，可延伸进缓冲氧化物层200进而露出开口。
[0060]此系统中，依发明人构想的工艺及方法，包括制造气隙于包括一栅极结构的结构内，并且形成一金属钴硅化层的步骤。发明人发现气隙会抑制字元线间的电容致使降低字元线干涉，并且金属钴硅化层会减少字元线电容以避免电阻一电容(RC)延迟。更进一步地，本发明提出一栅极结构具有集成气隙及金属钴硅化层以维持其回复力，并且其将不会成为增加基板损坏风险的对象。更进一步地，本发明的半导体装置及其制造方法产生的栅极结构实质上不会残留金属钴的残渣。
[0061]本发明的栅极结构的制造方法可包括不同的步骤以达成一完整结构，其相似于图12所绘示的实施例。举例来说，图1绘示的一栅极结构可被施加其他工艺的步骤(如图13绘示)以达成如图12绘示的完整结构。图1的栅极结构I具有设置于一基板20上的多个栅极10，并且栅极10被一间隔30所定义。图1的字元线间隔40，或称间隔网络，定义出一字元线密集区100。基材20可包括硅、锗、硅锗、半导体化合物或其他已知的半导体材料。间隔30或字元线间隔40可由本领域任何的现有习知技术所形成。
[0062]各个栅极10通常包括一第一介电层、一第一导电层，一第二介电层以及一第二导电层。更具体地说明，第一介电层可为一通道氧化层50,第一导电层可为一浮动栅极60,第二介电层可为一 ONO层70，以及第二导电层可为一控制栅极80，而本发明的上述步骤也可施用其他配置有不同晶体管及/或化合物的半导体装置。一遮蔽层90，例如一硬光罩氧化物，可被图案化及蚀刻，以将遮蔽层90设置于控制栅极层80之上。
[0063]一沉积步骤被施用于栅极结构I之上，使得中空间隙形成于字元线间隔的字元线密集区内。根据本发明的一实施例，如图2所示，图2是绘示根据本发明的一实施例，一栅极结构在经过一沉积工艺以形成孔洞于一沉积层内后的剖面图。一沉积层110被设置于栅极结构I之中，并且使得中空间隙120形成于字元线密集区100的字元线间隔40内。根据本发明的某些实施例，多于一层的沉积层110被施加于栅极结构I中。在本发明的某些实施例中，如图2所绘示的实施例所揭示，可沉积一过多的材料以确保所有字元线区外的间隔内所有间隙均被填满。
[0064]在本发明的某些实施例中，化学气相沉积(CVD)工艺被用于形成一系列的中空间隙，特别是形成于字元线密集区100的字元线间隔40内。沉积层110可利用任何的CVD技术沉积。可用于形成该些中空间隙120的CVD工艺的例子包括等离子体沉积法、热沉积法以及其他任何现有习知技术的CVD工艺。只要中空间隙120可被形成于字元线密集区100的字元线间隔40内，任何沉积技术均可用于形成沉积层110。
[0065]其他形成中空间隙120的CVD工艺的例子包括:使用化学气相沉积的高纵深比填沟工艺(eHARP)反应室；高密度等离子体沉积系统，例如是高密度等离子体化学气相沉积；等离子体增强氧化物沉积(PEOX)工艺；未掺杂硅玻璃用于，例如是，化学气相沉积；四乙氧基硅烷(TEOS)沉积；高温氧化(HTO)薄膜沉积。
[0066]沉积层110包括一介电材料。在本发明的一实施例中，介电材料是一氧化物。在本发明的某些实施例中，沉积层110可包括一氧化娃、一氮化娃、其他高介电材料、以及其的任何组合中的至少一种。在本发明的某些实施例中，可沉积一种类的氧化硅。在本发明的其他实施例中，可沉积多于一种类的氧化硅。
[0067]根据本发明的一实施例，至少一部分的沉积层110从栅极结构I上被移除。更清楚地说明，是从栅极结构I上移除所有过多的沉积材料。图3是绘示本发明一实施例中，一栅极结构在经过一蚀刻工艺后的剖面图。在不使字元线密集区100的字元线间隔40内的中空间隙120形成开口下，回蚀沉积层110。回蚀会导致一侧壁间隔件形成于间隔30内。可使用任何本领域已知技术的蚀刻工艺。在非限定性的例子中，蚀刻工艺可为一干式蚀刻工艺或一湿式蚀刻工艺。干式蚀刻工艺的非限定性的例子包括等离子体蚀刻、溅击蚀刻、离子化蚀刻及反应性离子蚀刻。湿式蚀刻工艺的非限定性的例子包括化学气相蚀刻、金属辅助蚀刻及无电镀蚀刻。举例来说，化学气相蚀刻可用一酸性蚀刻溶液例如HNO3与HF的混合物施行。
[0068]在本发明的某些实施例中，蚀刻工艺可为一选择性蚀刻工艺，其中沉积层110较佳地会被移除。在本发明的其他实施例中，可应用一遮罩以达成选择式蚀刻。在本发明的其他实施例中，沉积层110可利用其他工艺移除，举例来说，包括化学机械平坦化(CMP)工艺。在本发明的其他实施例中，沉积层110可被几种工艺移除。在一非限定性的例子中，一部分的沉积层110可藉由一化学机械研磨工艺被移除，而其他部分的沉积层110是藉由一回蚀工艺被移除。
[0069]当至少一部分的沉积层110被移除时，一第一内层介电层(ILDl)被施用于栅极结构I。第一内层介电层可包括一层或多层。在本发明的某些实施例中，第一内层介电层可为实质上不包括任何孔洞的一无孔洞内层介电层。根据一实施例，第一内层介电层沉积于栅极结构之中并且填满栅极间的所有间隙。
[0070]图4是绘示本发明一实施例中，一栅极结构在经过形成一内层介电层后的剖面图。在图4绘示的实施例中，一系列的沉积工艺用于形成第一内层介电层。根据图4的实施例，第一内层介电层可包括一缓冲氧化物层及一衬垫氮化硅(SiN)薄膜130分别设置于栅极结构I中。根据此实施例，一高密度等离子体(HDP)介电材料140设置于栅极结构I上且实质上填满存在于栅极结构I的栅极10间的所有间隙。在本发明的一些实施例中，HDP介电材料140被施用于过度填充存在于栅极结构I的栅极10间的所有间隙。
[0071]在本发明的一实施例中，过多的HDP介电材料从栅极结构上移除。图5是绘示本发明一实施例中，一栅极结构在经过移除过多之HDP介电材料后的剖面图。可藉由任何已知的材料移除工艺从一半导体装置上移除过多的HDP介电材料140。在本发明的一实施例中，过多的HDP介电材料140藉由一 CMP工艺移除。在本发明的其他实施例中，过多的HDP介电材料140藉由一回蚀工艺移除。在本发明的某些实施例中，回蚀工艺可为一选择性蚀刻工艺。在本发明的一些实施例中，过多的HDP介电材料140可藉由组合的工艺移除。在一非限定性的例子中，过多的HDP介电材料140可藉由一 CMP工艺及一回蚀工艺移除。
[0072]在回蚀邻近于间隔上方的过多的HDP介电材料后，所留下部分沉积的HDP介电材料140可有效地消除孔洞结构，达成一完整填充。在本发明的某些实施例中，经过蚀刻工艺后的多于一种的HDP介电材料140的部分沉积层会被使用。
[0073]在本发明的一实施例中，过多的HDP介电材料140被移除以暴露位于该栅极结构I的上层的缓冲氧化物层及衬垫氮化硅(SiN)薄膜130。在本发明的一些实施例中，经由移除过多的HDP介电材料，部分的HDP介电材料140填满存在于栅极10间的间隙。在图5绘示的实施例中，间隔30包括由沉积层110形成的一侧壁间隔件，并且缓冲氧化物层及衬垫氮化硅(SiN)薄膜130沉积于沉积层110的表面。根据此实施例，HDP介电材料140填充间隔30的剩余的开放部分。
[0074]经过移除过多的HDP介电材料140后，栅极结构I的上层被移除直到中空间隙120形成开口。图6是绘示本发明一实施例中，一栅极结构在经移除栅极结构的上部以使中空间隙120形成开口后的剖面图。
[0075]部分的缓冲氧化物层及衬垫氮化硅(SiN)薄膜130，HDP介电材料140，沉积层110及遮蔽层90可从栅极结构I的上面实质上被移除以形成多个开口 150于中空间隙120内。在本发明的某些实施例中，一部分的控制栅极层80可被移除以形成多个开口 150于中空间隙120中。
[0076]在本发明的一实施例中，开口 150可藉由一回蚀工艺形成于中空间隙120中。在本发明的其他实施例中，开口 150可藉由一 CMP工艺形成于中空间隙120中。在本发明的某些实施例中，开口 150可藉由一组合的工艺形成于中空间隙120中。在一非限定性的例子中，开口 150可藉由一 CMP工艺及一回蚀工艺形成于中空间隙120中。
[0077]在开口 150形成于中空间隙120中之后，另一层被施用于栅极结构I上。此层提供一填充材料用于中空间隙120。图7是绘示本发明一实施例中，一栅极结构在经过填满中空间隙120后的剖面图。在本发明的一实施例中，填充该中空间隙120的材料为一旋涂式介电材料160。在本发明的一实施例中,旋涂式介电材料160被施用于过度填充中空间隙120。在本发明的某些实施例中，旋涂式介电材料160可施用于过度填充中空间隙120并形成具有约几百埃至约几千埃的厚度的一层。
[0078]在本发明的某些实施例中，旋涂式介电材料160可藉由具有高转速的旋涂式涂布工艺施用于栅极结构I。举例来说，旋涂式介电材料可在几千rpm的转速下被施用。选择性地，一前驱旋涂式涂布工艺及晶边清洗工艺可最先施用于栅极结构I之上。沉积于栅极结构I上的旋涂式介电材料160可能受到一软烤工艺影响。不以理论加以限定地说，软烤工艺会导致施用于栅极结构I上的旋涂式介电材料160所包括的溶剂被移除。
[0079]一软烤工艺通常施用约略几分钟。在本发明的某些实施例中，软烤工艺可利用一至三个加热板。在使用多于一个的加热板的实施例中，加热板可被固定为不同的温度。一个加热板的温度范围可为约50° C至约250° C。在本发明的某些实施例中，三个加热板的温度可分别被固定约为约150° C，约200° C，及约250° C。
[0080]在软烤工艺之后，施用于栅极结构I的旋涂式介电材料160会接受一固化工艺。在本发明的某些实施例中，固化工艺至少约3到约5分钟，但固化时间最长时间被限制为约10分钟。在本发明的某些实施例中，栅极结构I可被固化于具有氧气且含量低于约IOOppm的一密封室中。固化的温度被施用于约350° C至约500° C的范围内。在软烤固化之后，栅极结构I会被冷却。在本发明的某些实施例中，栅极结构被冷却于约15 ° C至约35 ° C的温度范围内。
[0081]在所实施或任何更进一步的旋涂式介电材料160的相关工艺之后，过多的旋涂式介电材料会被从栅极结构I上移除。图8是绘示本发明一实施例中，一栅极结构在移除过多的填充材料后的剖面图。可利用任何一研磨工艺、回蚀工艺以及其组合从旋涂式介电层上移除过多的旋涂式介电材料160。在本发明的某些实施例中，可利用一化学机械平坦化(CMP)工艺从旋涂式介电层上移除过多的旋涂式介电材料160。在本发明的某些实施例中，可利用一蚀刻工艺，例如是回蚀工艺或其他任何的已揭示蚀刻方法，从旋涂式介电层上移除过多的旋涂式介电材料160。实际上，所属领域中任何已知的蚀刻工艺均可被用于从旋涂式介电层上移除过多的旋涂式介电材料160。
[0082]在本发明的一实施例中，过多的旋涂式介电材料160从旋涂式介电层上被移除直到达成相似于图8中的中空间隙120的开口 150。
[0083]在本发明的某些实施例中，栅极结构I可被另外施加一介电材料，例如旋涂式介电材料，并且利用研磨及/或回蚀操作确保任何存在于中空间隙120内的间隙被完全地填满。
[0084]在填满中空间隙120后，栅极结构I接受一选择性蚀刻以形成一氧化凹槽170于栅极结构I上的间隔30及字元线间隔40内。图9是绘示本发明一实施例中，一栅极结构在在经过一选择性蚀刻以形成一氧化凹槽后的剖面图。在本发明的某些实施例中，一遮罩可被使用于选择性蚀刻工艺中以形成该氧化凹槽170。在正遮罩蚀刻工艺中，蚀刻之后部分的光阻材料会在保留遮罩之处露出。在负遮罩蚀刻工艺中，蚀刻之后部分的光阻材料会在移除遮罩之处露出。
[0085]在形成氧化凹槽170的结构于栅极结构I上之后，一金属钴硅化层被形成于栅极10的控制栅极80中。图10是绘不本发明一实施例中，一栅极结构在形成一金属娃化层180后的剖面图。在本发明的某些实施例中，金属硅化层180可为一含有金属钴的金属硅化层。
[0086]金属硅化层180可根据本领域的任何已知技术形成。在本发明的一实施例中，一金属钴层被沉积于栅极结构I上。接着一第一快速加热退火工艺(RTPl)可被施用。该RTPl通常将施加了金属钴层的栅极结构I暴露于高温一段时间。在本发明的某些实施例中，施加了金属钴层的栅极结构I可暴露于一高温范围介于约400° C约至680° C间并且约10秒至约40秒。
[0087]在本发明的某些实施例中，RTPl的温度会从约400° C快速升高至约680° C在一非常快速的时间内，此时间约为10秒。该RTPl的温度会维持于约10秒至约40秒。最后，温度接着被快速降低。不以理论加以限定地说，RTPl会导致金属钴与控制栅极80内的硅反应形成硅化钴(CoSi)及硅化二钴(Co2SiX部分较弱的化学反应也可能会依附激烈的RTPl中产生，如二硅化钴(CoSi2)也可能形成。CoSi2为上述组成中最低电阻者并且为最后金属硅化层的最佳组成。
[0088]在RTPl后，栅极结构I会接受一选择性蚀刻以移除一反应物层遗留的未反应金属钴。由于金属钴容易与控制栅极80中多娃晶内的娃反应,而不一定与沉积层110、氮化娃薄膜130、HDP介电材料层140、或旋涂式介电材料160的中空间隙120内的任何硅反应，因此如图10的实施例的一外形便开始成形。
[0089]在该选择性蚀刻工艺之后，栅极结构I可接着接受一第二快速加热退火工艺(RTP2)。RTP2通常将施加了已反应的金属钴与娃层的栅极结构I暴露于一高温一段时间，其温度通常高于RTPl，且其时间通常大于RTPl。在本发明的某些实施例中，施加了已反应的金属钴及硅层的该栅极结构I可暴露于一高温范围介于约700° C至约950° C间并且约30秒至约60秒。
[0090]在本发明的某些实施例中，在RTP2的温度会从约700° C快速升高至约950° C于一非常快速的时间内，此时间为约10秒至约20秒。RTP2的温度会维持于约30秒至约60秒。最后，温度接着被快速降低。不以理论加以限定地说，RTP2会转换CoSi与CoSi2成为CoSi2使金属娃化层180的电阻降低。
[0091]此处将举例说明形成一金属硅化层180的方法。所属领域中任何已知的形成金属硅化层方法均可被用于形成金属硅化层180。在本发明的某些实施例中，可利用多个快速加热退火工艺形成金属娃化层。在一实施例中，三个快速加热退火工艺被施用，第一 RTP的温度介于约300° C至约500° C间且持续约10秒至约50秒，第二 RTP的温度介于约400° C至约680° C间且持续约20秒至约50秒，及该第三RTP的温度介于约700° C至约950° C间且持续约30秒至约60秒。
[0092]在形成金属硅化层180之后，SOD材料层160从中空间隙120上被移除以形成多个气隙190。第11图揭示在填充材料从中空间隙120上被移除以形成多个气隙190后之栅极结构I之剖面图。于本发明之一实施例中，可藉由一湿式蚀刻工艺将旋涂式介电材料160从中空间隙120上移除以形成气隙190。
[0093]在本发明的某些实施例中，湿式蚀刻工艺的状态及蚀刻工艺使用的溶剂可被选择，如旋涂式介电材料160的湿式蚀刻速度为大于用以定义出中空间隙120的沉积层110材料的湿式蚀刻速度。在此种情况下，举例来说如图11的实施例的外形可被形成。
[0094]在本发明的某些实施例中，湿式蚀刻工艺可为氢氟酸(HF)蚀刻工艺，或使用缓冲氧化物蚀刻剂(BOE)的蚀刻工艺，或使用缓冲级氢氟酸(BHF)的蚀刻工艺。
[0095]接着一第二内层介电层(ILD2)可被施用于栅极结构I上。第二内层介电层可包括一或多层。根据一实施例，第一内层介电层被沉积于栅极结构上并且填满介于栅极间的所间隙，此种方法是为维持栅极的气隙190。
[0096]图12是绘示本发明一实施例中，一栅极结构在形成其他的内层介电层之后的剖面图。在本发明的一实施例中，该第二内层介电层包括一缓冲氧化物层200。在本发明的某些实施例中，除了被施加捏塑技术的缓冲氧化物层200以外，缓冲氧化物层200被施加于栅极结构I，使得缓冲氧化物材料未被沉积于气隙190内，或使得该气隙190未被缓冲氧化物材料所填充，并形成如图12绘示的实施例所示的外形。
[0097]本领域已知的合适的遮罩及捏塑技术可被施用于缓冲氧化物层200，使得气隙190可维持其形状并且更进一步可延伸入缓冲氧化物层200且如图12绘示的实施例。在本发明的某些实施例中，气隙190可延伸至接近沉积层110及缓冲氧化物层200的介面(图12未绘示)。在本发明的某些实施例中，气隙190可延伸入缓冲氧化物层200内约1/10、1/4、1/3、1/2、2/3 的厚度。
[0098]第二内层介电层可更包括一衬垫氮化硅(SiN)薄膜210沉积于缓冲氧化物层200上。在本发明的某些实施例中，衬垫SiN薄膜210被施用于缓冲氧化物层200上如图12绘示的实施例所示的外形。
[0099]第二内层介电层也可包括一氧化硅层220沉积于衬垫SiN薄膜210上。在某些实施例中，沉积氧化硅层220使得栅极结构I的所有间隙实质上被填满如图12的实施例所不。在本发明的某些实施例中，第二内层介电层可包括一未掺杂娃玻璃(USG)层。
[0100]图13是绘示本发明一实施例中，制造具有多个气隙的一栅极结构的步骤的流程图。栅极结构具有多个栅极设置于其中并且被一间隔所定义出的步骤510，或者更恰当地说，间隔是如图1所示的一间隔网络。流程图中具有多个间隙的栅极结构的制造方法的步骤500还包括:施加一沉积层使得中空间隙形成于栅极结构中一字元线密集区的字元线间隔内的步骤520，并且移除至少一部分的沉积层的步骤530。根据本发明的某些实施例，可藉由CVD工艺施加沉积层。
[0101]流程图中具有多个气隙的栅极结构的制造方法的步骤500还包括形成一第一内层介电层于栅极结构内的步骤540。一第一内层介电层(IDLl)进一步在此处暴露，使其可形成于栅极结构内。
[0102]流程图中具有多个气隙的一栅极结构的制造方法的步骤500更可包括从栅极结构上移除过多的介电材料的步骤550，并且移除栅极结构的一上方部分以使中空间隙形成开口的步骤560。流程图的方法也可包括施加一填充材料以填充中空间隙的步骤570。被施加于栅极结构上的任何过多的填充材料可接着从栅极结构上被移除的步骤580。在本发明的一实施例中，填充材料可包括一旋涂式介电材料。
[0103]流程图中具有多个气隙的栅极结构的制造方法的步骤500更可包括形成一氧化凹槽于栅极结构上的多个间隔之上的步骤590，以及制造一金属硅化层于栅极结构的栅极上的步骤600。根据本发明的某些实施例，金属硅化层可包括金属钴。
[0104]形成金属硅化层后，可包括从中空间隙移除填充材料以形成多个气隙的步骤610。流程图中具有多个气隙的栅极结构的制造方法的步骤500可接着包括形成一第二内层介电层于栅极结构内的步骤620。举例来说，一第二内层介电层(IDL2)进一步在此处暴露，使其可形成于栅极结构内。
[0105]本发明的一层面，是藉由制造具有一气隙的半导体装置的工艺与方法以形成一具有本发明的气隙的半导体装置。在本发明的某些实施例中，半导体装置可藉由此处所描述的任何方法所制造。
[0106]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
【权利要求】
1.一种栅极结构，其特征在于其包括: 多个栅极，由一间隔网络定义，该些栅极之间具有: 一介电层； 一导电层，设置于该介电层之上； 一金属娃化层，设置于该导电层之上； 一字元线密集区，由该些栅极的至少两个栅极之间所定义；以及 一气隙，形成于该些至少两个栅极处所定义的一沉积层之间。
2.根据权利要求1所述的栅极结构，其特征在于其中沉积该沉积层是利用化学气相沉积的工艺。
3.根据权利要求1所述的栅极结构，其特征在于其中该字元线密集区外的任二个栅极被具有一侧壁及邻近该侧壁的一间隔件的一间隔结构所定义。
4.根据权利要求3所述的栅极结构，其特征在于其中该间隔件包括该沉积层。
5.根据权利要求4所述的栅极结构，其特征在于其中该间隔件更包括一缓冲氧化物层及一衬垫氮化娃薄膜。
6.根据权利要求5所述的栅极结构，其特征在于其中一高密度等离子体介电材料填充于该间隔结构内的所有间隙。
7.根据权利要求1所述的栅极结构，其特征在于更包括一内层介电层设置于该栅极结构中。
8.根据权利要求7所述的栅极结构，其特征在于其中该内层介电层包括:一缓冲氧化物层、一衬垫氮化硅薄膜、至少一氧化硅层以及一未掺杂硅玻璃层。
9.根据权利要求8所述的栅极结构，其特征在于其中该气隙延伸至该缓冲氧化物层内。
10.一种栅极结构的制造方法，其特征在于其包括以下步骤: 提供一栅极结构组件，配置有设置于基板上的多个栅极并被一间隔网络所定义，该栅极结构组件被一字元线密集区所定义； 施用一沉积层以形成多个中空间隙于该字元线密集区的所有间隔内； 形成一第一内层介电层于该栅极结构内； 移除设置于该栅极结构上的一遮蔽层以形成该些中空间隙的开口 ；以及 设置一金属硅化层于该些栅极之上。
11.根据权利要求10所述的栅极结构的制造方法，其特征在于更包括: 施加一填充材料以填充该些中空间隔； 移除过多的填充材料以形成该栅极结构；以及 形成一氧化凹槽于该间隔网络之上。
12.根据权利要求11所述的栅极结构的制造方法，其特征在于更包括从该些中空间隔移除该填充材料以形成多个气隙。
13.根据权利要求11所述的栅极结构的制造方法，其特征在于其中该填充材料是一旋涂式介电材料。
14.根据权利要求13所述的栅极结构的制造方法，其特征在于其中施加该填充材料以填充该中空间隔的步骤包括:旋涂式涂布该旋涂式介电材料； 以一软烤工艺烘烤该旋涂式介电材料；以及 固化该旋涂式介电材料。
15.根据权利要求10所述的栅极结构的制造方法，其特征在于更包括形成一第二内层介电层于该栅极结构内。
16.根据权利要求10所述的栅极结构的制造方法，其特征在于其中施加该沉积层是利用一化学气相沉积工艺。
17.根据权利要求10所述的栅极结构的制造方法，其特征在于其中该金属硅化层包括金属钴。
18.根据权利要求17所述的栅极结构的制造方法，其特征在于其中制造该金属硅化层于该些栅极之上的步骤包括: 施加一金属钴层于该栅极结构内； 以一第一'决速加热退火工艺加热一控制栅极； 从该栅极结构上移除未反应的金属钴；以及 以一第二快速加热退火 工艺加热该控制栅极。
19.根据权利要求18所述的栅极结构的制造方法，其特征在于其中该第一快速加热退火工艺操作的温度范围是400° C至680° C之间，时间长度是10秒到40秒之间。
20.根据权利要求18所述的栅极结构的制造方法，其特征在于其中该第二快速加热退火工艺操作的温度范围是700° C至950° C之间，时间长度是30秒到60秒之间。
【文档编号】H01L21/28GK103779401SQ201210417221
【公开日】2014年5月7日 申请日期:2012年10月26日 优先权日:2012年10月26日
【发明者】黃育峰 申请人:旺宏电子股份有限公司