专利名称：一种具有较窄划片槽的晶圆的利记博彩app
技术领域：
本发明涉及晶圆制造领域，特别涉及一种具有较窄划片槽的晶圆。
背景技术：
集成电路生产时通常是在一个晶圆(Wafer)上形成重复的图案，从而进行大规模生产。这样在一个晶圆上就一次性能生产出几十至几十万颗晶片(Die)，每个晶片被独立封装后形成芯片，实现特定的功能。生产过程有点像印刷照片一样，以掩膜(Mask)为底片，进行各个层次的光刻。为了实现封装时进行良好切割，一般在晶片之间设计了一定间距，此间距的部分被称为划片槽，在划片时，刀具从划片槽的中间将晶片划开，实现晶片的分离。请参考图I所示，其为现有技术中，晶圆上晶片和划片槽的分布示意图。请参考图2所不，其为图I中晶圆的局部放大图。从图I和图2中可以看出，晶圆上每相邻两个晶片110之间都设置有一定宽度的划片槽120。·在现有技术中，划片槽中一般设计放置各种测试器件(Test Key)，这些测试器件用于监测晶圆制造情况，一般会将芯片(或者晶片)设计中所用到的所有的各种器件都分别设计测试器件，放置在划片槽中。一套测试器件包含所有被使用的各种器件的测试器件，每种放置一个测试器件。如果生产中测试器件的性能由于各种原因偏离设计的要求范围，则这片晶圆会被作为坏片处理，通常被废弃。现有技术中为了包含整套测试器件，通常需要较大的划片槽宽度，例如80微米或100微米，一般大于80微米，有些器件类型特别多的设计中还采用更宽的划片槽。对于特定工艺来说，其划片槽的宽度是固定的，当晶片面积越小时，划片槽占用面积的相对比例较大，每个晶片都配备较大的划片槽，导致同样面积的晶圆上晶片较少，增加了晶片的成本。因此，有必要提供一种改进的技术方案来克服上述问题。
发明内容本发明的目的在于提供一种晶圆，其可以在晶片面积较小时，在相同面积的晶圆上制造更多的晶片，从而降低芯片的成本。为了解决上述问题，本发明提供一种晶圆，其包括复数个晶片区域、复数个测试器件区域和间隔于每两个区域之间的划片槽，其中每个测试器件区域占用M个等效晶片面积，M为大于等于I的自然数，所述划片槽的宽度由机器划片控制精度决定。进一步的，所述划片槽的宽度小于等于40微米。进一步的，所述划片槽设置有与晶片外圈边缘的静电放电环相同的结构。进一步的，所述划片槽包括有第一金属层、位于第一金属层上方的第二金属层和位于第一金属层和第二金属层之间的通孔。进一步的，所述划片槽中不设置测试器件。进一步的，所述测试器件区域的数目少于晶片区域的数目。进一步的，每个测试器件区域的周边都是晶片区域，其负责对其周边多个晶片区域内的晶片进行测试，相邻两个测试器件区域之间间隔有多个晶片区域。进一步的，这些晶片区域排布成多个平行的行和多个平行的列，每个测试器件区域对应一行或多行，一列或多列晶片区域。更进一步的，所述晶片区域中设置的晶片的边长小于1000微米。与现有技术相比，本发明在晶圆的布局中设计更窄的划片槽宽度，将一些本来放置晶片的区域放置测试器件，从而在晶片面积较小时，在相同面积的晶圆上制造更多的晶片，进而降低芯片的成本。
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用 的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中图I为现有技术中晶圆上晶片和划片槽的分布不意图；图2为图I中晶圆的局部放大示意图；图3为本发明中的晶圆在一个实施例中的布局示意图；和图4为本发明中划片槽的结构示意图。
具体实施方式为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式
对本发明作进一步详细的说明。此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。本发明在晶圆的布局中设计更窄的划片槽宽度，将一些本来放置晶片的区域放置测试器件，其可以在晶片面积较小时，在相同面积的晶圆上制造更多的晶片，从而降低芯片的成本。请参考图3所示，其为本发明中的晶圆在一个实施例中的布局示意图。所述晶圆包括复数个晶片区域(即晶片所在的区域，或者说晶片区域内设置有晶片)210、复数个测试器件区域(测试器件所在的区域，或者说测试器件区域内设置有多个测试器件)220和间隔于每两个区域之间的划片槽230，其中每个测试器件区域230占用M个等效晶片面积，M为大于等于I的自然数。与现有技术相比，本发明在原来放置晶片的位置或区域设置有专门的测试器件区域220，以将原来设置于划片槽内的测试器件设置于所述测试器件区域220内，在所述划片槽230中不设置测试器件。这样可以设计更窄的划片槽宽度，例如40微米，此宽度由封装划片时机器划片控制精度决定，精度越高的机器可以接受更小的划片槽宽度。在如图3所示的实施例中，所述晶片区域210排布成多个平行的行和多个平行的列，形成一个晶片阵列。每个测试器件区域220位于晶片阵列中，并对应一行或多行，一列或多列晶片区域。每个测试器件区域220的周边都是晶片区域210，其内设置的测试器件负责对其周边多个晶片区域210内的晶片进行测试，相邻两个测试器件区域220之间间隔有多个晶片区域210。所述测试器件区域220的数目少于晶片区域210的数目。需要注意的是，图3仅是示意图，实际可能晶片数远多于图3中示出的数目，图3中测试器件设置于5个测试器件区域220中，每个测试器件区域220占用4个等效晶片区域，共占用20个等效晶片面积，但实际中，可以设置于2个、4个、6个或者9个测试器件区域220，也可能占用更多个等效晶片面积。现有技术中，对于特定工艺来说，其划片槽的宽度是固定的，当晶片面积越小时，划片槽占用面积的相对比例较大，每个晶片都配备较大的划片槽，导致同样面积的晶圆上晶片较少，增加了晶片的成本。而采用本发明可以在相同面积的晶圆上制造出更多的晶片。为了便于理解，以下通过一个具体实例进行说明。
假设晶片为正方形，其不包含划片槽宽度的边长为X。对于采用80微米宽划片槽的现有技术，以8英寸晶圆为例，其半径为100000微米，其上可生产的晶片数目约为
.ττ. ΙΟΟΟΟΟ)2Kl = -Tl-
(λ- + 80):采用本发明，假设需要占用2000个等效晶片面积做测试器件，假设划片槽宽度设计为40微米，其可生产的晶片数目约为
^ ,τ.(ΙΟΟΟΟΟ)2 - 2000/.V +40)"Κ2 =」-----—
(χ + 40)-当χ=1000微米时，Kl约等于26920，Κ2约等于27031，可见两者差不多，本发明比现有技术略多一些。所以边长为1000微米大约为临界点，晶片面积更大的设计采用现有技术更合适，当晶片面积更小时，采用本发明的方案更合适。当χ=400微米时，Kl约等于136284，而Κ2约为160190。所以采用本发明可以产生更多的晶片。对于相同的晶圆价格，每个晶片的单价更低。在一个进一步的实施例中，所述划片槽230设置有与晶片最外圈边缘的静电放电环相同的结构。请参考图4所示，其为本发明中划片槽的结构示意图。所述划片槽包括有第一金属层310、位于第一金属层上方的第二金属层320和位于第一金属层和第二金属层之间的通孔330。同时晶片中设计晶片最外圈边缘为由相同结构组成的静电放电环。这样划片槽中的放电环结构与晶片边缘的静电放电环连接在一起，等效增加了静电放电环的宽度，相当于两个静电环并联，从而减小了静电放电环的电阻，有助于增强静电泄放能力，提高芯片抗静电性能。在另一个实施例中，也可以进一步减小晶片内的静电放电环宽度，依赖划片槽中的静电放电环得到较小的静电泄放电阻。减小晶片内的静电放电环宽度，即有助于减小晶片面积，也等效减小晶片成本。综上所述，本发明设计更窄的划片槽宽度，例如40微米，将用于监测晶圆制造情况的测试器件设置于本来放置晶片的区域，即将测试器件设置于如图3所示的复数个测试器件区域230中，其可以在晶片面积较小时，在相同面积的晶圆上制造更多的晶片，从而降低芯片的成本。
需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式
所做的任何改动均不脱 离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式
。
权利要求
1.一种晶圆，其特征在于，其包括复数个晶片区域、复数个测试器件区域和间隔于每两个区域之间的划片槽，其中每个测试器件区域占用M个等效晶片面积，M为大于等于I的自然数，所述划片槽的宽度由机器划片控制精度决定。
2.根据权利要求I所述的晶圆，其特征在于，所述划片槽的宽度小于等于40微米。
3.根据权利要求I或者2所述的晶圆，其特征在于，所述划片槽设置有与晶片外圈边缘的静电放电环相同的结构。
4.根据权利要求3所述的晶圆，其特征在于，所述划片槽包括有第一金属层、位于第一金属层上方的第二金属层和位于第一金属层和第二金属层之间的通孔。
5.根据权利要求I所述的晶圆，其特征在于，所述划片槽中不设置测试器件。
6.根据权利要求I所述的晶圆，其特征在于，所述测试器件区域的数目少于晶片区域的数目。
7.根据权利要求I所述的晶圆，其特征在于，每个测试器件区域的周边都是晶片区域， 其负责对其周边多个晶片区域内的晶片进行测试，相邻两个测试器件区域之间间隔有多个晶片区域。
8.根据权利要求I所述的晶圆，其特征在于，这些晶片区域排布成多个平行的行和多个平行的列，每个测试器件区域对应一行或多行，一列或多列晶片区域。
9.根据权利要求2所述的晶圆，其特征在于，所述晶片区域中设置的晶片的边长小于 1000微米。
全文摘要
本发明提供一种晶圆，其包括复数个晶片区域、复数个测试器件区域和间隔于每两个区域之间的划片槽，其中每个测试器件区域占用M个等效晶片面积，M为大于等于1的自然数，所述划片槽的宽度由机器划片控制精度决定。与现有技术相比，本发明在晶圆的布局中设计更窄的划片槽宽度，将一些本来放置晶片的区域放置测试器件，从而在晶片面积较小时，在相同面积的晶圆上制造更多的晶片，进而降低芯片的成本。
文档编号H01L23/544GK102931186SQ20121038273
公开日2013年2月13日 申请日期2012年10月11日 优先权日2011年12月15日
发明者王钊 申请人:无锡中星微电子有限公司