专利名称：一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管的利记博彩app
技术领域：
本发明涉及半导体器件领域，具体是指ー种具有横向p-n结复合缓冲层的氮化镓基异质结场效应晶体管。
背景技术：
氮化镓(GaN)是第三代宽禁带半导体材料的代表，与第一代半导体材料硅(Si)和第二代半导体材料神化镓(GaAs)相比，GaN具有禁带宽度大、击穿电场高、电子饱和速度大、耐高温、耐腐蚀、抗辐照等优点，是发展高电压、大功率电カ电子器件的理想材料。而且氮化镓基异质结场效应晶体管(GaN HFET)由于其高的击穿电场和电子饱和速度，以及高的ニ维电子气面密度和饱和电流，从而可以获得很高的输出功率，因此特别适用于高压、大功率和高温应用，是电カ电子应用最具潜力的晶体管之一。
已有技术的GaN HFET其结构如图I所示。主要包括衬底，氮化铝(AlN)成核层，氮化镓(GaN)缓冲层，氮化镓(GaN)沟道层，氮化铝(AlN)插入层，铝镓氮(AlGaN)势垒层以及势垒层上形成的源极、漏极和栅极，其中源极和漏极与势垒层形成欧姆接触，栅极与势垒层形成肖特基接触。但是对于普通GaN HFET来说，由于生长エ艺的限制，在GaN缓冲层中存在很高浓度的背景载流子(I X IO14 cm_3 l X IO18 cm_3)。当器件在高压下工作吋，缓冲层会形成漏电通道，从源极发出的电子可以经过GaN缓冲层到达漏扱，形成泄漏电流，导致器件提前击穿，使器件的击穿电压远低于理论预期，限制了 GaN器件的输出功率。在本发明提出以前，为降低器件缓冲层泄漏电流，提高器件击穿电压，通常使用以下方法来实现高阻态缓冲层设计在GaN 缓冲层内惨入碳、铁等杂质[Eldad Bahat-Treidel et al. , “AlGaN/GaN/GaN:C Back-Barrier HFETs With Breakdown Voltage of Over IkV and Low R0NXA”，Transactions on Electron Devices, VOL. 57, No. 11, 3050-3058 (2070)]。碳、铁等杂质会在氮化镓材料内引入深能级电子陷阱，俘获从源极注入至缓冲层内的电子，从而降低缓冲层的泄漏电流，但是该技术对器件击穿电压提升有限，无法充分发挥氮化镓材料的耐压优势，该同时碳、铁等杂质引入的深能级陷阱同样会导致诸如器件输出电流下降、电流崩塌效应和反应速度下降等缺点，影响器件稳定性。使用AlGaN 等背势鱼缓冲层结构[Oliver Gilt et al. , “Normally-off AlGaN/GaN HFET with p-type GaN Gate and AlGaN Buffer，，， Integrated Power ElectronicsSystems, 2070]。AlGaN等背势垒的使用增大了从沟道ニ维电子气到缓冲层的势垒高度，从而降低器件缓冲层泄漏电流，但是该技术同样对器件击穿电压提升有限，未能充分体现氮化镓材料的耐压优势，同时AlGaN背势垒不仅在缓冲层和沟道之间由于晶格失配引入缺陷和陷阱，而且AlGaN缓冲层引入的极化电荷会降低沟道ニ维电子气浓度，增大器件导通电阻。使用AlGaN/GaN 或 AlN/GaN 等多层复合缓冲层结构[Manabu Yanagihara et al,“Recent advances in GaN transistors for future emerging application，，， Phys.Status Solidi A, Vol. 206，No. 6, 1221-1227 (2009) ]。AlGaN/GaN或 AlN/GaN 多层复合结构在缓冲层内引入超晶格能带结构，相比缓冲层掺杂和AlGaN背势垒结构，该结构可以进ー步抑制电子在缓冲层内的输运，提升器件击穿电压，但由于AlGaN和AlN材料与GaN材料的晶格失配同样会破坏缓冲层的晶体结构，引入陷阱和极化电荷，降低器件性能。
发明内容
本发明所要解决的技术问题是提供ー种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管，它通过设在氮化镓(GaN)沟道层和氮化铝(AlN)成核层之间的横向P-n结复合缓冲层，减小缓冲层的电流，调节沟道电场分布，从而提高器件击穿电压与输出功率。本发明所采用的技术方案是ー种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管，从下到上主要包括有衬底，氮化铝(AlN)成核层，氮化镓(GaN)沟 道层，氮化铝(AlN)插入层，势垒层以及势垒层上形成的源极，漏极和栅极，其中源极和漏极与势垒层形成欧姆接触，栅极与势垒层形成肖特基接触，为了提高器件的击穿电压和输出功率，在氮化镓(GaN)沟道层和氮化铝(AlN)成核层之间还设有ー层由η型铝铟镓氮Cn-AlxInyGazN)和ρ型招铟镓氮(p_AlxInyGazN)横向排列复合而成的缓冲层,简称横向p_n结复合缓冲层；其中n-AlxInyGazN代表η型掺杂铝铟镓氮，p_AlxInyGazN代表ρ型掺杂铝铟镓氮，衬底可以是氮化镓(GaN)、蓝宝石(A1203)、碳化硅(SiC)或者硅(Si)，为了更好的实现本发明，所述的η型铝铟镓氮U-AlxInyGazN)与ρ型铝铟镓氮Cp-AlxInyGazN)间隔排列。其中，所述的势垒层为AlxInyGazN势垒层。进ー步，在所述的η型招铟镓氮(n_AlxInyGazN)、ρ型招铟镓氮(p_AlxInyGazN)和AlxInyGazN 势鱼层中，x+y+z=l,O ^ x ^ I,O ^ y ^ I,O ^ z ^ I。在所述的横向p-n结复合缓冲层中，η型铝铟镓氮U-AlxInyGazN)与ρ型铝铟镓氮Cp-AlxInyGazN)形成的p-η结是突变p-η结或渐变p-η结。其中，所述横向p-n结复合缓冲层的厚度为1μπΓ8μπι ;在所述横向p-η结复合缓冲层中，η型铝铟镓氮U-AlxInyGazN)与ρ型铝铟镓氮(p_AlxInyGazN)的单层宽度均为50nm 10 μ m。在所述横向p-n结复合缓冲层中，η型铝铟镓氮(n_AlxInyGazN)与ρ型铝铟镓氮(P-AlxInyGazN)的掺杂浓度均为 IXlO14 cnT3 lX1021 cnT3。所述氮化铝(AlN)成核层厚度为IOnm到I μ m ;所述氮化镓(GaN)沟道层厚度为5nm到2 μ m ;所述氮化招(AlN)插入层厚度为Inm到5nm ;所述AlxInyGazN势鱼层厚度为Inm到 50nm。与以上方法相比，本发明的主要优势有(I)在缓冲层引入横向p-n结，当器件承受耐压吋，p-n结相互耗尽，形成多重电子势垒，阻挡电子在缓冲层中的输运，降低缓冲层泄漏电流。(2)通过控制p-n结中施主杂质与受主杂质的浓度，扩展截止状态下沟道ニ维电子气耗尽区域，调节沟道电场分布，使沟道电场分布更加均匀。
(3)避免了使用碳、铁等杂质在缓冲层引入的深能级陷阱对器件性能的负面影响。
图I是己有技术GaN HFET结构示意图。图2是本发明提供的GaN HFET结构示意图。图3是本发明提供的横向p-n结复合缓冲层热平衡时能带结构示意图。图4是本发明提供的GaN HFET与已有技术GaN HFET截止状态下漏极电流比较。图5是本发明提供的带有横向p-n结复合缓冲层GaN HFET与已有技术GaN HFET击穿时沟道电场分布比较。图6 Ca)是为验证本发明提供的复合缓冲层抑制泄漏电流能力的器件仿真结构；图6 (b)是图6 (a)所示器件结构与已有技术GaN缓冲层泄漏电流对比。 其中，图中附图标记对应的零部件名称为201 一源极，202 —漏极，203 —栅极，204 —势垒层，205 —氮化铝(AlN)插入层，206 一氮化镓(GaN)沟道层，207 —横向p_n结复合缓冲层，208 —氮化铝(AlN)成核层，209 —衬底。
具体实施方案下面结合实施例对本发明作进ー步地详细说明，但本发明的实施方式不限于此。实施例图I是己有技术GaN HFET结构示意图，主要包括衬底，氮化铝(AlN)成核层，氮化镓(GaN)缓冲层，氮化镓(GaN)沟道层，氮化铝(AlN)插入层，铝镓氮(AlGaN)势垒层以及AlGaN势垒层上形成的源极、漏极和栅极，其中源极和漏极与AlGaN势垒层形成欧姆接触，栅极与AlGaN势垒层形成肖特基接触。图2是本发明提供的GaN HFET结构示意图，从下到上主要包括有衬底209，氮化铝(AlN)成核层208，氮化镓(GaN)沟道层206，氮化铝(AlN)插入层205，势垒层204以及势垒层204上形成的源极201，漏极202和栅极203，其中源极201和漏极202与势垒层204形成欧姆接触，栅极203与势垒层204形成肖特基接触，它还包括一层位于GaN沟道层206和AlN成核层208之间的横向η型铝铟镓氮和ρ型铝铟镓氮(n_AlxInyGazN和p_AlxInyGazN)复合缓冲层，简称横向P-n结复合缓冲层207，其中n-AlxInyGazN代表η型掺杂铝铟镓氮，P-AlxInyGazN代表ρ型掺杂铝铟镓氮；势垒层204为AlxInyGazN势垒层。所述横向p-n结复合缓冲层207与AlxInyGazN势鱼层中，x+y+z=l,0彡x彡I,O ^ y ^ I,O ^ z ^ I。所述横向p-n结复合缓冲层207中，p-n结的排列方式是横向的；n_AlxInyGazN与P-AlxInyGazN所形成的p_n结,可以是突变p-n结,也可以是渐变p-n结；所述横向p_n结复合缓冲层 207 厚度为 I μ πΓ8 μ m ;n_AlxInyGazN 单层宽度为 50ηπΓ 0 μ m，p_AlxInyGazN 单层宽度也为 50nm 10 μ m ;n_AlxInyGazN 惨杂浓度为 I X IO14 cm 3 I X IO21 cm 3, p-AlxInyGazN 惨杂浓度同样为I X IO14 cm 3 I X IO21 cm 3。根据本发明提供的GaN HFET结构中，最容易说明本发明意图的是图2所示的带有横向P-n结复合缓冲层207的GaN HFET与已有技术普通GaN HFET (图I)对比。图3为本发明所提供的横向p-n结复合缓冲层207在热平衡条件下其能带结构示意图，复合p-n结结构形成多重电子势垒，阻挡电子在缓冲层内的横向输运。当器件承受耐压吋，P-n结之间相互耗尽，电子势垒高度进ー步増大，缓冲层泄漏电流被抑制，器件击穿电压得到提升。图4为本发明提供的GaN HFET与已有技术GaN HFET截止状态下漏极泄漏电流比较。器件结构參数由表I给出。器件击穿电压定义为截止状态下漏极泄漏电流达到ImAAim时，漏极所施加的偏置电压(如图4所示)。从图中可以看出，横向p-n结复 合缓冲层207的使用有效地抑制了器件缓冲层泄漏电流，在其他结构參数完全相同的情况下，器件击穿电压从100V提升至1470V。表I器件仿真结构參数
权利要求
1.ー种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管，从下到上主要包括有衬底(209)，氮化铝(AlN)成核层(208)，氮化镓(GaN)沟道层(206)，氮化铝(AlN)插入层(205)，势垒层(204)以及势垒层(204)上形成的源极(201)，漏极(202)和栅极(203)，其中源极(201)和漏极(202)与势垒层(204)形成欧姆接触，栅极(203)与势垒层(204)形成肖特基接触，其特征在于在氮化镓(GaN)沟道层(206)和氮化铝(AlN)成核层(208)之间还设有ー层由η型铝铟镓氮(n-AlxInyGazN)和p型铝铟镓氮(p- AlxInyGazN)横向排列复合而成的缓冲层，简称横向P-n结复合缓冲层(207)。
2.根据权利要求I所述的ー种具有横向P-n结复合缓冲层结构的氮化镓基异质结场效应晶体管，其特征在于所述的η型铝铟镓氮U-AlxInyGazN)与P型铝铟镓氮(P-AlxInyGazN)间隔排列。
3.根据权利要求2所述的ー种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管，其特征在于所述的势垒层(204)为AlxInyGazN势垒层。
4.根据权利要求3所述的ー种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管，其特征在于在所述的η型铝铟镓氮(n-AlxInyGazN)、p型铝铟镓氮Cp-AlxInyGazN)和 AlxInyGazN 势鱼层中，x+y+z=l,O ^ x ^ I,O ^ y ^ I,O ^ z ^ I。
5.根据权利要求4所述的ー种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管，其特征在于在所述的横向P-n结复合缓冲层(207)中，η型铝铟镓氮Cn-AlxInyGazN)与ρ型招铟镓氮(p_AlxInyGazN)形成的p-η结是突变p_n结。
6.根据权利要求4所述的ー种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管，其特征在于在所述的横向P-n结复合缓冲层(207)中，η型铝铟镓氮Cn-AlxInyGazN)与ρ型招铟镓氮(p_AlxInyGazN)形成的p-η结是渐变p_n结。
7.根据权利要求5或6所述的ー种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管，其特征在于所述横向P-n结复合缓冲层(207)的厚度为I μ πΓ8 μ m。
8.根据权利要求7所述的ー种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管，其特征在于在所述横向P-n结复合缓冲层(207)中，η型铝铟镓氮Cn-AlxInyGazN)与ρ型铝铟镓氮(p_AlxInyGazN)的单层宽度均为50ηπΓ 0 μ m。
9.根据权利要求8所述的ー种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管，其特征在于在所述横向P-n结复合缓冲层(207)中，η型铝铟镓氮Cn-AlxInyGazN)与 ρ 型铝铟镓氮(p_AlxInyGazN)的掺杂浓度均为 I X IO14 cm_3 l X IO21 cm_3。
10.根据权利要求9所述的ー种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管，其特征在于所述氮化铝(AlN)成核层(208)厚度为IOnm到Ιμπι ;所述氮化镓(GaN)沟道层(206)厚度为5nm到2 μ m ;所述氮化铝(AlN)插入层(205)厚度为Inm到5nm ;所述AlxInyGazN势鱼层厚度为Inm到50nm。
全文摘要
本发明公开了一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管，属于半导体器件领域。其结构从下到上主要包括有衬底，氮化铝(AlN)成核层，氮化镓(GaN)沟道层，氮化铝(AlN)插入层，势垒层以及势垒层上形成的源极，漏极和栅极，其中源极和漏极与势垒层形成欧姆接触，栅极与势垒层形成肖特基接触，在氮化镓(GaN)沟道层和氮化铝(AlN)成核层之间还设有横向p-n结复合缓冲层以抑制缓冲层内的载流子输运，降低器件缓冲层泄漏电流，提升器件击穿电压与输出功率。
文档编号H01L29/06GK102832241SQ201210341509
公开日2012年12月19日 申请日期2012年9月14日 优先权日2012年9月14日
发明者杜江锋, 赵子奇, 马坤华, 尹江龙, 张新川, 罗谦, 于奇 申请人:电子科技大学