专利名称：一种分割环栅的抗辐照mosfet的利记博彩app
技术领域：
本发明属于半导体器件领域，尤其涉及对环栅金属氧化物半导体场效应晶体管(以下文件中用MOSFET符号)进行分割的方法。
背景技术：
半导体集成电路广泛应用于食品辐照保藏、医疗用品辐射灭菌消毒、辐射化工、航天航空及核工业等领域中。这些辐照环境会对半导体器件造成损伤，使器件的阈值电压、跨导、驱动电流及泄漏电流等参数发生退化，最终导致电路失效。为保证半导体集成电路在辐射环境中仍能可靠地完成预定功能，必须采取各种技术措施来减小辐照对半导体器件的影响。这些措施包括使用绝缘体上硅(SOI)、砷化镓 (GaAs)、氮化镓(GaN)等有较强抗辐照性能的新材料；采用优质抗辐射栅介质膜、改进栅氧化方法和优化工艺条件、减少栅氧化层厚度、管壳上涂敷抗辐射涂层、采用真空封装对器件进行抗辐照加固；还可从电路设计的角度考虑，优化电路结构，采用环栅版图、加入保护环，增强集成电路的抗辐照性能。其中，电流镜作为模拟集成电路最基本的单元电路之一，其版图设计时要求各镜像器件集中在一起，整体结构尽量对称，以提高电路的匹配性能。辐射环境应用时，电流镜各器件同样要进行抗辐照设计。本发明的分割环栅方法可以满足电流镜抗辐照设计时对版图的要求。环栅结构是版图设计上可采取的有效抗辐照措施之一。图I是一个环栅MOSFET的版图示意图，它包括漏/源极I、栅极2和源/漏极3。可以看到，环栅MOSFET的栅极2是环形结构，不存在栅宽方向的边缘，消除了源漏之间的边缘寄生漏电通道，可有效地抑制辐照引起的泄漏电流性能的退化。但是，由于下图中环形栅的周长为器件栅宽W，而环的径向上的栅的尺寸为器件栅长L，因此环栅器件难以实现较小的宽长比W/L。实际上，MOSFET泄漏电流还包括沟道中源漏之间两个PN结间的漏电，而此泄漏电流与器件W/L成正比。因此，环栅器件结构不利于降低源漏之间的PN结漏电。此外，环栅结构面积较大，不利于芯片集成。
发明内容
本发明的目的是为了解决环栅W/L难以做小的问题，对环栅MOSFET进行分割，以期减小环栅栅宽W，降低沟道泄漏电流，同时节约面积，有利于芯片集成。环栅MOSFET的栅极形状可为多边形环、或圆环等，实际应用中，常用有矩形环、六角形环、圆环等。如图2，本发明以矩形环栅MOSFET为例进行介绍，分割后该环栅MOSFET包括漏/源极I、栅极2、源/漏极3和分割区4，以下所述的分割内容对其他栅极形状同样适用。本发明按照分割环栅的思想即用分割区4对环栅MOSFET晶体管进行分割，分割成两个及以上的MOSFET晶体管，分割后的各个MOSFET之间是共源/共漏或者是共栅共源/共栅共漏结构。
对环栅的分割可以将原本W/L较大的单独一个MOSFET器件分为若干个W/L较小的MOSFET器件。下面以将环栅MOSFET分割为两个MOSFET为例来介绍本发明。如图2所示，两个分割区4将环栅MOSFET分割为两个MOSFET。这两个MOSFET的漏/源极I、栅极2和源/漏极3均为原环栅MOSFET的一部分。其沟道长度L与原环栅MOSFET相同，但沟道宽度W减小。本发明就分割区4的不同实现方式提出了三种不同的结构。结构一的版图示意图，如图2，其整个分割区4用场氧5实现，用来隔离出两个MOSFET。分割区的位置与尺寸可以决定两个MOSFET的宽长比W/L。增加分割区4的数量，可以形成若干个共源/共漏M0SFET，由于小的W/L，具有一定的抗辐照效果。图4是图3中AA’处的剖面示意图。在分割环栅MOSFET的同时，环栅栅极的分割处产生了栅宽边界，即图2中栅极2和分割区4的接触界面。这些边界的存在会诱生源漏间边缘寄生漏电通道。为了抑制这些寄生漏电通道，在分割区4中，从栅极2和分割区4的接触界面开始生长一段多晶硅栅(或 金属栅)7，如图5和图8。P+多晶硅栅和金属栅(如铝、铜)的功函数比N+多晶硅栅大，因此相同条件下P+多晶硅栅和金属栅(如铝、铜)MOSFET的阈值电压比N+多晶硅栅MOSFET的大。因此，为了抑制寄生漏电通道，对于PMOS晶体管，分割区采用N+多晶硅栅(或金属栅)；对于NMOS晶体管，分割区采用P+多晶硅栅(或金属栅)。同时，多晶硅栅(或金属栅)7下的栅氧薄，生长质量高，辐照产生的氧化层固定电荷和硅与二氧化硅(Si-SiO2)界面态少。而且场氧未与分割后的MOSFET的栅氧直接接触，减弱了这两种氧化物的界面对器件的影响，可以进一步增强器件的抗辐照性能。根据前述原理，分别在分割区采用N+、P+多晶硅栅，即可实现P型环栅、N型环栅的分割。由此本发明对PMOS晶体管和NMOS晶体管均进行了抗辐照加固，可以应用到抗辐照的CMOS电路中。结构二的版图示意图如图5，分割区4由场氧5、多晶硅栅(或金属栅)7和栅氧8组成。分割区4内，多晶硅栅(或金属栅)7从两个MOSFET的栅宽边界处向有源区外延伸，其余部分为场氧5。图6是图5中BB’处的剖面示意图。图7是图5中CC’处的剖面示意图。分割区的位置与尺寸可以决定两个MOSFET的宽长比W/L。增加分割区4的数量，可以形成若干个共源/共漏MOSFET。图11、12仿真结果是结构一、二在辐照前后Ids-Vgs曲线图。可以看出，两种结构均有一定的抗辐照能力。结构二泄漏电流更小，有较强的抗辐照性能。结构三的特点是只分割源/漏极，不分割栅极，因此分割后的MOSFET共栅共源/共栅共漏。而且该结构对称、紧凑，满足电流镜的版图设计要求，可以作为电流镜使用，同时，因为分割出的各管具有抗辐照特性，构成的电流镜也就具有一定的抗辐照性能。结构三的版图示意图如8，分割区4由场氧5、多晶硅栅(或金属栅)7、栅氧8和介质9组成。其中多晶硅栅(或金属栅)7与栅极2相接。图9是图8中DD’处的剖面示意图。图10是图8中EE’处的剖面示意图。从图9和图10可以看出，多晶硅栅(或金属栅)7对应的栅氧8的下方区域有介质9，该介质9可用二氧化硅(SiO2)填充。该结构两个漏极/源极电流分别作为输入电流和镜像电流，通过改变分割区4的位置和尺寸，可以改变输入电流和镜像电流的比例，形成各种比例的电流镜。
图I是环栅MOSFET的版图示意图。图2是用分割区4将环栅MOSFET分割为两个MOSFET的版图示意图。图3是分割区4用场氧实现的结构一的版图示意图。图4是图3中AA’处的剖面示意图。图5是分割区4由场氧5、多晶硅栅(或金属栅)7和栅氧8组成的结构二的版图示意图。图6是图5中BB’处的剖面示意图。
图7是图5中CC’处的剖面示意图。图8是分割区4由场氧5、多晶硅栅(或金属栅)7和栅氧8、介质9组成的结构三的版图不意图。图9是图8中DD’处的剖面示意图。图10是图8中EE’处的剖面示意图。图11是结构一和结构二的NMOS管在辐照前后Ids-Vgs曲线图，场氧5采用LOCOS工艺。图12是结构一和结构二的NMOS管在辐照前后Ids-Vgs曲线图，场氧5采用STI工艺。图中各序号名称见下表
I环栅漏/源极~P2~环栅栅极7^多晶硅栅(金属栅)
3~环栅源/漏极~ 8^11
4分割区9 介质
5场氧
实施例结合附图，提供制作本发明各结构的工艺流程，进一步说明本发明。一.分割区4采用场氧5的结构一的工艺流程步骤一硅片表面淀积一层二氧化硅(SiO2)薄膜做垫氧，在氧化硅薄膜上淀积一层氮化娃(Si3N4)薄膜；步骤二 刻蚀氮化硅，露出场氧5区域，对场氧5区域采用LOCOS工艺或STI工艺或槽隔离工艺，形成如图3、4中所示场氧5 ；步骤三去除氮化硅薄膜和氧化硅薄膜，露出有源区硅表面；步骤四硅片表面生长一层栅氧氧化硅，形成栅氧8 ；步骤五在栅氧上淀积多晶硅，刻蚀出环栅栅极2，形成如图3中所示环栅栅极2 ；步骤六在源/漏极I和漏/源极3进行源漏注入；
步骤七制作钝化层完成器件制作。二.分割区4由场氧5、多晶硅栅(或金属栅)7和栅氧8组成的结构二的工艺流程步骤一娃片表面淀积一层二氧化娃(SiO2)薄膜做垫氧,在氧化娃薄膜上淀积一层氮化娃(Si3N4)薄膜；步骤二 刻蚀氮化硅，露出场氧5区域，对场氧5区域采用LOCOS工艺或STI工艺或槽隔离工艺，形成如图5、7中所示场氧5 ；步骤三去除氮化硅薄膜和氧化硅薄膜，露出有源区硅表面；步骤四硅片表面生长一层栅氧氧化硅，形成如图6、7中所示栅氧8 ；
步骤五在栅氧上淀积多晶硅，刻蚀出环栅栅极2，形成如图5、7中所示环栅栅极
2；步骤六在栅氧上淀积多晶硅(或招、铜)=NMOS淀积P+多晶硅(或铝、铜)，刻蚀多晶硅P+多晶硅(或铝、铜)，形成如图5、6、7中所示多晶硅栅(或金属栅)7 ;PM0S淀积N+多晶硅(或铝、铜)，刻蚀多晶硅N+多晶硅(或铝、铜)，形成如图5、6、7中所示多晶硅栅(或金属栅)7;步骤七在源/漏极I和漏/源极3进行源漏注入；步骤八制作钝化层完成器件制作。三.分割区4由场氧5、多晶硅栅(或金属栅)7和栅氧8、介质9组成的结构三的工艺流程步骤一娃片表面淀积一层二氧化娃(SiO2)薄膜做垫氧,在氧化娃薄膜上淀积一层氮化娃(Si3N4)薄膜；步骤二 刻蚀氮化硅，露出场氧5区域，对场氧5区域采用LOCOS工艺或STI工艺或槽隔离工艺，形成如图8、9中所示场氧5 ；步骤三去除氮化硅薄膜和氧化硅薄膜，露出有源区硅表面；步骤四在图8中的多晶硅栅(或金属栅)7区域刻槽，填充介质，形成如图9、10中所示介质9 ；步骤五硅片表面生长一层栅氧氧化硅，形成如图9、10中所示栅氧8 ；步骤六在栅氧上淀积多晶硅，刻蚀出环栅栅极2，形成如图8、10中所示环栅栅极
2；步骤七在栅氧上淀积多晶硅(或铝、铜)，NMOS淀积P+多晶硅(或铝、铜)，刻蚀多晶硅P+多晶硅(或铝、铜)，形成如图8、9、10中所示多晶硅栅(或金属栅)7 ；PM0S淀积N+多晶硅(或铝、铜)，刻蚀多晶硅N+多晶硅(或铝、铜)，形成如图8、9、10中所示多晶硅栅(或金属栅)7;步骤八在源/漏极I和漏/源极3进行源漏注入；步骤九制作钝化层完成器件制作。
权利要求
1.一种分割环栅的抗辐照MOSFET，含有漏/源极(I)、栅极(2)和源/漏极(3)，其特征在于用分割区⑷对环栅MOSFET进行分割，分割成两个以上M0SFET，分割出的各个MOSFET之间是共源/共漏、或共栅共源/共栅共漏结构。
2.根据权利要求I所述的分割环栅的M0SFET，其特征在于分割区(4)只采用场氧隔离，分割出的各个MOSFET之间是共源/共漏结构，分割后减小了环栅的栅宽W，使W/L减小。
3.根据权利要求I所述的分割环栅的抗辐照M0SFET，其特征在于分割区(4)由场氧(5)、多晶硅栅、或金属栅(7)和栅氧⑶组成，在分割区⑷内多晶硅栅、或金属栅(7)，从分割出的MOSFET栅宽处向有源区外延伸，其余部分为场氧(5)，分割出的各个MOSFET之间是共源/共漏结构，能抑制源漏间寄生漏电通道。
4.根据权利要求I所述的分割环栅的抗辐照M0SFET，其特征在于分割区(4)由场氧(5)、多晶娃栅、或金属栅(7)、栅氧⑶和介质(9)组成,多晶娃栅、或金属栅(7)将分割开的MOSFET栅极连接在一起，即分割后的各个MOSFET之间是共栅共源/共栅共漏结构，该分割后的结构对称、紧凑，用以实现电流镜、或电流沉结构的版图设计，以及用于抗辐照电流镜、或电流沉的设计，且具有抗辐照的性能。
5.根据权利要求I所述的分割环栅的抗辐照M0SFET，其特征在于对分割的环栅MOSFET其栅极形状为多边形环、或圆环。
6.根据权利要求2、3、4所述的分割环栅的抗辐照M0SFET，其特征在于场氧(5)可采用LOCOS工艺、或STI工艺、或槽隔离工艺方法。
7.根据权利要求3、4所述的分割环栅的抗辐照M0SFET，其特征在于对于环栅PMOS晶体管，分割区内引入的多晶硅栅、或金属栅(7)的栅极材料采用N+多晶硅、或铝、或铜；对于环栅NMOS晶体管，分割区内引入的多晶硅栅、或金属栅(7)的栅极材料采用P+多晶硅、或铝、或铜，同时分割环栅PMOS和环栅NMOS即可实现抗辐照的CMOS器件。
8.根据权利要求I所述的分割环栅的抗辐照M0SFET，其特征在于分割区(4)的位置与尺寸决定MOSFET的宽长比W/L，增加分割区(4)的数量，可以增加分割后共源/共漏M0SFET、或共栅共源/共栅共漏MOSFET的数量。
9.根据权利要求4所述的分割环栅的抗辐照M0SFET，其特征在于改变分割区(4)的位置和尺寸，能改变输入电流和镜像电流的比例，能形成各种比例的电流镜。
全文摘要
一种分割环栅的抗辐照MOSFET，涉及半导体器件领域，尤其涉及一种分割环栅MOSFET的方法。本发明对环栅MOSFET进行分割，解决环栅结构难以实现较小宽长比W/L的问题，以期减小沟道泄漏电流和器件面积。本发明根据分割区的不同提出了三种结构，结构一的分割区用场氧实现，减小了环栅栅宽W，而且有一定的抗辐照特性。结构二在分割区引入多晶硅栅(金属栅)，抑制源漏间寄生漏电沟道，有较强的抗辐照性能。结构三只分割源/漏极，形成一种有抗辐照特性的电流镜，这种电流镜也可用在无辐照的环境中。分割后的结构可抑制源漏间寄生漏电沟道，具有抗辐照特性，且易与传统MOSFET工艺兼容。
文档编号H01L29/423GK102832250SQ20121034140
公开日2012年12月19日 申请日期2012年9月14日 优先权日2012年9月14日
发明者王向展, 王凯, 李念龙, 于文华, 于奇 申请人:电子科技大学