抑制pmos器件工艺中栅极多晶硅耗尽的方法
【专利摘要】本发明公开了一种抑制PMOS器件工艺中栅极多晶硅耗尽的方法，包括步骤：在栅极多晶硅中注入硼离子；在栅极多晶硅表面进行氮离子注入；在栅极多晶硅的表面形成钨硅层。本发明通过在PMOS器件的栅极多晶硅硼注入之后，再进行氮离子注入，能在栅极多晶硅表面形成一层致密的氮化膜，氮化膜能够阻止硼向栅极多晶硅的表面扩散，能够降低在后续热过程中促使硼渗透到钨硅层中的风险，从而能有效抑制PMOS器件工艺中硼穿透到WSI层中而引起的栅极多晶硅耗尽现象的发生，使PMOS器件的阈值电压稳定。
【专利说明】抑制PMOS器件工艺中栅极多晶硅耗尽的方法
【技术领域】
[0001]本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种抑制PMOS工艺中栅极多晶娃耗尽(Poly Depletion Effects)的方法。
【背景技术】
[0002]现有工艺中，为了方便于NMOS器件集成，PMOS器件的栅极多晶硅采用和NMOS器件的栅极多晶硅相同的掺杂条件，即都为N型掺杂且都要求重掺杂，PMOS器件的栅极多晶娃N型掺杂后,必须在沟道区形成一 P型埋沟(buried channel)才能解决N型栅极多晶娃造成的阈值电压(Vt)较高的问题，P型埋沟的引入又会产生较大的漏电流问题。为了解决现有PMOS器件的埋沟引起的较高的Vt和较大的漏电流的问题，现有技术中采用P型硼杂质来对PMOS器件的栅极多晶硅进行P型掺杂并且为重掺杂，即NMOS器件的栅极多晶硅形成N型掺杂的结构、PMOS器件的栅极多晶硅形成P型掺杂的结构，这样才能降低PMOS器件的P型栅极多晶硅和硅衬底上的沟道区之间的接触势，能达到降低PMOS器件的阈值电压和漏电的作用。但是由于NMOS器件和PMOS器件要集成在一起，故要保证NMOS器件的栅极和PMOS器件的栅极能够实现良好的接触，由于P型栅极多晶硅和N型栅极多晶硅之间存在接触问题，所以现有技术中采用在P型栅极多晶硅和N型栅极多晶硅上都分别形成钨硅层(WSI，Tungsten Polycide)来实现NMOS器件的栅极和PMOS器件的栅极的良好的接触连接。
[0003]PMOS器件的栅极多晶硅采用硼掺杂以及形成钨硅层后，由于硼在钨硅层与多晶硅中溶解度大致为100:1，这样容易受后续热处理的影响，导致硼穿越钨硅层和栅极多晶硅的界面，进入到钨硅层中并在钨硅层中聚积，即最后会产生PMOS器件的栅极多晶硅耗尽(Poly Depletion Effects),从而造成PMOS器件的阈值电压漂移。如图1所示,在娃衬底101上形成有栅氧化层102，以及栅极多晶硅层103和钨硅层104，其中栅极多晶硅层103中注入有P型硼杂质，该结构在进行后续热处理后，由于硼的在钨硅层104中的溶解度更大，故硼杂质会穿透到钨硅层104中，栅极多晶硅层103的硼杂质会大大减少，这样就会是最后形成的PMOS器件的阈值电压漂移。
[0004]为了克服上述硼穿透到钨硅层中的情况发生，如图2所示，现有一种工艺方法是在栅极多晶硅层103进行硼掺杂后，在栅极多晶硅层103的表面形成一层钛和氮化钛(Ti/TiN)的阻挡层105，再在阻挡层105上形成钨硅层104，其中在钨硅层104上的氮化硅层106为隔离保护层。即现有方法利用阻挡层105来阻止栅极多晶硅103中的硼杂质在加热后向钨硅层104中渗透聚集。虽然上述方法能够抑制栅极多晶硅耗尽发生，但是新引入的钛很容易在后续的栅极多晶娃的再氧化(Re-oxidation)工艺被氧化而发生膨胀,最后造成球形凸起(pilling)，这会对栅极结构的形貌影响很大，不利于器件的性能稳定。同时，钛的引入，也对工艺线上的产品存在金属离子污染的风险。
【发明内容】
[0005]本发明所要解决的技术问题是提供一种抑制PMOS器件工艺中栅极多晶硅耗尽的方法，能抑制PMOS器件的栅极多晶硅中的硼穿透到钨硅层中，使PMOS器件的阈值电压稳定。
[0006]为解决上述技术问题，本发明提供的抑制PMOS器件工艺中栅极多晶硅耗尽的方法包括如下步骤:
[0007]步骤一、在硅衬底上形成栅极多晶硅后，在所述栅极多晶硅中注入硼离子，使所述栅极多晶硅呈P型掺杂结构。
[0008]步骤二、在硼离子注入之后，在所述栅极多晶硅表面进行氮离子注入，在所述栅极多晶娃表面形成一层氮化膜。
[0009]步骤三、在氮离子注入后的所述栅极多晶硅的表面形成钨硅层，由所述钨硅层和所述栅极多晶硅组成所述PMOS器件的栅极。
[0010]进一步的改进是，步骤一中的注入硼离子的能量为3KeV?8Kev，注入剂量为lE15cm2 ?lE16cm2。
[0011]进一步的改进是，步骤二中的注入氮离子的能量为5KeV?20KeV，注入剂量为5E14cm2 ?4E15cm2。
[0012]本发明方法通过在PMOS器件的栅极多晶硅硼注入之后，再进行氮离子注入，能在栅极多晶硅表面形成一层致密的氮化膜，该氮化膜能够阻止硼向栅极多晶硅的表面扩散，能够降低在后续热过程中促使硼渗透到钨硅层中的风险，从而能有效抑制PMOS器件工艺中硼穿透到WSI层中而引起的栅极多晶硅耗尽现象的发生，使PMOS器件的阈值电压稳定。
【专利附图】
【附图说明】
[0013]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0014]图1是现有PMOS器件带有钨硅层和多晶硅层的栅极结构；
[0015]图2是现有PMOS器件带有钨硅层、阻挡层和多晶硅层的栅极结构；
[0016]图3是本发明实施例方法的流程图；
[0017]图4A-图4C是本发明实施例方法各步骤中器件结构图。
【具体实施方式】
[0018]如图3所示，是本发明实施例方法的流程图；本发明实施例抑制PMOS器件工艺中栅极多晶硅耗尽的方法包括如下步骤:
[0019]步骤一、如图4A所示，在硅衬底I上依次形成栅介质层2和栅极多晶硅3，其中栅介质层I能为一氧化层。在形成栅极多晶硅3后，在PMOS器件形成区域的所述栅极多晶硅3中注入硼离子，注入硼离子的能量为3KeV?8Kev，注入剂量为lE15cm_2?lE16cm_2，使所述PMOS器件形成区域的所述栅极多晶硅3呈P型掺杂结构。
[0020]步骤二、如图4A所示，在硼离子注入之后在所述PMOS器件形成区域的所述栅极多晶硅3表面进行氮离子注入，注入氮离子的能量为5KeV?20KeV，注入剂量为5E14cm_2?4E15cm_2。如图4B所示，氮离子注入之后，在所述栅极多晶硅3表面形成一层致密的氮化膜
3a ο
[0021]步骤三、如图4C所示，在所述栅极多晶硅3的表面形成钨硅层4，对所述钨硅层4和所述栅极多晶硅3进行光刻刻蚀，由光刻刻蚀后的位于所述PMOS器件形成区域的所述钨硅层4和所述栅极多晶硅3的叠成组成所述PMOS器件的栅极。其中由于所述栅极多晶硅3表面形成有氮化膜3a，该氮化膜3a能够降低硼掺杂原子的扩散速率，阻止硼向栅极多晶硅3的表面扩散，能够降低在后续热过程中促使硼渗透到钨硅层中的风险，从而能有效抑制PMOS器件工艺中栅极多晶硅3耗尽的发生，使PMOS器件的阈值电压稳定。
[0022]之后在PMOS器件的栅极的侧面形成侧墙，并在所述栅极两侧的所述硅衬底I中形成PMOS器件的源漏区。
[0023]PMOS器件一般和NMOS器件集成在一起形成，在形成NMOS器件的区域中，NMOS器件的栅极多晶硅采用N型掺杂，在栅极多晶硅上也形成有钨硅层。PMOS器件和NMOS器件集成在一起时，通过钨硅层实现器件之间的栅极的连接。
[0024]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【权利要求】
1.一种抑制PMOS器件工艺中栅极多晶硅耗尽的方法，其特征在于，包括如下步骤: 步骤一、在硅衬底上形成栅极多晶硅后，在所述栅极多晶硅中注入硼离子，使所述栅极多晶硅呈P型掺杂结构； 步骤二、在硼离子注入之后，在所述栅极多晶硅表面进行氮离子注入，在所述栅极多晶娃表面形成一层氮化膜； 步骤三、在氮离子注入后的所述栅极多晶硅的表面形成钨硅层，由所述钨硅层和所述栅极多晶硅组成所述PMOS器件的栅极。
2.如权利要求1所述的抑制PMOS器件工艺中栅极多晶硅耗尽的方法，其特征在于:步骤一中的注入硼离子的能量为3KeV?8KeV，注入剂量为lE15cm_2?lE16cm_2。
3.如权利要求1所述的抑制PMOS器件工艺中栅极多晶硅耗尽的方法，其特征在于:步骤二中的注入氮离子的能量为5KeV?20KeV，注入剂量为5E14cnT2?4E15cnT2。
【文档编号】H01L21/336GK103681334SQ201210337223
【公开日】2014年3月26日 申请日期:2012年9月12日 优先权日:2012年9月12日
【发明者】陈瑜, 罗啸, 李喆 申请人:上海华虹宏力半导体制造有限公司