专利名称：穿衬底通孔尖端的聚合物后显现的利记博彩app
技术领域：
所揭示的实施例涉及电子装置，且更特定来说涉及具有穿衬底通孔的半导体裸片，所述穿衬底通孔包含突出的穿衬底通孔尖端。
背景技术：
如此项技术中已知，穿衬底通孔(本文称为TSV)在硅衬底的情况下通常称为穿硅通孔，其是从形成于半导体裸片的顶侧表面上的导电层级中的一者(例如，触点层级或生产线后端(BEOL)金属互连层级中的一者)到半导体裸片的底侧表面延伸半导体裸片的完整厚度的垂直电连接。此半导体裸片在本文称为“TSV裸片”。垂直电路径在长度上相对于常规的线接合技术显著缩短，大体上导致显著更快的装置操作。在一个布置中，TSV在TSV裸片的底侧上作为突出的TSV尖端而终止，例如从底侧衬底(例如，硅)表面突出5 μ m到15 μ m的距离。为了形成突出的尖端，TSV裸片通常使用大体上包含背研磨的工艺以晶片形式薄化，同时接合到载体晶片以暴露TSV且形成尖端，例如达到25 μ m到100 μ m的裸片厚度。TSV裸片可面朝上或面朝下接合，且可从其两个侧面进行接合以实现堆叠裸片装置的形成。用以形成具有突出的TSV尖端的TSV裸片的处理包含使TSV尖端的芯金属显现以允许对其的接合。在某些TSV尖端显现整合方案期间，衬底(例如，硅晶片)的底侧和TSV芯金属例如通过化学机械抛光/平面化(CMP)或研磨而同时暴露，这可导致晶片的底侧上的芯金属污染。如果例如在热压缩(TC)接合期间例如铜等芯金属扩散到裸片的顶侧上的结区域中，那么可导致装置泄漏。
发明内容
所揭示的实施例包含形成具有多个穿衬底通孔(TSV)裸片(“TSV裸片”)的半导体晶片的方法，所述TSV裸片包含从裸片的底侧突出的TSV尖端。此些方法在聚合物或聚合物前体的层形成于衬底(例如，晶片)的底侧上之后使TSV尖端的顶部上的芯金属(例如，Cu)显现。在此说明书中的下文中，术语“聚合物”将指代聚合物和聚合物前体两者。 所揭示的实施例认识到，在显现步骤期间在衬底(例如，硅)上具有聚合物或聚合物前体的层阻止了在显现期间从TSV尖端移除的芯金属直接接触衬底表面，且聚合物层有效地阻挡芯金属离子(例如，Cu离子)进入衬底的扩散。因此，即使组装处理可包含显著加热(例如，TC接合，例如约250°C到280°C历时短暂时期)，也阻止例如铜等芯金属扩散到裸片的顶侧上的结区域中，所述扩散原本可导致增加的结泄漏。所揭示的实施例包含例如使用旋涂或层压过程在半导体裸片的底侧上形成聚合物层以涂覆在突出的TSV尖端上。随后执行湿式剥离或CMP以从TSV尖端移除聚合物。使用CMP来从TSV尖端的顶部上移除包括电介质衬料的TSV衬料以及任选的扩散势垒层以使芯金属显现。
图1是展示根据所揭示实施例的形成具有多个TSV的TSV裸片的实例方法中的步骤的流程图。图2A到2E展示根据实例实施例的连续横截面描绘，其对应于制造TSV裸片的实例方法中的步骤。图3A和3B展示根据实例实施例的连续横截面描绘，其对应于制造TSV裸片的另一实例方法中的步骤。图4是根据实例实施例的实例TSV裸片的简化横截面描绘，所述裸片具有从衬底的底侧突出的TSV尖端以及在TSV尖端之间的聚合物层，其中所述聚合物相对于TSV尖端的内部金属芯顶部大体上齐平。
具体实施例方式参考附图描述实例实施例，其中相同参考标号用以指定相似或等效元件。动作或事件的所说明排序不应视为限制性的，因为某些动作或事件可以与其它动作或事件不同的次序发生和/或与其它动作或事件同时发生。此外，可能不需要某些所说明动作或事件来实施根据本发明的方法。图1是展示根据所揭示实施例的形成具有多个TSV的TSV裸片的实例方法100中的步骤的流程图，所述TSV例如为硅衬底情况下的穿硅通孔。步骤101包括在具有包含有源电路的顶侧以及多个TSV的衬底(例如，晶片)的底侧上形成聚合物层。所述聚合物可包括多种耐受相对高温度(例如，耐受至少250°c历时短暂时期)的聚合物，例如苯并环丁烯(BCB)、聚苯并噁唑(PBO)、聚对二甲苯或聚酰亚胺(PI)。形成步骤可包括旋涂过程。大体上也可使用层压。一些聚合物也可通过化学气相沉积(CVD)来沉积，例如聚对苯聚合物(聚对二甲苯)。TSV具有包括至少一电介质衬料的衬料，以及延伸到从底侧向外突出的TSV尖端的内部金属芯。聚合物层和衬料覆盖TSV尖端，且聚合物层还处在底侧上所述多个TSV尖端之间的场区中。步骤102包括移除TSV尖端上的聚合物和衬料以使金属芯显现。在一个实施例中，所述内部金属芯包括铜，且衬料包括例如氧化硅等电介质衬料以及例如TaN等扩散势垒。所述移除可包括施加于衬底的底侧的CMP。在可固化聚合物的情况下，固化可在CMP处理之前或之后发生。虽然本文未大体上描述，但用以移除源自TSV尖端的内部金属芯的金属的任选清洁可与CMP过程一起在原位完成，或者可为独立的CMP后过程。在第一实施例(参见下文描述的图2A到2E)中，移除包括包含CMP浆料的CMP过程，所述CMP浆料提供对电介质衬料和内部金属芯的移除速率比对聚合物更快的移除速率。在此实施例中，湿式剥离过程在CMP步骤之前从TSV尖端移除聚合物足以暴露内部金属芯。在第二实施例(参见下文描述的图3A到3B)中，CMP过程包含第一 CMP步骤，其包含第一 CMP衆料,所述第一 CMP衆料提供移除电介质衬料和内部金属芯相对于移除聚合物或聚合物前体的第一移除速率比(选择性)；以及第二 CMP步骤，其包含第二 CMP浆料，所述第二 CMP浆料提供移除电介质衬料和内部金属芯相对于移除聚合物或聚合物前体的第二移除速率比(选择性)。第一移除速率比小于第二移除速率比。第一 CMP步骤因此提供相对较小的TSV/聚合物移除速率比；而第二 CMP步骤提供相对较高的TSV/聚合物移除比。第二实施例避免了对针对第一实施例揭示的外部聚合物湿式剥离过程的需要，但涉及从TSV尖端的顶部移除聚合物的额外CMP步骤。步骤103包括在TSV尖端上形成金属盖的任选步骤，所述金属盖包括至少一个金属层，所述金属层包含不在内部金属芯中的金属。用于金属盖的金属层不包括可以无电镀方式或电解方式沉积(即，电镀)在突出的TSV尖端的远端部分上的焊料。第一金属层形成与TSV尖端的内部金属芯的至少最顶部表面的电接触。第一金属层可大体上为I μ m到8 μ m厚。第一金属层可提供金属间化合物(IMC)块。第一金属层可包括例如包含N1、Pd、T1、Au、Co、Cr、Rh、NiP, NiB, CoffP或CoP的材料。在一个特定实施例中，第一金属层可包括3 μ m到8 μ m厚的电镀Cu层。在一个实施例中，内部金属芯包括铜，且TSV尖端包含金属盖，所述金属盖包含T1、N1、Pd和Au中的至少一 者。金属盖可包含不包括焊料的第二金属层，其不同于第一金属层上的第一金属层。第一金属层和第二金属层的组合厚度可为Iym到10 μ m。一个金属盖布置包括Ni/Au。图2A到2E展示根据实例实施例的连续横截面描绘，其对应于基于上述方法100的第一实施例的制造TSV裸片的实例方法中的步骤。相应图式的左侧和右侧既定展示晶片内过程变化。图2A展示具有多个嵌入式TSV 276的衬底(例如，晶片)205，其具有顶侧207且在例如使用基于载体晶片的薄化过程进行底侧晶片薄化之后具有底侧210，所述薄化例如从约500 μ m到750 μ m的初始(预薄化)厚度薄化到例如60 μ m到80 μ m的厚度。嵌入式TSV 276的远端与底侧210之间的距离展示为具有跨越衬底205的范围，例如如图2A中所不的由最大距尚281和最小距尚282指不的±2. 5 μ m变化。顶侧207包含有源电路(参见图4中所示的有源电路209)。嵌入式TSV 276展示为包含包括电介质衬料(或电介质套筒)221的衬料以及扩散势垒层222，其中内部金属芯220在扩散势垒层222内。TSV大体上耦合到顶侧207上的触点层级或生产线后端(BEOL)金属层(例如，M1、M2等)中的一者。在一个实施例中，TSV直径彡12 μ m，例如在一个特定实施例中为4 μ m到10 μ m。在一个实施例中，内部金属芯220可包括铜。其它导电材料可用于内部金属芯220。电介质衬料可包括例如氧化硅、氮化硅、磷掺杂的硅酸盐玻璃(PSG)、氧氮化硅或某些化学气相沉积(CVD)聚合物(例如，聚对二甲苯)等材料。电介质衬料通常为0.2μπι到5 μ m 厚。在铜和某些其它金属用于内部金属芯220的情况下，通常添加例如难熔金属或难熔金属氮化物等扩散势垒层222且沉积在电介质衬料221上。举例来说，扩散势垒层可包含包括Ta、W、Mo、T1、TiW、TiN、TaN、WN、TiSiN或TaSiN的材料，其可通过物理气相沉积(PVD)或CVD来沉积。扩散势垒层222通常为10() A3 IhOO U 。图2B展示在衬底(例如，硅)蚀刻以形成TSV尖端217之后的衬底(晶片)205，所述TSV尖端217从衬底205的底侧210突出。在一个实施例中，从衬底的底侧210测得的突出TSV尖端217的中值长度是从2 μ m到15 μ m。TSV尖端217展示为具有跨越衬底(例如，晶片)205的长度范围，例如±2. 5 μ m变化。
图2C展示在涂覆聚合物或聚合物前体层231之后的衬底(晶片)205，所述涂覆对应于方法100中的步骤101。在一个实施例中，使用旋涂过程。可见，层231涂覆形成平面的(平坦的)顶部。为了改善厚度均匀性，层231的厚度经选择以覆盖TSV尖端217中的最高者，例如当最高TSV尖端的长度为约7μπι时8μπι到IOym的涂覆厚度。图2D展示在显影(纯基于溶液的移除过程)以移除聚合物或聚合物前体层231的一部分之后的衬底(晶片)205。显影过程经选择以在底侧210上TSV尖端217之间的场区上保持一些聚合物层231。在一个特定实施例中，显影过程移除约6μπι的聚合物或聚合物前体层231。用于可交联聚合物的固化(交联)过程可跟随在显影步骤之后。图2Ε展示在对应于方法100中的步骤102的CMP处理之后的衬底(晶片)205，所述CMP针对电介质衬料221、扩散势垒层222和通常内部金属芯220的移除相对于针对聚合物或聚合物前体层231的移除速率来说提供大体上更高的移除速率。此CMP过程移除TSV尖端217的顶部上的衬料221/222以使金属芯220显现。CMP过程的选择性经选择以便将如图2Ε中所示的TSV尖端217的长度变化减少到例如< ± I μ m，且保留TSV尖端217之间的场区上方的一些聚合物层231。·场区上方的聚合物层231的厚度可为I μ m到3 μ m。因此，沉积在TSV尖端之间的场区中的来自内部金属芯220的暴露的任何金属是在所述场区上方的聚合物层231上,而不是直接在衬底205上。如上所述，已发现聚合物层231有效地阻挡内部金属芯220的扩散，且因此阻止来自内部金属芯220的金属到达衬底(例如，硅)。图3A到3B展示根据实例实施例的连续横截面描绘，其对应于基于上述方法100的第二实施例的制造TSV裸片的实例方法中的步骤。第二实施例包含对应于图2A到2B的处理。图3A展示在涂覆聚合物或聚合物前体层231之后的衬底(晶片)205，所述涂覆对应于方法100中的步骤101。不同于相对于图2A到2E描述的第一实施例，聚合物层231有意地不够厚而无法在最高TSV尖端上形成平面的顶部表面。将聚合物层231涂覆到近似等于最矮TSV尖端的突出量的厚度。在可固化聚合物的情况下，固化可在涂覆之后发生。在一个实施例中，聚合物层231的厚度为3μπι到5μπι。用于第二实施例的TSV内部金属芯显现过程可包括2步骤CMP。第一 CMP步骤可包括使用浆料的CMP，所述浆料提供移除电介质衬料和内部金属芯相对于移除聚合物或聚合物前体较慢的第一移除速率比(选择性)。第一 CMP步骤从TSV尖端区移除聚合物。第二 CMP步骤可使用包含第二 CMP浆料的CMP过程，所述第二 CMP浆料提供移除电介质衬料和内部金属芯相对于移除聚合物或聚合物前体大体上较快的第二移除速率比(选择性)。第一移除速率比大体上小于第二移除速率比。第二 CMP步骤可移除一些聚合物或聚合物前体，但通常至少I μ m到3 μ m的聚合物在CMP之后保留在底侧210上。如上所述，对于第一实施例，如图2E所示，在TSV尖端的显现之后跨越晶片的TSV尖端217的长度变化大体上< ±1μπι。相比之下，对于第二实施例，如图3Β所示，在TSV尖端的显现之后跨越晶片的TSV尖端217的长度变化将大体上略微更多，例如< ±2 μ m。所揭示实施例的优点包含与已知的TSV尖端显现过程相比的显著的成本和循环时间益处。旋涂聚合物和任选的回显影的使用显著地不如针对氧化物/氮化物的化学气相沉积(CVD)昂贵，且也是较快的过程。聚合物旋涂、显影和固化(如果适用)大体上容易可用于执行凸块组装的工厂中。聚合物的形成温度与基于CVD的无机电介质相比也可减少，例如从CVD的至少220°C到190°C或更低，其可改善可使用的临时粘合剂的裕量。优于无机底侧电介质钝化的另一优点是具有涂覆有相同/相似聚合物钝化材料的两个裸片接合表面，所述聚合物钝化材料适合用于底填料，其随后可经工程化以粘合到聚合材料。聚合物材料还大体上提供与接合裸片之间的无机电介质(例如，氧化硅或氮化硅)相比更好的应力缓冲。图4是根据实例实施例的实例穿衬底通孔(TSV)裸片400的简化横截面描绘，裸片400具有包含从衬底205的底侧210突出的TSV尖端217的TSV 216，以及在其上具有金属盖240的TSV尖端之间的场区中的聚合物层231。虽然金属盖240展示为无电镀金属盖，但金属盖也可为电镀的。
可见，聚合物层231相对于内部金属芯220的顶部在TSV远尖端末端217 (a)处大体上齐平。如本文使用，“大体上齐平”指代邻近于TSV 216的聚合物231的厚度近似等于从底侧210到远尖端末端217(a)的长度。聚合物231的厚度展示为以距TSV 216逐渐增加的距离而逐渐接近下部标称场厚度。如本文使用，“近似等于从底侧210到远尖端末端217(a)的长度”指代在2μπι的厚度内，例如在一个实施例中在Iym的厚度内。TSV裸片400对应于从上述方法的实践得到的TSV裸片，包含任选的金属盖形成过程。突出的TSV尖端217展示为在其远尖端末端217 (a)上具有任选的金属盖240。金属盖240的侧壁展示为240(a)。TSV裸片400包括衬底205，其包括包含有源电路209的顶侧207以及底侧210。TSV裸片400上的有源电路209经配置以提供例如IC电路功能，例如逻辑功能。所示的连接器208描绘顶侧207上的TSV 216到有源电路209之间的耦合。到有源电路209的连接是任选的，因为所述连接可简单地穿过衬底205而不连接到有源电路209，例如用于电源连接。TSV 216包括电介质套筒221和内部金属芯220，以及外部电介质套筒221与内部金属芯220之间的扩散势垒层222。TSV 216从顶侧207延伸到从衬底205的底侧210出现的突出的TSV尖端217。TSV尖端217包含其上具有外部电介质套筒221和扩散势垒层222的侧壁。举例来说，在一个特定实施例中，TSV尖端末端217(a)从TSV裸片400的底侧210向外延伸约5 μ m，金属盖240对TSV尖端217增加约5 μ m的高度，且聚合物层231厚度在从I μπι到4μηι厚的范围内。形成于具有半导体表面的衬底上的有源电路包括电路元件,所述电路元件可大体上包含晶体管、二极管、电容器和电阻器，以及互连各种电路元件以提供IC电路功能的信号线和其它电导体。如本文使用，“提供IC电路功能”指代来自IC的电路功能，所述IC例如可包含专用集成电路(ASIC)、数字信号处理器、射频芯片、存储器、微控制器和芯片上系统或其组合。所揭示的实施例可整合到多种工艺流程中以形成多种装置和相关产品。半导体衬底可包含其中的各种元件和/或其上的层。这些可包含势垒层、其它电介质层、装置结构、有源元件和无源元件，包含源极区、漏极区、位线、基极、发射极、集电极、导线、导电通孔等。而且，所揭示的实施例可用于多种半导体装置制造工艺中，包含双极、CMOS、BiCMOS和MEMS工艺。
本发明所属领域的技术人员将了解，在所主张发明的范围内，许多其它实施例和实施例变型是可能的，且在不脱离本发明范围的情况下可对所描述的实施例做出进 一步的添加、删除、替换和修改。
权利要求
1.一种形成半导体裸片的方法，其包括在具有包含有源电路的顶侧以及多个穿衬底通孔TSV的衬底的底侧上形成聚合物或所述聚合物的前体的层，所述TSV具有至少包括电介质衬料的衬料以及延伸到从所述底侧突出的TSV尖端的内部金属芯，其中所述聚合物或所述前体的所述层以及所述衬料覆盖所述多个TSV尖端，且所述聚合物或所述前体的所述层位于所述底侧上的所述多个TSV尖端之间，以及移除所述TSV尖端的顶部上的所述聚合物或所述前体以及所述衬料以使所述金属芯显现，其中在所述移除之后，所述聚合物或所述前体保留在所述底侧上所述TSV尖端之间。
2.根据权利要求1所述的方法，其中所述移除包括对所述衬底的所述底侧进行化学机械抛光CMP。
3.根据权利要求2所述的方法，其中所述形成包括形成所述聚合物或所述前体的平面层，且所述CMP包括使用包含CMP浆料的CMP过程，所述CMP浆料提供对所述衬料和所述内部金属芯的移除速率比对所述聚合物或所述聚合物的所述前体更快的移除速率。
4.根据权利要求2所述的方法，其中所述CMP包括第一 CMP步骤，其使用包含第一 CMP浆料的CMP过程，所述第一 CMP浆料提供移除所述衬料和所述内部金属芯相对于移除所述聚合物或所述聚合物的所述前体的第一移除速率比，以及第二 CMP步骤，其使用包含第二 CMP浆料的CMP过程，所述第二 CMP浆料提供移除所述衬料和所述内部金属芯相对于移除所述聚合物或所述聚合物的所述前体的第二移除速率比，其中所述第一移除速率比小于所述第二移除速率比。
5.根据权利要求1所述的方法，其中所述聚合物包括苯并环丁烯(BCB)、聚苯并噁唑 (PBO)、聚对二甲苯或聚酰亚胺(PI)。
6.根据权利要求1所述的方法，其中所述衬料进一步包括位于所述电介质衬料与所述内部金属芯之间的扩散势垒层。
7.根据权利要求1所述的方法，其中所述内部金属芯包括铜。
8.根据权利要求2所述的方法，其进一步包括在所述CMP之后使所述前体固化。
9.根据权利要求1所述的方法，其中所述形成包括旋涂过程。
10.根据权利要求1所述的方法，其中所述衬底包括硅，且所述多个TSV包括穿硅通孔。
11.一种穿衬底通孔TSV裸片，其包括衬底，其具有包含有源电路的顶侧和所述顶侧上的接合特征、底侧以及多个TSV，所述 TSV具有至少包括电介质衬料的衬料以及延伸到从所述底侧向外突出的TSV尖端的内部金属芯，以及聚合物，其在所述衬底的所述底侧上所述TSV尖端之间，但不在所述TSV尖端的内部金属芯顶部上以使所述金属芯显现，其中所述聚合物相对于所述TSV尖端的所述内部金属芯顶部大体上齐平。
12.根据权利要求11所述的TSV裸片，其中所述TSV尖端包含位于其上的金属盖，所述金属盖包括至少一个金属层，所述金属层包含不在所述内部金属芯中的金属。
13.根据权利要求12所述的TSV裸片，其中所述内部金属芯包括铜，且其中位于其上的所述金属盖包含钛、镍、钯和金中的至少一者。
14.根据权利要求11所述的TSV裸片，其中所述聚合物包括苯并环丁烯(BCB)、聚苯并噁唑(PBO)、聚对二甲苯或聚酰亚胺(PI)。
15.根据权利要求11所述的TSV裸片，其中所述衬料进一步包括位于所述电介质衬料与所述内部金属芯之间的扩散势垒层。
16.根据权利要求11所述的TSV裸片，其中所述衬底包括硅，且所述多个TSV包括穿硅通孔。
全文摘要
一种形成半导体裸片的方法包含在具有包含有源电路的顶侧以及底侧以及多个穿衬底通孔TSV的衬底的底侧上形成聚合物或所述聚合物的前体的层。所述TSV具有至少包含电介质衬料的衬料以及延伸到从所述底侧突出的TSV尖端的内部金属芯。所述聚合物或前体的层以及衬料覆盖所述多个TSV尖端，且所述聚合物或前体的层位于所述底侧上的所述TSV尖端之间。从所述TSV尖端的顶部上移除所述聚合物或前体以及所述衬料以使所述内部金属芯显现。
文档编号H01L21/768GK103000573SQ201210333659
公开日2013年3月27日 申请日期2012年9月10日 优先权日2011年9月9日
发明者杰弗里·E·布赖顿, 杰弗里·A·韦斯特, 拉杰什·蒂瓦里 申请人:德州仪器公司