一种具有底部隔离电荷补偿结构半导体晶片及其制备方法
【专利摘要】本发明公开了一种具有底部隔离电荷补偿结构半导体晶片，在半导体漂移层中引入条状多晶半导体材料，通过多晶半导体材料表面通过绝缘材料层进行隔离，简化了电荷补偿结构半导体晶片的制作难度，本发明的半导体晶片可应用制造功率MOS半导体器件；本发明还提供了一种具有电荷补偿结构半导体晶片的制备方法。
【专利说明】 一种具有底部隔离电荷补偿结构半导体晶片及其制备方法
【技术领域】
[0001]本发明涉及到一种具有底部隔离电荷补偿结构半导体晶片，本发明还涉及一种具有底部隔离电荷补偿结构半导体晶片的制备方法。
【背景技术】
[0002]能实现高耐压和低导通电阻的半导体晶片结构为呈现柱状的P型半导体和N型半导体区域交替并排设置的结构，柱状的P型半导体和N型半导体垂直于晶片表面。通过将P型半导体和N型半导体的杂质浓度和宽度设定为希望值,在施加反向压降时能够实现高耐压。此种结构称作电荷补偿结构。
[0003]已知的电荷补偿结构半导体晶片结构和制造方法如下:
[0004]第一种，淀积一定厚度的N型外延层，设置掩模版注入P型杂质，退火形成P型导电层。然后反复重复上述工艺流程，形成交替配置P型半导体和N型半导体区域。此种电荷补偿结构的半导体晶片制作工艺繁琐，需要7次左右的光刻注入退火工艺，并且PN结面呈现波形，影响晶片的反向耐压特性。
[0005]第二种，通过在N型外延层中形成多个沟槽，进行P型杂质的倾斜离子注入退火从而设置P型柱状半导体区域，然后在P型柱状半导体区域之间埋入绝缘介质，得到超结结构。此种超结结构的半导体晶片注入工艺控制难度较大，易在垂直方向上形成不均匀的P型杂质浓度分布，从而影响到晶片耐压特性。
[0006]第三种，进行N型外延层形成，刻蚀形成沟槽，然后进行P型外延层形成，刻蚀形成沟槽，再进行N型外延层形成，刻蚀形成沟槽，最后在沟槽内填充绝缘介质。此种电荷补偿结构的半导体晶片的制作工艺需要较多次各向异性干法刻蚀工艺来控制柱状的P型半导体和N型半导体区域分布，易影响柱状半导体结构形状，从而影响晶片耐压特性和可靠性。
【发明内容】
[0007]本发明针对上述问题提出，提供一种具有底部隔离电荷补偿结构半导体晶片及其制备方法，可应用于制造功率MOS半导体器件。
[0008]一种具有底部隔离电荷补偿结构半导体晶片，其特征在于:包括:衬底层，为第一导电类型半导体材料；漂移层，为第一导电类型半导体材料，位于衬底层之上；多个沟槽，位于漂移层中，沟槽内下部内壁表面设置有绝缘材料层，沟槽内下部填充多晶第二导电类型半导体材料，沟槽内上部填充第二导电类型半导体材料。
[0009]一种具有底部隔离电荷补偿结构半导体晶片的制备方法，其特征在于:包括如下步骤:在衬底层表面形成第一导电类型半导体材料外延层；在外延层中形成多个沟槽；在沟槽内壁形成绝缘材料层，在沟槽内淀积多晶第二导电类型半导体材料，然后反刻蚀多晶第二导电类型半导体材料和绝缘材料；在沟槽内上部形成第二导电类型半导体材料，对表面进行平整化处理。
[0010]本发明的一种具有底部隔离电荷补偿结构半导体晶片，在半导体漂移层中引入条 状多晶半导体材料，简化了电荷补偿结构半导体晶片的制作难度。
【专利附图】
【附图说明】
[0011]图1为本发明的一种具有底部隔离电荷补偿结构半导体晶片的第一种剖面示意图；
[0012]图2为本发明的一种具有底部隔离电荷补偿结构半导体晶片的第二种剖面示意图；
[0013]图3为应用本发明的一种具有底部隔离电荷补偿结构半导体晶片制造功率MOS器件的第一种剖面示意图；
[0014]图4为应用本发明的一种具有底部隔离电荷补偿结构半导体晶片制造功率MOS器件的第二种剖面示意图；
[0015]图5为应用本发明的一种具有底部隔离电荷补偿结构半导体晶片制造功率MOS器件的第三种剖面示意图；
[0016]图6为应用本发明的一种具有底部隔离电荷补偿结构半导体晶片制造功率MOS器件的第四种剖面示意图。
[0017]其中，1、衬底层；2、N型半导体硅材料；3、P型半导体硅材料；4、P型多晶半导体硅材料；5、二氧化硅；6、栅电极；7、体区；8、源区。
[0018]
【具体实施方式】
[0019]实施例1
[0020]图1为本发明的一种具有底部隔离电荷补偿结构半导体晶片的第一种剖面示意图，下面结合图1详细说明本发明的半导体装置。
[0021]一种电荷补偿结构半导体晶片，包括:衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为lE20cnT3 ；N型半导体娃材料2,位于衬底层I之上,为N传导类型的半导体硅材料，厚度为40 u m,磷原子的掺杂浓度为lE16cm_3 ;P型多晶半导体硅材料4，位于沟槽内下部，为P传导类型的多晶半导体娃材料，宽度为2iim,水平间距为2iim,高度为30iim,硼原子的掺杂浓度为lE16cm_3 #型半导体硅材料3，位于沟槽内上部，为P传导类型的单晶半导体娃材料,宽度为2 ii m,水平间距为2 ii m,高度为8 y m,硼原子的掺杂浓度为lE16cnT3 ;二氧化硅2，位于沟槽内下部内壁，厚度为0.2 y m。
[0022]其制作工艺包括如下步骤:
[0023]第一步，在衬底层I表面生长磷原子掺杂外延层，形成N型半导体硅材料2，然后进行淀积氮化硅层，通过光刻腐蚀工艺去除表面部分氮化硅层；
[0024]第二步，通过各向异性干法刻蚀工艺，在N型半导体硅材料2中形成多个沟槽；
[0025]第三步，在沟槽内壁通过热氧化工艺形成二氧化硅2，然后在沟槽内淀积P型多晶半导体硅材料4，反刻蚀P型多晶半导体硅材料4和二氧化硅2 ；
[0026]第四步，在沟槽内通过定向外延生长形成P型半导体硅材料3，对表面进行平整化处理，如图1所示。
[0027]实施例2[0028]图2为本发明的一种具有底部隔离电荷补偿结构半导体晶片的第二种剖面示意图，下面结合图2详细说明本发明的半导体装置。
[0029]一种电荷补偿结构半导体晶片，包括:衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为lE20cnT3 ;N型半导体娃材料2,位于衬底层I之上,为N传导类型的半导体硅材料，厚度为40 u m,磷原子的掺杂浓度为lE16cm_3 ；P型多晶半导体硅材料4，位于位于沟槽内下部，为P传导类型的多晶半导体硅材料，宽度为2 u m,水平间距为2 u m,高度为28 u m,硼原子的掺杂浓度为lE16cm_3 ；P型半导体硅材料3，位于沟槽内上部，为P传导类型的单晶半导体娃材料，宽度为2iim,水平间距为2iim,高度为10 y m,硼原子的掺杂浓度为lE16cnT3 ;二氧化硅2，位于沟槽内下部内壁，厚度为0.2 y m。
[0030]其制作工艺包括如下步骤:
[0031 ] 第一步，在衬底层I表面生长磷原子掺杂外延层，形成N型半导体硅材料2，然后进行淀积氮化硅层，通过光刻腐蚀工艺去除表面部分氮化硅层；
[0032]第二步，通过各向异性干法刻蚀工艺，在N型半导体硅材料2中形成多个沟槽；
[0033]第三步，在沟槽内壁通过热氧化工艺形成二氧化硅2，然后在沟槽内淀积P型多晶半导体硅材料4，反刻蚀P型多晶半导体硅材料4和二氧化硅2，再次刻蚀P型多晶半导体硅材料4 ；
[0034]第四步，在沟槽内通过外延生长形成P型半导体硅材料3，对表面进行平整化处理，如图2所示。
[0035]实施例3
[0036]图3为应用本发明的一种底部隔离电荷补偿结构半导体晶片制造功率MOS器件的第一种剖面示意图，下面结合图3详细说明本发明的半导体装置。
[0037]—种电荷补偿结构功率MOS器件,包括:衬底层I,为N导电类型半导体娃材料，磷原子的掺杂浓度为lE20cnT3 ；N型半导体娃材料2,位于衬底层I之上，为N传导类型的半导体硅材料，厚度为40 iim，磷原子的掺杂浓度为lE16cm_3 ;P型多晶半导体硅材料4，位于沟槽内下部，为P传导类型的多晶半导体硅材料，宽度为2 u m,水平间距为2 u m,高度为28 u m,硼原子的掺杂浓度为lE16cm_3 ；P型半导体硅材料3，位于沟槽内上部，为P传导类型的单晶半导体娃材料，宽度为2iim,水平间距为2iim,高度为10 y m,硼原子的掺杂浓度为lE16cm_3 ;二氧化娃2,位于沟槽内下部内壁和器件表面；栅电极6,为N型多晶半导体娃材料，位于器件二氧化硅2表面；体区7，为P型单晶半导体硅材料，位于器件表面；源区8，为N型单晶半导体硅材料，位于体区7中。
[0038]其制作工艺包括如下步骤:
[0039]第一步，在衬底层I表面生长磷原子掺杂外延层，形成N型半导体硅材料2，然后进行淀积氮化硅层，通过光刻腐蚀工艺去除表面部分氮化硅层；
[0040]第二步，通过各向异性干法刻蚀工艺，在N型半导体硅材料2中形成多个沟槽；[0041 ] 第三步，在沟槽内壁通过热氧化工艺形成二氧化硅2，然后在沟槽内淀积P型多晶半导体硅材料4，反刻蚀P型多晶半导体硅材料4和二氧化硅2，再次刻蚀P型多晶半导体硅材料4 ；
[0042]第四步，在沟槽内通过定向外延生长形成P型半导体硅材料3，对表面进行平整化处理；[0043]第五步，通过平面VDMOS工艺，在硅片表面形成栅电极6、体区7和源区8，如图3所示。
[0044]实施例4
[0045]图4为应用本发明的一种底部隔离电荷补偿结构半导体晶片制造功率MOS器件的第二种剖面示意图，下面结合图4详细说明本发明的半导体装置。
[0046]—种电荷补偿结构功率MOS器件,包括:衬底层1，为N导电类型半导体娃材料,磷原子的掺杂浓度为lE20cnT3 ；N型半导体娃材料2,位于衬底层I之上,为N传导类型的半导体硅材料，厚度为40 u m,磷原子的掺杂浓度为lE16cm_3 ;P型多晶半导体硅材料4，位于沟槽内下部，为P传导类型的多晶半导体娃材料，宽度为2iim,水平间距为2iim,高度为30 y m,硼原子的掺杂浓度为lE16cm_3 #型半导体硅材料3，位于沟槽内上部，为P传导类型的单晶半导体娃材料,宽度为2 u m,水平间距为2 ii m,高度为8 u m,硼原子的掺杂浓度为lE16cnT3 ；二氧化硅2，位于沟槽内下部内壁和器件表面第二沟槽内壁；栅电极6，为N型多晶半导体硅材料，位于器件表面第二沟槽内；体区7，为P型单晶半导体硅材料，位于器件表面；源区8，为N型单晶半导体硅材料，位于体区7中。
[0047]其制作工艺包括如下步骤:
[0048]第一步，在衬底层I表面生长磷原子掺杂外延层，形成N型半导体硅材料2，然后进行淀积氮化硅层，通过光刻腐蚀工艺去除表面部分氮化硅层；
[0049]第二步，通过各向异性干法刻蚀工艺，在N型半导体硅材料2中形成多个沟槽；
[0050]第三步，在沟槽内壁通过热氧化工艺形成二氧化硅2，然后在沟槽内淀积P型多晶半导体硅材料4，反刻蚀P型多晶半导体硅材料4和二氧化硅2 ；
[0051]第四步，在沟槽内通过定向外延生长形成P型半导体硅材料3，对表面进行平整化处理；
[0052]第五步，通过沟槽结构MOS工艺，在硅片表面形成第二沟槽、栅电极6、体区7和源区8,如图4所示。
[0053]实施例5
[0054]图5为应用本发明的一种底部隔离电荷补偿结构半导体晶片制造功率MOS器件的第三种剖面示意图，下面结合图5详细说明本发明的半导体装置。
[0055]一种电荷补偿结构功率MOS器件，包括:衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为lE20cnT3 ;N型半导体娃材料2,位于衬底层I之上,为N传导类型的半导体硅材料，厚度为40 iim，磷原子的掺杂浓度为lE16cm_3 ;P型多晶半导体硅材料4，位于沟槽内下部，为P传导类型的多晶半导体硅材料，宽度为2 u m,水平间距为2 u m,高度为28 u m,硼原子的掺杂浓度为lE16cm_3 ；P型半导体硅材料3，位于沟槽内上部，为P传导类型的单晶半导体娃材料，宽度为2iim,水平间距为2iim,高度为10 y m,硼原子的掺杂浓度为lE16cm_3;二氧化硅2，位于沟槽内下部内壁和上部内壁；栅电极6，为N型多晶半导体硅材料，位于沟槽上部；体区7，为P型单晶半导体硅材料，位于器件表面；源区8，为N型单晶半导体硅材料,位于体区7中。
[0056]其制作工艺包括如下步骤:
[0057]第一步，在衬底层I表面生长磷原子掺杂外延层，形成N型半导体硅材料2，然后进行淀积氮化硅层，通过光刻腐蚀工艺去除表面部分氮化硅层；[0058]第二步，通过各向异性干法刻蚀工艺，在N型半导体硅材料2中形成多个沟槽；
[0059]第三步，在沟槽内壁通过热氧化工艺形成二氧化硅2，然后在沟槽内淀积P型多晶半导体硅材料4，反刻蚀P型多晶半导体硅材料4和二氧化硅2形成沟槽，再次刻蚀P型多晶半导体娃材料4 ；
[0060]第四步，在沟槽内通过定向外延生长形成P型半导体硅材料3，反刻P型半导体硅材料3，形成栅电极6沟槽；
[0061]第五步，通过沟槽结构MOS工艺，在硅片表面形成栅电极6、体区7和源区8，如图5所示。
[0062]实施例6
[0063]图6为应用本发明的一种底部隔离电荷补偿结构半导体晶片制造功率MOS器件的第四种剖面示意图，下面结合图6详细说明本发明的半导体装置。
[0064]—种电荷补偿结构功率MOS器件,包括:衬底层1，为N导电类型半导体娃材料,磷原子的掺杂浓度为lE20cnT3 ；N型半导体娃材料2,位于衬底层I之上,为N传导类型的半导体硅材料，厚度为40 u m,磷原子的掺杂浓度为lE16cm_3 ;P型多晶半导体硅材料4，位于沟槽内下部，为P传导类型的多晶半导体娃材料，宽度为2iim,水平间距为2iim,高度为35 y m,硼原子的掺杂浓度为lE16cm_3;二氧化硅2，位于沟槽内下部内壁和上部内壁；栅电极6，为N型多晶半导体硅材料，位于沟槽上部；体区7，为P型单晶半导体硅材料，位于器件表面；源区8，为N型单晶半导体硅材料，位于体区7中。
[0065]其制作工艺包括如下步骤:
[0066]第一步，在衬底层I表面生长磷原子掺杂外延层，形成N型半导体硅材料2，然后进行淀积氮化硅层，通过光刻腐蚀工艺去除表面部分氮化硅层；
[0067]第二步，通过各向异性干法刻蚀工艺，在N型半导体硅材料2中形成多个沟槽；
[0068]第三步，在沟槽内壁通过热氧化工艺形成二氧化硅2，然后在沟槽内淀积P型多晶半导体硅材料4，反刻蚀P型多晶半导体硅材料4和二氧化硅2形成沟槽；
[0069]第四步，在沟槽内淀积P型多晶半导体硅材料4，反刻P型多晶半导体硅材料4，形成栅电极6沟槽；
[0070]第五步，通过沟槽结构MOS工艺，在硅片表面形成栅电极6、体区7和源区8，如图6所示。
[0071]通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
【权利要求】
1.一种具有底部隔离电荷补偿结构半导体晶片，其特征在于:包括: 衬底层，为半导体材料； 漂移层，为第一导电类型半导体材料，位于衬底层之上；多个 沟槽，位于漂移层中，沟槽内下部内壁表面设置有绝缘材料层，沟槽内下部填充多晶第二导电类型半导体材料，沟槽内上部填充第二导电类型半导体材料。
2.如权利要求1所述的半导体晶片，其特征在于:所述的衬底层杂质掺杂浓度大于等于 lE17cm3。
3.如权利要求1所述的半导体晶片，其特征在于:所述的漂移层第一导电类型半导体材料杂质掺杂浓度小于等于lE17cm_3。
4.如权利要求1所述的半导体晶片，其特征在于:所述的沟槽内第二导电类型半导体材料杂质掺杂浓度小于等于lE17cm_3。
5.如权利要求1所述的半导体晶片，其特征在于:所述的沟槽的高宽比大于等于5。
6.如权利要求1所述的半导体晶片，其特征在于:所述的沟槽内上部的第二导电类型半导体材料，可以为单晶第二导电类型半导体材料，也可以为多晶第二导电类型半导体材料。
7.如权利要求1所述的半导体晶片，其特征在于:所述的沟槽底部可以位于衬底层中。
8.如权利要求1所述的半导体晶片，其特征在于:所述的绝缘材料可以为二氧化硅。
9.如权利要求1所述的半导体晶片，其特征在于:所述的半导体晶片可应用制造功率MOS半导体器件。
10.如权利要求1所述的一种具有底部隔离电荷补偿结构半导体晶片的制备方法，其特征在于:包括如下步骤: 1)在衬底层表面形成第一导电类型半导体材料外延层； 2)在外延层中形成多个沟槽； 3)在沟槽内壁形成绝缘材料层，在沟槽内淀积多晶第二导电类型半导体材料，然后反刻蚀多晶第二导电类型半导体材料和绝缘材料； 4)在沟槽内上部形成第二导电类型半导体材料，对表面进行平整化处理。
【文档编号】H01L29/78GK103633137SQ201210298538
【公开日】2014年3月12日 申请日期:2012年8月21日 优先权日:2012年8月21日
【发明者】朱江 申请人:朱江