专利名称：一种利用离子注入及定点吸附工艺制备半导体材料的方法
技术领域：
本发明属于半导体领域，特别是涉及一种利用离子注入及定点吸附工艺制备半导 体材料的方法。
背景技术：
根据国际半导体产业发展蓝图(ITRS2009)的规划，集成电路已经逐步从微电子时代发展到了微纳米电子时代，现有的体硅材料和工艺正接近它们的物理极限，遇到了严峻的挑战。SOI已成为深亚微米的低压、低功耗集成电路的主流技术。SOI(Silicon-On-Insulator,绝缘衬底上的娃)技术是在顶层娃和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势。。从材料角度来说，我们需要从传统的单晶硅材料拓展到新一代硅基材料。SiGe材料由于其高迁移率和可以作为其他材料的虚拟衬底而受到广泛关注，目前制备低缺陷密度、高弛豫度的锗硅主要采用锗浓度梯度递增生长方法。但是通常几个微米的生长厚度，不但增加了生产成本，而且由于锗硅较差的热导性影响器件性能。通过离子注入技术可以制备高弛豫度、低缺陷密度的SiGe层。一般通过离子注入技术制备SiGe的工艺是直接在Si衬底上生长SiGe层，然后通过离子注入及退火工艺使所述SiGe层产生应变弛豫。但是，由于离子注入的深度对SiGe的弛豫度有较大的影响，只有在合理的注入深度范围内才能在保证低缺陷密度下得到高弛豫度的SiGe层，故对注入工艺的精度非常高，上述制备方法往往难以实现低缺陷密度、高弛豫度的SiGe的制备，而且也大大的增大了制备的难度和工艺成本。因此，提供一种能降低工艺难度且稳定制备低缺陷密度、高弛豫度的SiGe材料的方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种利用离子注入及定点吸附工艺制备半导体材料的方法，用于解决现有技术中通过离子注入工艺制备弛豫SiGe材料工艺不稳定而难以实现低缺陷密度、高弛豫度的SiGe的制备的问题。为实现上述目的及其他相关目的，本发明提供一种利用离子注入及定点吸附工艺制备半导体材料的方法，至少包括以下步骤I)提供第一 Si衬底，于所述Si衬底表面交替形成SixGei_x层及Si层，形成至少具有一个周期的SixGe1VSi超晶格结构，其中，0 ( x<l ；2)于所述SixGei_x/Si超晶格结构表面形成Si缓冲层，于所述Si缓冲层表面形成应变SizGei_z层，所述应变SizGei_z层的厚度小于其临界厚度，其中0 < z〈l ;
3)从所述应变SizGel-z层表面将H、He、Si、Ge、C或B离子注入至所述第一 Si衬底中，然后对上述结构进行快速退火，使所述应变SizGe1=层产生弛豫，以获得弛豫SizGe1=层。作为本发明的利用离子注入及定点吸附工艺制备半导体材料的方法的一个优选方案，所述方法还包括步骤4)提供表面具有氧化层的第二 Si衬底，并键合所述氧化层及所述弛豫SizGei_z层；5)去除所述第一 Si衬底、SixGe1VSi超晶格结构及Si缓冲层，以完成绝缘体上弛豫娃锗材料的制备。在上述方案的步骤5)中，先采用智能剥离技术从所述第一 Si衬底中剥离所述第一 Si衬底，然后采用选择性腐蚀法或者化学机械抛光法去除剩余的第一 Si衬底、SixGeh/Si超晶格结构及Si缓冲层，以完成绝缘体上弛豫硅锗材料的制备。作为本发明的利用离子注入及定点吸附工艺制备半导体材料的方法的一个优选方案，所述方法还包括步骤4)于所述弛豫SizGe1=层表面形成应变Si层，且所述应变Si 层的厚度小于其临界厚度；5)提供表面具有氧化层的第二 Si衬底，并键合所述氧化层及所述应变Si层；6)去除所述第一 Si衬底、SixGei_x/Si超晶格结构、Si缓冲层及弛豫SizGei_z层，以完成绝缘体上应变硅材料的制备。在上述方案的步骤6)中，先采用智能剥离技术从所述第一 Si衬底中剥离所述第一 Si衬底，然后采用选择性腐蚀法或者化学机械抛光法去除剩余的第一 Si衬底、SixGeh/Si超晶格结构、Si缓冲层及弛豫SizGei_z层，以完成绝缘体上应变硅材料的制备。在本发明的利用离子注入及定点吸附工艺制备半导体材料的方法中，所述步骤3)在快速退火过程中，所述SixGei_x/Si超晶格结构吸附注入至所述第一 Si衬底中的H、He、Si、Ge、C或B离子以使所述SixGei_x/Si超晶格结构中形成多个缺陷层，该些缺陷层诱导形成逐渐延伸直所述应变SizGel-z层表面的大量穿透位错，通过快速退火过，所述应变SizGel-z层中的大量穿透位错移动并发生湮灭，最终使所述应变SizGel-z层产生弛豫。在本发明的利用离子注入及定点吸附工艺制备半导体材料的方法中，所述快速退火的退火温度为60(Tl00(TC，退火时间为I lOmin。在本发明的利用离子注入及定点吸附工艺制备半导体材料的方法中，所述超晶格中的SixGei_x层及Si层的厚度均为I 10nm。在本发明的利用离子注入及定点吸附工艺制备半导体材料的方法中，所述快速退火的退火温度为60(Tl00(TC，退火时间为I lOmin。如上所述，本发明的利用离子注入及定点吸附工艺制备半导体材料的方法，具有以下有益效果先在Si衬底上外延至少一个周期的SixGei_x/Si (0 ( X<1)超晶格结构，然后于超晶格上依次形成Si缓冲层及SizGe1=层，接着将H或He等离子注入至Si衬底并进行快速退火处理，使所述超晶格结构吸附上述离子，最终得到低缺陷密度、高弛豫度的SizGei_z层。键合另一具有氧化层的Si衬底，并通过智能剥离可以制备低缺陷密度、高弛豫度的SGOI ;在得到的弛豫SizGe1=层上外延小于临界厚度的应变硅，通过智能剥离的方法可以制备高应变度、低缺陷密度的绝缘体上的应变硅。本发明通过超晶格吸附离子增加了离子注入制备弛豫SiGe材料的稳定性，获得了低缺陷密度、高弛豫度的SiGe材料，降低了工艺难度，适用于工业生产。
图广图3显示为本发明利用离子注入及定点吸附工艺制备半导体材料的方法实施例I步骤I)所呈现的结构示意图。5显示为本发明利用离子注入及定点吸附工艺制备半导体材料的方法实施例I步骤2)所呈现的结构示意图。7显示为本发明利用离子注入及定点吸附工艺制备半导体材料的方法实施例I步骤3)所呈现的结构示意图。图8显示为本发明利用离子注入及定点吸附工艺制备半导体材料的方法实施例I步骤4)所呈现的结构示意图。图9显示为本发明利用离子注入及定点吸附工艺制备半导体材料的方法实施例I 步骤5)所呈现的结构示意图。图10 图16显示为本发明利用离子注入及定点吸附工艺制备半导体材料的方法实施例2步骤I) 步骤3)所呈现的结构示意图。图17显示为本发明利用离子注入及定点吸附工艺制备半导体材料的方法实施例2步骤4)所呈现的结构示意图。图18显示为本发明利用离子注入及定点吸附工艺制备半导体材料的方法实施例2步骤5)所呈现的结构示意图。图19显示为本发明利用离子注入及定点吸附工艺制备半导体材料的方法实施例2步骤6)所呈现的结构示意图。元件标号说明10 第一 Si 衬底11 SixGe1VSi 超晶格结构111 SixGeh 层112 Si 层13 Si 缓冲层14 应变 SizGe1^ 层15 弛豫 SizGe1^ 层16 氧化层17 第二 Si 衬底18 应变 Si 层
具体实施例方式以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式
加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。请参阅图f图19。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。实施例I如图f图9 所示，本实施例提供一种利用离子注入及定点吸附工艺制备半导体材料的方法，至少包括以下步骤如图广图2所示，首先进行步骤1)，提供第一 Si衬底10，于所述Si衬底表面交替形成SixGei_x层111及Si层112，形成至少具有一个周期的SixGei_x/Si超晶格结构11，其中，0 ( x〈l。所述SixGe^层lll、Si层112的厚度均为I ！0nm。在本实施例中，采用化学气相沉积法于所述第一 Si衬底10表面形成三个周期的SixGei_x/Si，其中，X按照形成的先后次序依次为0.9、0.8、0. 7，所述SixGei_x层111及Si层112的厚度均为8nm。当然，在其的实施例中，所述SixGei_x/Si超晶格结构11的周期数可以为一个或者多个，各周期SixGei_x中X的取值可以相同或者不同，可以逐渐增大、逐渐减小或者任意排列。所述SixGei_x层111及Si层112的厚度也可以为其它的厚度甚至超出f IOnm的范围，只要不影响本发明的实施的任意组合都应该落入本发明的可实施范围。如图:T图5所示，然后进行步骤2)，于所述SixGei_x/Si超晶格结构11表面形成形成Si缓冲层13，于所述Si缓冲层13表面形成应变SizGe1=层14，所述应变SizGe1=层14的厚度小于其临界厚度，其中0 < z〈l。本实施例采用化学气相沉积法于所述SixGei_x/Si超晶格结构11表面形成Si缓冲层13，于所述Si缓冲层13表面形成应变SizGe1=层14，所述应变SizGe1=层14的厚度小于其临界厚度，0 < z〈l。所述Si缓冲层13的作用是，通过调节该Si缓冲层13的厚度，可以调控因离子注入而吸附在超晶格中的离子对后续工艺中SizGe1=层14在弛豫过程的作用。需要进一步说明的是，所述SizGe1=层14的厚度为接近各自的临界厚度以下，一般来说，晶体薄膜只要生长在与其晶格不匹配(晶格常数或者热膨胀系数不同)的衬底上面时，如果保持外延薄膜面内晶格参数与衬底的相同，其中就一定存在应变；随着生长薄膜厚度的增大，外延薄膜中积累的应力也增大，当达到一定的程度就会在界面处产生失配位错，从而使得顶层SiGe层产生穿透位错，使得外延层晶体质量恶化。因此，为了保存外延薄膜中的应变，不致因产生位错而得到释放，薄膜的厚度就应当小于某一个临界值，这个临界值就是临界厚度。外延薄膜的组分不同，下面的衬底种类不同，薄膜的应变也都将相应有所不同，从而其临界厚度也就不一样。材料临界厚度的确定属于本领域技术人员的公知常识，在这不做详尽的介绍。如图6 图7所示，接着进行步骤3)从所述应变SizGe1=层14表面将H、He、Si、Ge、C或B离子注入至所述第一 Si衬底10中，然后对上述结构进行快速退火，使所述应变SizGei_z层14产生应变弛豫，以获得弛豫SizGei_z层15。根据器件的结构选择离子注入的能量和剂量，从所述应变SizGe1=层14表面将H、He、Si、Ge、C或B离子注入至所述第一 Si衬底10中，在本实施例中，注入的离子选择为H离子。然后对上述结构进行快速退火，所述快速退火的退火温度为600 1000°C，退火时间为flOmin，在本实施例中，退火温度为800°C，退火时间为3min，使所述应变SizGei_z层14产生应变弛豫，以获得弛豫SizGei_z层15。关于上述过程的具体的原理是，在快速退火过程中，所述SixGei_x/Si超晶格结构11吸附注入至所述第一 Si衬底10中的H、He、Si、Ge、C或B离子形成吸附界面，起始的界面一般位于所述第一 Si衬底10及所述SixGe1^Si超晶格结构11的交界处，所述SixGe^ySi超晶格结构11与所述第一 Si衬底10由于离子的注入以及后续的快速热退火产生缺陷层，这些缺陷层诱导产生大量穿透位错，这些穿透位错延伸到SizGe1=层直至表面，在退火过程中，由于位错的移动，两个矢向相反的穿透位错结合相互抵消产生湮灭而达到穿透位错大量减少的结果，最终使SizGe1=层14产生应变弛豫，获得低缺陷密度、高弛豫度的SizGe1=层14。如图8所示，然后进行步骤4)，提供表面具有氧化层16的第二 Si衬底17，并键合所述氧化层16及所述弛豫SizGe1=层15。所述氧化层16为SiO2层，然后采用键合技术键合所述SiO2层及所述弛豫SizGe1=层15。如图9所示，最后进行步骤5)，去除所述第一 Si衬底10、SixGe1VSi超晶格结构11及Si缓冲层13，以完成绝缘体上弛豫硅锗材料的制备。 先采用智能剥离技术从所述第一 Si衬底10中剥离所述第一 Si衬底10，然后采用选择性腐蚀法或者化学机械抛光法去除剩余的第一 Si衬底10、SixGe1VSi超晶格结构11及Si缓冲层13，以完成绝缘体上弛豫硅锗材料的制备。所述智能剥离技术的工艺是，先通过H离子注入于所述第一 Si衬底10中形成H离子注入层，然后通过退火工艺使所述H离子注入层中的H离子聚集膨胀形成气泡，最终使所述第一 Si衬底10剥离。在本实施例中，在所述智能剥离工艺完成后，采用选择性腐蚀工艺或者化学机械抛光法依次去除剩余的所述第一 Si衬底10、SixGe1VSi超晶格结构11及Si缓冲层13。当然，在其它的实施例中，也可以先采用智能剥离技术剥离所述第一Si衬底10后采用研磨或抛光技术去除剩余的所述第一 Si衬底10、SixGe1VSi超晶格结构11及Si缓冲层13。也可以直接采用研磨工艺去除所述的第一 Si衬底10、SixGei_x/Si超晶格结构11及Si缓冲层13，并采用抛光工艺对所述弛豫SizGe1=层15进行抛光处理，以完成绝缘体上弛豫硅锗材料的制备。实施例2如图1(T图19所示，本实施例提供一种利用离子注入及定点吸附工艺制备半导体材料的方法，如图1(T16所示，其步骤I) 步骤3)如实施例I中的步骤I) 步骤3)，本实施例的后续步骤为如图17所示，接着进行步骤4)，于所述弛豫SizGe1=层15表面形成应变Si层18，且所述应变Si层18的厚度小于其临界厚度。采用化学气相沉积法形成所述应变Si层18，由于所述弛豫SizGe1=层15具有低缺陷密度，高弛豫度的特点，故在其上生长的Si层具有高应变度且低缺陷密度的特点。如图18所示，接着进行步骤5)，提供表面具有氧化层16的第二 Si衬底17，并键合所述氧化层16及所述应变Si层18。所述氧化层16为SiO2层，然后采用键合技术键合所述SiO2层与所述应变Si层18。如图19所示，最后进行步骤6)，去除所述第一 Si衬底10、SixGei_x/Si超晶格结构11、Si缓冲层13及弛豫SizGeh层15，以完成绝缘体上应变硅材料的制备。具体地，先采用智能剥离技术从所述第一 Si衬底10中剥离所述第一 Si衬底10，然后采用选择性腐蚀法或者化学机械抛光法去除剩余的第一 Si衬底10、SixGe1VSi超晶格结构11、Si缓冲层13及弛豫SizGei_z层15，以完成绝缘体上应变硅材料的制备。综上所述，本发明的利用离子注入及定点吸附工艺制备半导体材料的方法，先在Si衬底上外延至少一个周期的SixGei_x/Si (0 ( x〈l)超晶格结构，然后于超晶格上依次形成Si缓冲层及SizGe1=层，接着将H或He等离子注入至Si衬底并进行快速退火处理，使所述超晶格结构吸附上述离子，最终得到低缺陷密度、高弛豫度的SizGe1=层。键合另一具有氧化层的Si衬底，并通过智能剥离可以制备低缺陷密度、高弛豫度的SGOI ;在得到的弛豫SizGe1=层上外延小于临界厚度的应变硅，通过智能剥离的方法可以制备高应变度、低缺陷密度的绝缘体上的应变硅。本发明通过超晶格吸附离子增加了离子注入制备弛豫SiGe材料的稳定性，获得了低缺陷密度、高弛豫度的SiGe材料，降低了工艺难度，适用于工业生产。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
权利要求
1.一种利用离子注入及定点吸附工艺制备半导体材料的方法，其特征在于，至少包括以下步骤 1)提供第一Si衬底，于所述Si衬底表面交替形成SixGeh层及Si层，形成至少具有一个周期的SixGeJSi超晶格结构，其中，O ( x<l ； 2)于所述SixGei_x/Si超晶格结构表面形成Si缓冲层，于所述Si缓冲层表面形成应变SizGe1=层，所述应变SizGe1=层的厚度小于其临界厚度，其中O < z〈l ; 3)从所述应变SizGel-z层表面将H、He、Si、Ge、C或B离子注入至所述第一Si衬底中，然后对上述结构进行快速退火，使所述应变SizGe1=层产生弛豫，以获得弛豫SizGe1=层。
2.根据权利要求I所述的利用离子注入及定点吸附工艺制备半导体材料的方法，其特征在于所述方法还包括步骤 4)提供表面具有氧化层的第二Si衬底，并键合所述氧化层及所述弛豫SizGe1=层； 5)去除所述第一Si衬底、SixGe1^Si超晶格结构及Si缓冲层，以完成绝缘体上弛豫硅锗材料的制备。
3.根据权利要求2所述的利用离子注入及定点吸附工艺制备半导体材料的方法，其特征在于所述步骤5)中，先采用智能剥离技术从所述第一 Si衬底中剥离所述第一 Si衬底，然后采用选择性腐蚀法或者化学机械抛光法去除剩余的第一 Si衬底、SixGei_x/Si超晶格结构及Si缓冲层，以完成绝缘体上弛豫硅锗材料的制备。
4.根据权利要求I所述的利用离子注入及定点吸附工艺制备半导体材料的方法，其特征在于所述方法还包括步骤 4)于所述弛豫SizGe1=层表面形成应变Si层，且所述应变Si层的厚度小于其临界厚度； 5)提供表面具有氧化层的第二Si衬底，并键合所述氧化层及所述应变Si层； 6)去除所述第一Si衬底、SixGeJSi超晶格结构、Si缓冲层及弛豫SizGei_z层，以完成绝缘体上应变娃材料的制备。
5.根据权利要求4所述的利用离子注入及定点吸附工艺制备半导体材料的方法，其特征在于所述步骤6)中，先采用智能剥离技术从所述第一 Si衬底中剥离所述第一 Si衬底，然后采用选择性腐蚀法或者化学机械抛光法去除剩余的第一 Si衬底、SixGei_x/Si超晶格结构、Si缓冲层及弛豫SizGe1=层，以完成绝缘体上应变硅材料的制备。
6.根据权利要求f5任意一项所述的利用离子注入及定点吸附工艺制备半导体材料的方法，其特征在于所述步骤3)在快速退火过程中，所述SixGei_x/Si超晶格结构吸附注入至所述第一 Si衬底中的H、He、Si、Ge、C或B离子以使所述SixGei_x/Si超晶格结构中形成多个缺陷层，该些缺陷层诱导形成逐渐延伸至所述应变SizGe1=层表面的大量穿透位错，通过快速退火过程，所述应变SizGe1=层中的大量穿透位错移动并发生湮灭，最终使所述应变SizGe1=层产生弛豫。
7.根据权利要求f5任意一项所述的利用离子注入及定点吸附工艺制备半导体材料的方法，其特征在于所述快速退火的退火温度为600 1000°C，退火时间为f lOmin。
8.根据权利要求f5任意一项所述的利用离子注入及定点吸附工艺制备半导体材料的方法，其特征在于所述SixGei_x层及Si层的厚度均为f 10nm。
全文摘要
本发明提供一种利用离子注入及定点吸附工艺制备半导体材料的方法，先在Si衬底上外延至少一个周期的SixGe1-x/Si(0≤x<1)超晶格结构，然后于超晶格结构上依次生长Si缓冲层及SizGe1-z层，接着将H或He等离子注入至Si衬底并进行快速退火处理，使所述超晶格结构吸附上述离子，最终得到低缺陷密度、高弛豫度的SizGe1-z层。与具有氧化层的Si衬底键合，并通过智能剥离可以制备低缺陷密度、高弛豫度的SGOI；在得到的弛豫SizGe1-z层上外延小于临界厚度的应变硅，通过智能剥离的方法可以制备高应变度、低缺陷密度的绝缘体上的应变硅(sSOI)。本发明通过超晶格吸附离子增加了离子注入制备弛豫SiGe材料的稳定性，获得了低缺陷密度、高弛豫度的SiGe材料，降低了工艺难度，适用于工业生产。
文档编号H01L21/324GK102737963SQ20121025401
公开日2012年10月17日 申请日期2012年7月20日 优先权日2012年7月20日
发明者张苗, 母志强, 狄增峰, 王曦, 薛忠营, 陈达 申请人:中国科学院上海微系统与信息技术研究所