防止漏电流结构及其制造方法
【专利摘要】提供了一种防止漏电流结构及其制造方法。一种防止漏电流结构，包括：一基板；在所述基板上的一第一III-V族化合物层；在所述第一III-V族化合物层上的一第二III-V族化合物层；以及在所述第二III-V族化合物层上的至少一半导体组件；其中所述第一III-V族化合物层与所述第二III-V族化合物层接触，共同形成一高阻值层，以防止所述至少一半导体组件所产生的漏电流流至所述基板。
【专利说明】防止漏电流结构及其制造方法
【技术领域】
[0001]本发明涉及防止漏电流技术，特别涉及一种防止漏电流结构及其制造方法。
【背景技术】
[0002]图1是示出传统半导体组件100的剖面示意图，在硅(Si)基板11上形成有作为缓冲层的氮化镓(GaN)层12。接着，形成空间(spacer)层13用以形成晶体管或二极管等半导体组件。当操作图1所示的传统半导体组件时，空间层13所产生的电流会经由氮化镓(GaN)层12而流至硅基板11，从而造成漏电流现象，这会影响晶体管或二极管等组件的功率损耗以及操作效率。为了防止漏电流现象，一般会将氮化镓(GaN)层12或缓冲层的厚度提高，此厚度通常远比组件厚度大，但仍无法完全防止漏电流情况。
[0003]鉴于漏电流是III族氮化物的一个重大问题，因此亟需提出一种新颖机制以避免或防止漏电流对于半导体组件的影响。
【发明内容】
[0004]鉴于上述，本发明实施例提出一种防止漏电流结构及其制造方法，可有效防止半导体组件的漏电流流至基板，因而得以有效改善操作效率、功率损耗、噪声以及可靠度等特性。
[0005]根据本发明实施例，防止漏电流流结构包括基板、第一 II1-V族化合物层、第二II1-V族化合物层以及至少一半导体组件。其中，第一 II1-V族化合物层位于基板上，第二II1-V族化合物层位于第一 II1-V族化合物层上，且组件位于第二 II1-V族化合物层上。其中第一 II1-V族化合物层与第二 II1-V族化合物层接触，共同形成一高阻值层，以防止至少一半导体组件所产生的漏电流流至基板。
[0006]一种防止漏电流结构的制造方法，包括:提供一基板；在所述基板上形成一第一II1-V族化合物层；在所述第一 II1-V族化合物层上形成一第二 II1-V族化合物层；以及在所述第二 II1-V族化合物层上形成至少一半导体组件；其中所述第一 II1-V族化合物层与所述第二 II1-V族化合物层接触，共同形成一高阻值层，以防止所述至少一半导体组件所产生的电流流至所述基板。
【专利附图】
【附图说明】
[0007]图1是示出传统半导体组件的剖面示意图。
[0008]图2是示出本发明实施例的防止漏电流结构的剖面示意图。
[0009]图3是示出本发明实施例另一防止漏电流结构的剖面示意图。
[0010]附图标号说明
[0011]100:半导体组件
[0012]11:硅(Si)基板
[0013]12:氮化镓(GaN)层[0014]13:空间层
[0015]200:防止漏电流结构
[0016]300:防止漏电流结构
[0017]21:某板
[0018]22:缓冲层
[0019]23:第一 II1-V族化合物层
[0020]24:第二 II1-V族化合物层
[0021]25:半导体组件
[0022]251:第一掺杂层
[0023]252:发光层
[0024]253:第二掺杂层
[0025]254:第一 η掺杂层
[0026]255:ρ 掺杂层
[0027]256:第二 η掺杂层
[0028]C:集极
[0029]B:基极
[0030]E:射极
【具体实施方式】
[0031]图2是示出本发明实施例的防止漏电流结构200的剖面示意图。本实施例可适用于半导体的半导体组件(例如晶体管或二极管)，以防止半导体组件所产生漏电流流至基板21，从而可以提高半导体组件的效能。
[0032]首先，提供一基板21 (例如硅基板或蓝宝石基板)，其可以是导电基板或者绝缘基板。接着，可选择性地在基板21上形成缓冲层22。视应用需求，在缓冲层22与基板21之间，还可形成另一层级或多层级。本实施例的缓冲层22的材质例如氮化镓(GaN)JM不局限于此。上述缓冲层22可用于晶格匹配，以便后续层级的形成。上述缓冲层22也可用于应力舒缓，以提高半导体组件的效能。上述缓冲层22还可作为表面修改(surfacemodification),以改变缓冲层22底面(例如基板21)表面的物理或化学特性。
[0033]本实施例的缓冲2不像传统结构的缓冲层12 (如图1所示)那样用来阻隔漏电流。因此，本实施例的缓冲层22的厚度较薄，例如小于1000纳米，一般若无与基板21结合后有晶格匹配问题，甚至可以省略，因此设计上不像传统结构的缓冲层12那样需要较大的厚度。
[0034]接下来，在缓冲层22之上依次形成第一 II1-V族化合物层23以及第二 II1-V族化合物层24。视应用需求，在缓冲层22与第一 II1-V族化合物层23之间还可形成另一层级或多层级。本实施例的第一 II1-V族化合物层23与第二 II1-V族化合物层24接触，共同形成一高阻值层或绝缘层。本实施例中所谓“高阻值”是指电阻值为一万欧姆以上。在本实施例中，第一 II1-V族化合物层23可以是III族氮化物层，包含氮化铟镓(InxGai_xN，x>0),而第二 II1-V族化合物层24可以是III族氮化物层，包含氮化铝(AlN)。在一实施例中，第
一II1-V族化合物层23的厚度小于或等于50纳米，且第二 II1-V族化合物层24的厚度小于或等于100纳米。第一 II1-V族化合物层23与第二 II1-V族化合物层24所形成的高阻值层的厚度小于或等于150纳米。
[0035]接下来，在第二 II1-V族化合物层24上形成至少一半导体组件25。视应用需求，在第二 II1-V族化合物层24与组件25之间还可形成另一层级或多层级。图2所示半导体组件25是以发光二极管作为例示，其主要(由下而上)依次形成有第一掺杂层251、发光层252以及第二掺杂层253。图3是示出本发明实施例的另一防止漏电流结构300的剖面示意图，所示组件25是以晶体管作为例示，其主要依次形成有第一 η掺杂层254、ρ掺杂层255以及第二 η掺杂层256，分别连接至集极C、基极B以及射极Ε，从而形成NPN型双极性晶体管。
[0036]根据上述图2或图3所示的结构，由于第一 II1-V族化合物层23与第二 II1-V族化合物层24所形成的高阻值层的电阻值为一万欧姆以上，因此，可以有效防止半导体组件25所产生的漏电流流至基板21，使得组件25的操作效率、功率损耗、噪声以及可靠度等特性可得到显著改善。此外，本实施例所使用的高阻值层23/24厚度极小，不但工艺简便，且不会影响到组件25的特性。
[0037]以上所述仅是本发明的较佳实施例，并非用来限定本发明的范围；凡其它未脱离本发明所揭示的精神下所完成的等效改动或改进，均应包含在本发明的权利要求范围内。
【权利要求】
1.一种防止漏电流结构，包括: 一基板； 在所述基板上的一第一 II1-V族化合物层； 在所述第一 II1-V族化合物层上的一第二 II1-V族化合物层；以及 在所述第二 II1-V族化合物层上的至少一半导体组件； 其中所述第一 II1-V族化合物层与所述第二 II1-V族化合物层接触，共同形成一高阻值层，以防止所述至少一半导体组件所产生的漏电流流至所述基板。
2.如权利要求1所述的防止漏电流结构，还包括形成在所述基板与所述第一II1-V族化合物层之间的一缓冲层。
3.如权利要求2所述的防止漏电流结构，其中所述缓冲层由氮化镓构成。
4.如权利要求1所述的防止漏电流结构，其中所述高阻值层的电阻值是一万欧姆以上。
5.如权利要求1所述的防止漏电流结构，其中所述第一II1-V族化合物层包含氮化铟镓，且所述第二 II1-V族化合物层包含氮化铝。
6.如权利要求1所述的防止漏电流结构，其中所述第一II1-V族化合物层的厚度小于或等于50纳米，且所述第二 II1-V族化合物层的厚度小于或等于100纳米。
7.如权利要求1所述的防止漏 电流结构，其中所述至少一半导体组件是一晶体管或一二极管。
8.如权利要求7所述的防止漏电流结构，其中所述晶体管是一NPN型双极性晶体管，包括: 在所述第二 II1-V族化合物层上的一第一 η掺杂层； 在所述第一 η掺杂层上的一 P掺杂层；以及 在所述P掺杂层上的一第二 η掺杂层； 其中所述第一 η掺杂层、所述P掺杂层以及所述第二 η掺杂层分别连接至一集极、一基极以及一射极。
9.一种防止漏电流结构的制造方法，包括: 提供一基板； 在所述基板上形成一第一 II1-V族化合物层； 在所述第一 II1-V族化合物层上形成一第二 II1-V族化合物层；以及 在所述第二 II1-V族化合物层上形成至少一半导体组件； 其中所述第一 II1-V族化合物层与所述第二 II1-V族化合物层接触，共同形成一高阻值层，以防止所述至少一半导体组件所产生的漏电流流至所述基板。
10.如权利要求9所述的防止漏电流结构的制造方法，还包括在所述基板与所述第一II1-V族化合物层之间形成一缓冲层。
11.如权利要求9所述的防止漏电流结构的制造方法，其中所述高阻值层的电阻值是一万欧姆以上。
12.如权利要求8所述的防止漏电流结构的制造方法，其中所述第一II1-V族化合物层包含氮化铟镓，且所述第二 II1-V族化合物层包含氮化铝。
13.如权利要求8所述的防止漏电流结构的制造方法，其中所述第一II1-V族化合物层的厚度小于或等于50纳米，且所述第二 II1-V族化合物层的厚度小于或等于100纳米。
14.如权利要求11所述的防止漏电流结构的制造方法，其中所述至少一半导体组件是一晶体管或一 二极管。
【文档编号】H01L29/06GK103545407SQ201210239297
【公开日】2014年1月29日 申请日期:2012年7月10日 优先权日:2012年7月10日
【发明者】谢炎璋 申请人:华夏光股份有限公司