一种具有可调节电势分布的半导体装置及其制备方法
【专利摘要】本发明公开了一种具有可调节电势分布的半导体装置；本发明的半导体装置由主结和副结并联构成，其中副结为多个PN结串联构成；当半导体装置接反向偏压时，电势在副结上形成可控制的分布，从而改变主结的漂移区的电势分布，因此可以实现比传统PN结更高反向阻断压降；本发明的半导体结适合应用于平面结构的器件。
【专利说明】一种具有可调节电势分布的半导体装置及其制备方法
【技术领域】
[0001]本发明涉及到一种具有可调节电势分布的半导体装置，本发明还涉及一种具有可调节电势分布的半导体装置的制备方法，本发明的半导体装置主要应用于智能功率集成电路(SPIC)中。
【背景技术】
[0002]SPIC出现在七十年代，将功率器件与信号处理系统集成在同一芯片上，它将信息采集、处理和功率控制合一，是引发二次电子革命的关键技术。
[0003]SPIC使用CMOS或B⑶工艺生产制造，因此在高压功率器件设置上多采用平面型结构，因此在有限的空间内，如何实现功率器件良好电特性是SPIC技术发展的重要方向。
【发明内容】
[0004]本发明提出一种新结构半导体结，适合应用于平面结构的功率器件。
[0005]一种具有可调节电势分布的半导体装置，其特征在于:包括:主结，为单个半导体结，具有半导体材料构成的漂移区；副结，为多个半导体结串联构成，临靠主结，副结与主结首尾并联，同时在主结的漂移区和副结之间通过绝缘材料进行隔离。
[0006]一种具有可调节电势分布的半导体装置的制备方法，其特征在于:包括如下步骤:在衬底片上通过外延生产形成第一传导类型的半导体材料层；在表面形成钝化层，去除部分蚀钝化层，进行主结和副结第二导电杂质掺杂；去除部分蚀钝化层，进行刻蚀形成沟槽，在沟槽内形成绝缘材料；去除部分钝化层，在器件表面淀积金属，反刻蚀金属。
[0007]本发明的半导体装置由主结和副结并联构成，其中副结为多个PN结串联构成，同时将副结临靠主结，它们之间通过绝缘层进行隔离；当半导体装置接反向偏压时，电势在副结上形成可控制的分布，从而改变主结的漂移区的电势分布，因此可以实现比传统PN结更高反向阻断压降。
【专利附图】
【附图说明】
[0008]图1为本发明的一种具有可调节电势分布的半导体装置剖面示意图；
[0009]图2为本发明的一种具有可调节电势分布的半导体装置剖面示意图；
[0010]图3为本发明的一种具有可调节电势分布的半导体装置俯视示意图(其中半导体材料表面的二氧化硅未画出)。
[0011]其中，
[0012]1、第一导电半导体材料；
[0013]2、第二导电半导体材料；
[0014]3、多晶第一导电半导体材料；
[0015]4、多晶第二导电半导体材料；
[0016]5、沟槽；[0017]10、衬底层；
[0018]11、二氧化硅；
[0019]12、金属。
【具体实施方式】
[0020]实施例1
[0021]图1为本发明的一种具有可调节电势分布的半导体装置剖面图，下面结合图1详细说明本发明的半导体装置。
[0022]一种具有可调节电势分布的半导体装置，包括:衬底层10，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E14/CM3 ;在衬底层、多晶半导体材料和单晶半导体材料表面为二氧化硅11作为隔离；第二导电半导体材料2，位于二氧化硅11之上，为P传导类型的半导体硅材料；第一导电半导体材料1，位于二氧化硅11之上，为N传导类型的半导体硅材料；多晶第一导电半导体材料3，为N传导类型的多晶半导体硅材料，位于二氧化硅11之上；多晶第二导电半导体材料4，为P传导类型的多晶半导体硅材料，位于二氧化硅11之上；器件上表面附有金属12，为器件引出电极。
[0023]其制作工艺包括如下步骤:
[0024]第一步,在具有二氧化娃11表面的衬底片上外延形成第一导电半导体材料层I ;
[0025]第二步，表面淀积二氧化硅11，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅，进行深硼注入，扩散退火；
[0026]第三步，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅11，淀积多晶第一导电半导体材料3淀积；
[0027]第四步，进行光刻腐蚀工艺，注入硼杂质扩散退火，形成多晶第二导电半导体材料4和表面二氧化硅11 ；
[0028]第五步，进行光刻腐蚀工艺，腐蚀部分二氧化硅11，淀积金属12，反刻蚀金属12，为器件引出两个电极，如图1所示。
[0029]图2为本发明的一种具有可调节电势分布的半导体装置剖面图，其结构在图1的基础上，将金属引线直接连接到主结上。
[0030]实施例2
[0031]图3为本发明的一种具有可调节电势分布的半导体装置俯视图，下面结合图3详细说明本发明的半导体装置。
[0032]一种具有可调节电势分布的半导体装置，包括:在器件表面(在图3中未画出)和沟槽内设置有二氧化硅11 ;第二导电半导体材料2，为P传导类型的半导体硅材料；第一导电半导体材料1，为N传导类型的半导体硅材料；器件上表面附有金属12，为器件引出电极和作为互联线。
[0033]其制作工艺包括如下步骤:
[0034]第一步，在具有绝缘层衬底片表面外延形成第一导电半导体材料层I ;
[0035]第二步，在表面淀积二氧化硅11，去除部二氧化硅11，进行主结和副结第二导电杂质惨杂；
[0036]第三步，去除部分二氧化硅11，进行刻蚀形成沟槽，在沟槽内形成绝缘材料二氧化硅11;
[0037]第四步，去除部分二氧化硅11，在器件表面淀积金属12，反刻蚀金属12，如图3所
/Jn o
[0038]通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
【权利要求】
1.一种具有可调节电势分布的半导体装置，其特征在于:包括: 主结，为单个半导体结，具有半导体材料构成的漂移区； 副结，为多个半导体结串联构成，临靠主结，副结与主结首尾并联，同时在主结的漂移区和副结之间通过绝缘材料进行隔离。
2.如权利要求1所述的半导体装置，其特征在于:所述的半导体装置可以位于具有SOI结构的半导体衬底层上。
3.如权利要求1所述的半导体装置，其特征在于:所述的半导体装置可以位于绝缘材料构成的衬底层上。
4.如权利要求1所述的半导体装置，其特征在于:所述的半导体结为PN结或肖特基结。
5.如权利要求1所述的半导体装置，其特征在于:所述的主结可以为PN结或者肖特基势鱼结。
6.如权利要求1所述的半导体装置，其特征在于:所述的副结也可以为多个PN结串联构成，PN结之间直接相连,也可以通过金属相连。
7.如权利要求1所述的半导体装置，其特征在于:所述的副结与主结首尾并联为首尾半导体材料直接相连，也可以为通过金属相连。
8.如权利要求1所述的半导体装置，其特征在于:所述的副结可以完全为多晶半导体材料构成。
9.如权利要求1所述的半导体装置，其特征在于:所述的副结可以临靠包裹主结的侧面或表面。
10.如权利要求1所述的一种具有可调节电势分布的半导体装置的制备方法，其特征在于:包括如下步骤: 1)在衬底片上通过外延生产形成第一传导类型的半导体材料层； 2)在表面形成钝化层，去除部分蚀钝化层，进行主结和副结第二导电杂质掺杂； 3)去除部分蚀钝化层，进行刻蚀形成沟槽，在沟槽内形成绝缘材料； 4)去除部分钝化层，在器件表面淀积金属，反刻蚀金属。
【文档编号】H01L21/8222GK103515387SQ201210237780
【公开日】2014年1月15日 申请日期:2012年6月30日 优先权日:2012年6月30日
【发明者】盛况, 朱江 申请人:盛况, 朱江