专利名称：层叠陶瓷电子部件的利记博彩app
技术领域：
本发明涉及层叠陶瓷电子部件，尤其是涉及具备包含在陶瓷胚体的外表面上直接形成的镀膜的外部电极的层叠陶瓷电子部件。
背景技术：
近年来，便携式电话、手提电脑、数码相机、数字音响设备等的电子设备的小型化正在不断取得进展，在这些的电子设备中，较多地利用可小型化且高性能化的层叠陶瓷电子部件。通常，层叠陶瓷电子部件具备具有多个层叠的陶瓷层的陶瓷胚体、形成在陶瓷胚体内部的内部电极、形成在陶瓷胚体的外表面上的外部电极。而且，层叠陶瓷电子部件配置于安装基板的导电盘上，通过焊料等的导电性接合材而安装在基板上。 目前，对于层叠陶瓷电子部件，存在有进一步小型化的要求。但是，在使层叠陶瓷电子部件进行小型化时，内部电极彼此对置的有效面积变小，由此一般而言，其特性有降低的倾向。另外，在多端子型的层叠陶瓷电子部件中，需要将多个条带状的外部电极以窄间距来形成，而在基于现有技术的厚膜膏的焙烤的方法中，由于膏涂敷精度存在极限，所以，难以高精度地形成外部电极。对此，提出了通过直接镀来形成外部电极的方法。根据该方法，能够形成薄且平坦的外部电极，能够将内部电极的有效面积扩大该部分的量。另外，由于在内部电极的露出部实施析出镀，即使是窄间距，也可高精度地形成外部电极。如此，通过直接镀来形成外部电极的情况下，为了实现更可靠的镀生长，例如在专利文献I提出了利用伪导体(锚式接头)的情形。根据专利文献I所公开的技术，不仅在内部电极的露出部而且在伪导体的露出部也能析出镀金属，从而能够实现更可靠的镀生长。专利文献I JP特开2004-327983号公报但是，在专利文献I所公开的方法中，存在层叠陶瓷电子部件的可靠性例如BDV(击穿电压)降低的情形。为了探索其原因，本发明者通过刻意地研究，其结果得知该可靠性(BDV)降低的原因在于伪导体的存在。更详细而言，已经发现得知其起因在于，在不存在任意一个内部电极的外层部存在有伪导体时，与该伪导体重叠的内部电极在烧成前的挤压时由于伪导体的存在而需进行必要以上的按压，导致局部性地使内部电极间距离发生变短。
发明内容
在此，本发明的目的在于提供一种具有可解决上述那样问题的构造的层叠陶瓷电子部件。本发明是针对具备下述构成的层叠陶瓷电子部件。(I)陶瓷胚体，其由多个陶瓷层层叠而形成，作为外表面，具有相互对置的第I主面以及第2主面、相互对置的第I侧面以及第2侧面和相互对置的第I端面以及第2端面；(2)第I内部电极，其配置在陶瓷胚体的内部，并具有第I对置部以及从第I对置部引出至陶瓷胚体的外表面的第I引出部；(3)第2内部电极，其配置在陶瓷胚体的内部，并具有隔着陶瓷层与第I对置部对置的第2对置部、以及从第2对置部引出至陶瓷胚体的外表面的第2引出部；(4)第I外部电极，其配置在陶瓷胚体的外表面上，并具有直接覆盖第I引出部的露出部的镀膜；以及(5)第2外部电极，其配置在陶瓷胚体的外表面上，与第2引出部的露出部电连接，并且与第I外部电极不同的电位连接。另外，将连结第I主面以及第2主面的方向定义为高度方向，沿着高度方向，将第I内部电极以及第2内部电极所存在的区域定义为内层部，且沿着高度方向，将第I内部电 极以及第2内部电极均不存在的区域定义为外层部时，在外层部配置有外层伪导体，该外层伪导体按照在将陶瓷胚体沿着高度方向而进行了投影的情况下与第I引出部重叠的方式配置且引出至陶瓷胚体的外表面的外层伪导体，通过第I外部电极的镀膜直接覆盖外层伪导体的露出部。接下来，本发明所涉及的层叠陶瓷电子部件为了解决前述的技术课题，其特征在于具备以下的构成。S卩，特征在于通过沿高度方向按规定间隔连续性地配置2片以上的外层伪导体，形成多个外层伪导体群，在将外层伪导体群内的外层伪导体彼此的间隔设为d，将外层伪导体群彼此的间隔设为g时，g比d大。并且优选的是满足g < 6 μ m的关系。本发明所涉及的层叠陶瓷电子部件的优选的实施方式中，在将连结第I侧面以及第2侧面的方向定义为宽度方向，且将连结第I端面以及第2端面的方向定义为长度方向时，沿长度方向的第I侧面以及第2侧面的各尺寸比沿宽度方向的第I端面以及第2端面的各尺寸长，第I对置部是具有长边以及短边的长方形状，第I引出部从第I对置部的长边引出至第I侧面以及第2侧面中的至少一方。在上述优选的实施方式中，优选的是第I引出部，按照在长度方向上跨到第I侧面以及第2侧面中的至少一方的中央的方式而被引出。根据本发明，通过按规定间隔连续性地配置2片以上的外层伪导体，在确保镀析出点的同时，通过使外层伪导体群彼此的间隔远离，能够缓和由于外层伪导体对内部电极的按压，能够防止局部性地使内部电极间距离变短，能够防止由局部性地使内部电极间距离变短而引起的BDV的降低这样的层叠陶瓷电子部件的可靠性的降低。在本发明中，基于上述的可靠性的降低抑制的点，外层伪导体群彼此的间隔g优选更长，但g越长则越呈现阻碍第I外部电极的镀膜的生长的倾向。即，第I外部电极的镀膜难以连续性地形成。由此，关于g，优选满足g < 6 μ m，如满足该条件，则能够更可靠地生长第I外部电极的镀膜。
图I是表示作为本发明的第I实施方式的层叠陶瓷电子部件的层叠陶瓷电容器I的外观的立体图。图2是图I所示的层叠陶瓷电容器I的沿着与陶瓷胚体2的侧面11以及侧面12平行的面进行切断的切断部端面图。图3是图I所示的层叠陶瓷电容器I的沿着与陶瓷胚体2的端面13以及端面14平行的面进行切断的切断部端面图。图4是图I所示的层叠陶瓷电容器I的沿着与陶瓷胚体2的主面9以及主面10平行的面进行切断的切断部端面图，表示第I内部电极3所延伸的面。图5是图I所示的层叠陶瓷电容器I的沿着与陶瓷胚体2的主面9以及主面10平行的面进行切断的切断部端面图，表示第2内部电极4所延伸的面。图6是图I所示的层叠陶瓷电容器I的沿着与陶瓷胚体2的主面9以及主面10平行的面进行切断的切断部端面图，表示外层伪导体7所延伸的面。 图7是表示放大了图3所示的陶瓷胚体2的一部分的图，是用于说明本发明的特征的图。图8是本发明的第2实施方式的作为层叠陶瓷电子部件的层叠陶瓷电容器Ia的、沿着与陶瓷胚体2的端面13以及端面14平行的面进行切断的切断部端面图。图9是表示作为本发明的第3实施方式的层叠陶瓷电子部件的层叠陶瓷电容器Ib的外观的立体图。图10是图9所示的层叠陶瓷电容器Ib的沿着与陶瓷胚体2的端面13以及端面14平行的面进行切断的切断部端面图。图11是本发明的第4实施方式的作为层叠陶瓷电子部件的层叠陶瓷电容器Ic的、沿着与陶瓷胚体2的侧面11以及侧面12平行的面进行切断的切断部端面图。图12是表示图11所示的层叠陶瓷电容器Ic的沿着与陶瓷胚体2的主面9以及主面10平行的面进行切断的切断部端面图，表示外层伪导体7以及外层伪导体8所延伸的面。标号说明
I、la、lb、Ic 层叠陶瓷电容器
2陶瓷胚体3第I内部电极
4第2内部电极7、7a 外层伪导体
9、％第I外部电极
10、IOc第2外部电极
11、〗2]·| ι 13、14 侧面 15、16 端面 17 陶瓷层
19第I对置部
20第I引出部
21第2对置部
22第2引出部
23内层部
24外层部
25第I外部电极的基底层
26第I外部电极的上层
27第2外部电极的基底层
28第2外部电极的上层
具体实施例方式以下，在对实施本发明的方式进行说明中，作为层叠陶瓷电子部件，例示了层叠陶瓷电容器。[第I实施方式]图I至图7是用于说明本发明的第I实施方式的图。第I实施方式的层叠陶瓷电容器I是3端子型的陶瓷电容器。层叠陶瓷电容器I具备陶瓷胚体2 ;分别配置在陶瓷胚体2的内部的第I内部电极3以及第2内部电极4、第I内层伪导体5以及第2内层伪导体6还有外层伪导体7、配置在陶瓷胚体2的外表面上的第I外部电极9以及第2外部电极10。以下，将层叠陶瓷电容器I的详细构造分为⑴陶瓷胚体、⑵内部电极、⑶内层伪导体、
(4)外层伪导体、(5)外部电极分别进行说明，其后对(6)制造方法进行说明。(I)陶瓷胚体 陶瓷胚体2为大致长方体状，作为其外表面，具有相互对置的第I主面11以及第2主面12 ;相互对置的I对侧面13以及侧面14 ;相互对置的I对端面15以及端面16。在此，分别将连结主面11以及主面12间的方向定义为高度方向，将连结侧面13以及侧面14间的方向定义为宽度方向，将连结端面15以及端面16间的方向定义为长度方向。在该实施方式中，长度方向的尺寸比宽度方向的尺寸要长，长度方向的尺寸为宽度方向尺寸的大约2倍。陶瓷胚体2优选将拐角部以及棱部倒角或倒棱。如图2以及图3所示，陶瓷胚体2具有由在主面11以及主面12的方向上延伸且在高度方向进行层叠的多个陶瓷层17所构成的层叠构造。陶瓷层17的各个的厚度优选为O. 5 10 μ m，更优选为O. 7 3.0 μ m。作为构成陶瓷层17的陶瓷材料，例如能够利用以BaTiO3^ CaTi03、SrTiO3> CaZrO3等为主成分的电介质陶瓷。另外，也可利用在这些主成分中添加Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、稀土族元素化合物等的副成分的材料。(2)内部电极内部电极具备如图4所示的多个第I内部电极3以及如图5所示的多个第2内部 电极4。如图2以及图3所示，多个第I内部电极3以及多个第2内部电极4在陶瓷胚体2的层叠方向交替地排列。(2)-1.第I内部电极如图4所示，第I内部电极3具有与相邻于第I内部电极3的第2内部电极4进行对置的第I对置部19、以及从第I对置部19引出至陶瓷胚体2的外表面的2个第I引出部20。在该实施方式中，第I内部电极3呈十字形状地形成，2个第I引出部20的一方以及另一方分别引出至第I侧面13以及第2侧面14。换而言之，第I内部电极3按照从第I侧面13到达第2侧面14的方式而配置。另外，第I对置部19的沿着长度方向的尺寸比沿着宽度方向的尺寸长。(2)-2.第2内部电极如图5所示，第2内部电极4具有与相邻于第2内部电极4的第I内部电极3进行对置的第2对置部21、从第2对置部21引出至陶瓷胚体2的外表面的第2引出部22。在图5中以虚线表示第2内部电极4中的第2对置部21与第2引出部22之间的边界。在本实施方式中，第2内部电极4呈长方形状地形成。另外，第2内部电极4具备2个第2引出部22，2个第2引出部22的一方以及另一方分别引出至第I端面15以及第2端面16。换而言之，第2内部电极4按照从第I端面15到达第2端面16的方式而配置。(2) -3.其他作为内部电极3以及内部电极4的导电材料，例如能够利用Ni、Cu、Ag、Pd、Ag-Pd合金、Au等。另外，内部电极3以及内部电极4各自的厚度优选为0.3 2. Ομπι。在第I内部电极3的第I对置部19与第2内部电极4的第2对置部21夹着陶瓷层17而进行对置的区域中，产生静电容量。包含该部分，沿着高度方向，将第I内部电极3以及第2内部电极4所存在的区域定义为内层部23。另一方面，沿着高度方向，将第I内部电极3以及第2内部电极4均不存在的区域定义为外层部24。外层部24夹持内层部23地分别存在于第I主面11侧以及第2主面12侧。(3)内层伪导体
内层伪导体被配置在内层部23，具备如图5所示的多个第I内层伪导体5以及如图4所示的多个第2内层伪导体6。(3)-1.第I内层伪导体在本实施方式中，如图5所示，第I内层伪导体5配置在与第2内部电极4相同的面上。第I内层伪导体5与第I外部电极9连接。(3)-2.第2内层伪导体在本实施方式中，如图4所示，第2内层伪导体6配置在与第I内部电极3相同的面上。第2内层伪导体6与第2外部电极10连接。(3) -3.其他内层伪导体5以及内层伪导体6作为用于构成第I外部电极9以及第2外部电极 10的基底层的镀膜的析出点而发挥作用，使通电效率提高。另外，也对陶瓷胚体2的强度提高做出贡献。内层伪导体5以及内层伪导体6的材质以及厚度的优选条件是与内部电极3以及内部电极4的情况相同。内层伪导体5以及内层伪导体6优选与内部电极3以及内部电极4的材质以及厚度相同地构成。另外，也可以不形成内层伪导体5以及内层伪导体6。(4)外层伪导体如图2以及图3所示，外层伪导体7配置在外层部24。外层伪导体7优选被引出至陶瓷胚体2的外表面的至少2处。在本实施方式中，如图6所示，外层伪导体7呈长方形状地形成，分别引出至陶瓷胚体2的外表面的2处，SP，引出至第I侧面13以及第2侧面14。换而言之，外层伪导体7按照从第I侧面13到达第2侧面14的方式而配置。外层伪导体7作为构成第I外部电极9的基底层的镀膜的析出点而发挥作用，如上所述，由于被引出至2处，在进行镀时，只要使钢球等的媒介与外层伪导体7的一方的露出部相接触，则也会对另一方的露出部进行通电。也就是说，外层伪导体7具有2处以上的露出部时，与媒介进行接触的概率变高，从而提高通电效率。由此，在为了形成成为后述的第I外部电极9的基底层的镀膜时，能够缩短所需的镀时间。如图2以及图3所示，外层伪导体7沿着陶瓷层17的层叠方向连续地层叠多层。在各外层部24中优选分别配置10 100片的外层伪导体7。在沿着高度方向来投影陶瓷胚体2的情况下，外层伪导体7按照与第I引出部20重叠的方式而配置。由此，在陶瓷胚体2的外表面中，外层伪导体7与第I引出部20的露出部一起形成列状的露出部组。在本实施方式中，在第I侧面13以及第2侧面14中分别形成露出部组。如图7所示，在外层部24中，外层伪导体7形成多个外层伪导体群31，外层伪导体群31是多个外层伪导体7彼此按照规定间隔而配置的。在此，将各外层伪导体群31内的外层伪导体7彼此的间隔设为d，将外层伪导体群31彼此的间隔设为g时，g比d大。如满足这样的条件，通过将外层伪导体7按照规定间隔连续性地配置，由此，在确保镀析出点的同时，通过使外层伪导体群31彼此的间隔g远离，能够缓和由于外层伪导体7对内部电极3、4的按压，能够有效地防止可靠性的降低。
根据后述的实验例可知g为d以下的情况下，则有降低可靠性的可能性。如本实施方式那样，尤其是在配置了具有长度方向的尺寸比宽度方向的尺寸要长的对置部19的第I内部电极3的状态下，且外层伪导体7在宽度方向上被引出的情况下，上述效果更为显著。可靠性的降低起因于在煅烧前的挤压时，外层伪导体7对第I引出部20进行按压，通过按压后的第I引出部20对第I对置部19进行拉拽，在第I引出部20的根部的部分发生了下沉的部分，内部电极3以及内部电极4间的距离将变短，而且在第I引出部20从第I对置部19的长边被引出的情况下，更易于产生该下沉。更进一步而言，在沿着第I侧面13以及第2侧面14的长度方向的中央部分，外层伪导体7被引出的情况下，上述下沉尤其易产生。另外，基于可靠性的降低抑制的点，上述g可以说越长越好，但g越变长，将越呈现 阻碍成为第I外部电极9的基底层的镀膜的生长的倾向。即，存在以相邻的外层伪导体7的露出部为核心而生长的镀析出物彼此在沿着高度方向成为不易；连结这样的可能性。基于该点，优选满足g < 6 μ m的关系。另外，根据相同的观点，将外层部24中的最接近于内层部23的外层伪导体7与内层部23中的最接近于外层部24的第I内部电极或者第2的内部电极(图7中，第2内部电极4)之间的沿高度方向的距离设为b时，距离b优选与外层伪导体群31彼此的间隔g相同。因此，更为优选的是距离b为6μπι以下。另外，在图7中，I个外层伪导体群31由2片外层伪导体7构成，但也可以是由3片以上的外层伪导体7构成。另外，关于外层伪导体7的如图7所示的排列状态并未在前述的图2以及图3表现出，在图2以及图3中，可理解为外层伪导体7的排列状态是已被简化的图示。外层伪导体7优选由与内部电极3以及内部电极4相同的材料构成，作为构成外层伪导体7的导电材料,如前所述,例如能够利用Ni、Cu、Ag、Pd、Ag-Pd合金、Au等。外层伪导体7的厚度优选为O. 3 2. O μ m。(5)外部电极(5)-1.第I外部电极如图3所详述，第I外部电极9分别配置在陶瓷胚体2的第I侧面13以及第2侧面14上。在本实施方式中，第I外部电极9绕至第I主面11以及第2主面12。第I外部电极9与第I内部电极3电连接。第I外部电极9如图3至图6所示，包含基底层25以及在基底层25上根据必要所形成的上层26。第I外部电极9的基底层25由镀膜构成。构成第I外部电极9的基底层25的镀膜直接覆盖在第I内部电极3的第I引出部20的露出部以及第I内层伪导体5的露出部，并且直接覆盖外层伪导体7的露出部。作为构成基底层25的镀膜的金属，例如能够利用Cu、Ni、Ag、Pd、Ag-Pd合金、Au、Sn、Pb、Bi、Zn等。镀膜优选不含玻璃成分。另外，镀膜的每单位体积的金属比例优选为99体积％以上。镀膜的厚度最厚的部分优选为I 15 μ m。第I内层伪导体5以及外层伪导体7能够起到促进成为基底层25的镀膜的析出以及生长这样的作用。在第I外部电极9形成有上层26的情况下，上层26例如由镀膜构成。作为构成上层26的镀膜的金属，例如能够利用Cu、Ni、Ag、Pd、Ag-Pd合金、Au、Sn、Pb、Bi、Zn等。上层26的镀膜可以由多个层来构成。上层26的镀膜的厚度的每I层优选为I ΙΟμπι。在第I外部电极9形成有上层26的情况下，优选的是基底层25由Ni镀膜构成，上层26由Sn镀膜构成。或者，在上层26由多个层构成的情况下，优选构成为Ni镀层以及Ni镀层上的Sn镀层的2层构造。(5)-2.第2外部电极第2外部电极10与不同于第I外部电极9的电位进行连接，分别配置在陶瓷胚体2的第I端面15以及第2端面16上。在本实施方式中，第2外部电极10绕至第I主面11以及第2主面12还有第I侧面13以及第2侧面14。第2外部电极10与第2内部电极4电连接，覆盖第2引出部22的露出部。如图2以及图4至图6所示，第2外部电极10包含与第2内部电极4的第2引出部22的露出部接触的基底层27以及在基底层27上根据必要而形成的上层28。基底层27可由镀膜、烧结 金属膜以及/或者导电性树脂膜等构成。在选择镀膜来构成基底层27的情况下，作为构成镀膜的金属，例如能够利用Cu、Ni、Ag、Pd、Ag-Pd合金、Au、Sn、Pb、Bi、Zn等。镀膜优选不含玻璃成分。另外，基底层27的厚度最厚的部分优选为I 20 μ m。前述的第2内层伪导体6起到促进成为基底层27的镀膜的析出以及生长这样的作用。在选择烧结金属膜来构成基底层27的情况下，作为构成烧结金属膜的金属，例如能够利用Cu、Ni、Ag、Pd、Ag-Pd合金、Au等。在烧结金属膜可含有玻璃成分。另外，烧结金属膜可与陶瓷胚体2和内部电极3以及内部电极4同时地烧成而得到，也可以在烧成后的陶瓷胚体2上涂敷导电性膏后进行焙烤而得到。在选择导电性树脂膜来构成基底层27的情况下，利用热硬化性树脂以及金属填料进行混合的混合物来形成导电性树脂膜。在选择上述烧结金属膜或者导电性树脂膜的情况下，基底层27的厚度最厚的部分优选为10 50 μ m。在图示的实施方式中，基底层27由与第2内部电极4以及第2内层伪导体6的各露出部接触的镀膜29、以及在该镀膜29上形成的烧结金属膜30来构成。在第2外部电极10中，在再进一步形成在上述基底层27上形成有上层28的情况下，上层28例如由镀膜来构成。作为构成上层28的镀膜的金属，例如能够利用Cu、Ni、Ag、Pd、Ag-Pd合金、Au、Sn、Pb、Bi、Zn等。上层28的镀膜可由多个层来构成。在该情况下,优选的是构成为Ni镀层以及Ni镀层上的Sn镀层的2层构造。上层28的镀膜的厚度优选每I层为I 10 μ m。(6)制造方法层叠陶瓷电容器I例如按照以下来制造。(6)-1.准备要成为陶瓷层17的陶瓷生片(green sheet)、内部电极用导电性膏以及外部电极用导电性膏。内部电极用导电性膏兼用作内层伪导体用导电性膏以及外层伪导体用导电性膏。在陶瓷生片和内部电极用以及外部电极用的各导电性膏中含粘合剂以及溶剂，可利用公知的有机粘合剂或有机溶剂。
(6)-2.在陶瓷生片上，例如以规定的图案通过丝网印刷等印刷导电性膏，来形成内部电极图案、内层伪导体图案以及外层伪导体图案。(6)-3.将未印刷有内部电极图案的外层用陶瓷生片、印刷了外层伪导体图案的陶瓷生片、印刷了内部电极图案以及内层伪导体图案的陶瓷生片分别以规定片数且以规定顺序进行层叠，由此制作母层叠体。在此，在外层部中，通过调整未印刷有外层伪导体图案的陶瓷生片的叠层片数，能够调整前述间隔d以及间隔g，而且能够根据需要，调整距离b。或者，也可以通过调整外层用陶瓷生片的厚度，来调整间隔d以及间隔g、距离b。(6)-4. 在层叠方向对母层叠体进行挤压。(6)-5.将母层叠体裁切成为规定的尺寸，切出未加工的陶瓷胚体。(6)-6.对未加工的陶瓷胚体进行烧成。由此，获得图示的陶瓷胚体2。烧成温度也可根据陶瓷或内部电极的材料不同而不同，优选为900 1300°C。其后，根据必要，进行滚筒抛光(barrel polishing)。由此，将陶瓷胚体2的拐角部或棱部倒角或倒棱。(6)-7.对抛光后的陶瓷胚体2进行镀处理。由此，形成第I外部电极9的由镀膜构成的基底层25。此时，如图3所示，不仅第I内部电极3而且第I内层伪导体5以及外层伪导体7露出至侧面13以及侧面14上，以这些的露出部分为起点，来进行镀的析出，因此能够高效地形成第I外部电极9的基底层25。镀处理中，优选应用基于旋转滚筒法的电解镀。镀方法优选为旋转滚筒镀。在镀处理中，利用钢球等的导电性媒介。外层伪导体7由于具有2个露出部，因此在镀工序中，只要导电性媒介与一方的露出部进行接触，即可对另一方的露出部进行通电。也就是说，与媒介进行接触的概率变高，提高通电效率。由此，能够短缩用于形成基底层25的镀时间。在该镀处理中，同时能够以第2内部电极4以及第2内层伪导体6的各露出部为镀析出的起点，形成第2外部电极10的基底层27中的镀膜29。在镀处理后，优选以600 900°C的温度进行热处理。由此，能够提高镀膜相对于陶瓷胚体2的粘结力。(6)-8.第2外部电极10的基底层27中的烧结金属膜30通过涂敷导电性膏并进行焙烤来形成。焙烤温度优选为700 900°C。(6)-9.为了形成第I外部电极9的上层26以及第2外部电极10的上层28而进行镀处理。
如此这样，完成形成叠陶瓷电容器I。[第2实施方式]本发明的第2实施方式如图8所示。图8是与图3对应的图。在图8中，对与图3所示的要素相当的要素赋予相同的参照标号，并省略其重复的说明。在第2实施方式的层叠陶瓷电容器Ia中，外层伪导体7a不是在宽度方向上贯通陶瓷胚体2而形成，而是沿宽度方向分离地形成。[第3实施方式]本发明的第3实施方式如图9以及图10所示。图9是与图I对应的图，图10是与图3对应的图。在图9以及图10中，对与图I以及图3所示的要素相当的要素赋予相同的参照标号，并省略其重复说明。
在第3实施方式的层叠陶瓷电容器Ib中，第I外部电极9b包含基底层25以及上层26，特征在于按照围绕陶瓷胚体2的第I侧面13以及第2侧面14还有第I主面11以及第2主面12的方式进行配置。在该实施方式中，优选对成为主面11以及主面12的陶瓷层17以前述的烧成后的抛光工序进行切除，在主面11以及主面12各自的至少一部分使外层伪导体7露出。由此，由于在主面11以及主面12上追加了镀的析出点，因此能够易于以围绕的状态来形成成为第I外部电极9b的基底层25的镀膜。另外，外层伪导体7并不必在主面11以及主面12上全面性地露出，可以呈不连续状(例如，呈斑点状)分布地露出。在此，外层伪导体7的主面11以及主面12中的露出部分优选从第I侧面13至第2侧面14均匀地分布，另外，优选从第I侧面13至第2侧面14不间断地露出。如此，从第I侧面13至第2侧面14即使只有稍许，在存在外层伪导体7连续地露出的部分的情况下，通电面积成为涉及从主面11以及主面12中的第I侧面13侧至第2侧面14侧为止的情况，因此能够使通电效率成为最高。根据本实施方式，通过在为了形成第I外部电极9b的基底层25的镀工序中所产生的镀生长的过程，使镀膜围绕陶瓷胚体2而相连，能够使可成为镀的析出点的电极面积变大，从该时刻点起提高通电效率，在单位时间所能生长的膜厚变厚。也就是说，根据该实施方式，第I外部电极9b的基底层25中，能够使用于形成规定的膜厚的时间变短，削减成本。在前述第I实施方式中，在陶瓷胚体2的主面11以及主面12存在有第I外部电极9的前端部分。由于安装该层叠陶瓷电容器I的基板的挠曲等而对第I外部电极9的前端部分施加应力时，以此为起点，基底层25发生剥离的可能性高。但是，在该实施方式中，第I外部电极％是无端部的，不存在前端部分，从而不易发生剥离的问题。另外，在第I实施方式中，位于主面11以及主面12上的第I外部电极9的基底层25的前端部分成为在通过镀来形成上层26时所利用的镀液的浸入的入口，存在降低可靠性的可能性。但是，在该实施方式中，在第I外部电极9b的基底层25由于不存在前端部分，从而不易产生可靠性降低的问题。另外，第I外部电极9b由围绕陶瓷胚体2的镀膜来构成，由此，能够使该第I外部电极％成为沿着陶瓷胚体2的外表面的平滑外部电极。由此，层叠陶瓷电容器Ib在其安装时不易发生翻转，其姿态稳定。
[第4实施方式]本发明的第4实施方式如图11至图12所示。图11是与图2对应的图，图12是与图6对应的图。在图11以及图12中，对与图2以及图6所示的要素相当的要素赋予相同的参照标号，并省略其重复说明。第4实施方式的层叠陶瓷电容器Ic的特征在于在与外层伪导体7相同的面上配置第2外层伪导体8。另外，第2外部电极IOc的基底层27整体由镀膜构成。由此，能够同时形成第I外部电极9以及第2外部电极IOc的基底层25以及基底层27。第2外层伪导体8作为构成第2外部电极IOc的基底层27的镀膜的析出点而发挥作用，能够提高通电效率。[其他的实施方式] 伪导体、尤其是外层伪导体也可以对电特性的发现有贡献。并且，伪导体可以为任何形状，例如，外层伪导体也可以与内部电极相同的形状。[实验例]基于第3实施方式，制作以下的层叠陶瓷电容器。(I)陶瓷胚体的长度方向尺寸X宽度方向尺寸1. 6mmXO. 8mm(其中，高度尺寸因样品不同而不同。)(2)第I外部电极基底层厚度10 μ m的Cu镀膜上层厚度3 μ m的Ni镀膜以及Ni镀膜上的厚度3 μ m的Sn镀膜(3)第2外部电极基底层厚度10 μ m的Cu镀膜以及Cu镀膜上的厚度15 μ m的Cu烧结金属膜上层厚度3 μ m的Ni镀膜以及Ni镀膜上的厚度3 μ m的Sn镀膜(4)内部电极内部电极间距离与后述的间隔d相同内部电极的厚度0. 56 μ m内部电极的片数345片(5)内层伪导体与内部电极相同(6)外层伪导体外层伪导体彼此的间隔d :如表I所不外层伪导体的厚度0. 56 μ m每一外层伪导体群的外层伪导体的片数η :如表I所示上下的外层部各自的外层伪导体的总数N :如表I所示外层伪导体群彼此的间隔g :如表I所示如表I所示，关于改变了 d、η、N以及g的各样品，对BDV以及镀附着不良进行评价。另外，在对d以及g进行测量时，按各样品分别准备3个，对陶瓷胚体直至宽度方向尺寸的1/2程度进行抛光，在抛光面使长度方向尺寸以及厚度方向尺寸所规定的剖面进行露出。接下来，关于d，在上述剖面中，对位于长度方向尺寸的1/2程度且处于第I主面侧的外层部的外层伪导体彼此的所有的间隔，通过电子显微镜来进行测量，来求取3个样品的平均值。另外，关于g，在上述剖面中，针对位于长度方向尺寸的1/2程度且处于第I主面侧的外层部的外层伪导体群彼此的所有的间隔，也相同地通过电子显微镜进行测量，来求取3个样品的平均值。关于BDV，各样品分别准备10个，通过直流电压击穿试验机，以升压速度100V/秒的条件进行了测量。关于镀附着不良，分别准备1500个在形成了成为第I外部电极中的基底层的Cu镀膜的阶段下的样品，通过光学显微镜来确认在外层部与内层部之间的Cu镀膜的状态，将镀膜断开的情形作为镀附着不良，在1500个样品中，求取成为了镀附着不良的样品数。 另外，上述第I外部电极中的成为基底层的Cu镀膜按照以下来形成。首先，利用PH8. 5、浴液温25°C的包含14g/L的焦磷酸铜、120g/L的焦磷酸钾以及10g/L的草酸钾的镀浴液，通过旋转滚筒镀，在电流密度O. lA/dm2的条件下，60分钟，进行冲击Cu镀，接下来，利用pH8. 8、浴液温55°C的、上村工业制焦磷酸盐工序用浴液，通过旋转滚筒镀，在电流密度O. 3A/dm2的条件下，60分钟，通过进行有厚度的Cu镀，来形成Cu镀膜。表I
权利要求
1.一种层叠陶瓷电子部件，其中，具备 陶瓷胚体，其由多个陶瓷层层叠而形成，作为外表面，具有相互对置的第I主面以及第2主面、相互对置的第I侧面以及第2侧面和相互对置的第I端面以及第2端面； 第I内部电极，其配置在所述陶瓷胚体的内部，并具有第I对置部以及从所述第I对置部引出至所述陶瓷胚体的所述外表面的第I引出部； 第2内部电极，其配置在所述陶瓷胚体的内部，并具有隔着所述陶瓷层与所述第I对置部对置的第2对置部、以及从所述第2对置部引出至所述陶瓷胚体的所述外表面的第2引出部; 第I外部电极，其配置在所述陶瓷胚体的所述外表面上，并具有直接覆盖所述第I引出部的露出部的镀膜；和 第2外部电极，其配置在所述陶瓷胚体的所述外表面上，与所述第2引出部的露出部电连接，并且与不同于所述第I外部电极的电位连接， 在将连结所述第I主面以及所述第2主面的方向定义为高度方向， 沿着所述高度方向，将所述第I内部电极以及所述第2内部电极所存在的区域定义为内层部， 且沿着所述高度方向，将所述第I内部电极以及所述第2内部电极均不存在的区域定义为外层部时， 在所述外层部配置有外层伪导体，该外层伪导体按照在将所述陶瓷胚体沿着所述高度方向进行了投影的情况下与所述第I引出部重叠的方式配置且引出至所述陶瓷胚体的所述外表面， 通过所述第I外部电极的所述镀膜直接覆盖所述外层伪导体的露出部， 通过沿所述高度方向按规定间隔连续性地配置2片以上的所述外层伪导体，形成多个外层伪导体群， 在将所述外层伪导体群内的所述外层伪导体彼此的间隔设为d，将所述外层伪导体群彼此的间隔设为g时，g比d大。
2.根据权利要求I所述的层叠陶瓷电子部件，其中 并且，满足g≤6 μ m。
3.根据权利要求I或2所述的层叠陶瓷电子部件，其中 在将连结所述第I侧面以及所述第2侧面的方向定义为宽度方向， 且将连结所述第I端面以及所述第2端面的方向定义为长度方向时， 沿所述长度方向的所述第I侧面以及所述第2侧面的各尺寸比沿所述宽度方向的所述第I端面以及所述第2端面的各尺寸长， 所述第I对置部是具有长边以及短边的长方形状， 所述第I引出部从所述第I对置部的所述长边引出至所述第I侧面以及所述第2侧面中的至少一方。
4.根据权利要求3所述的层叠陶瓷电子部件，其中 所述第I引出部按照在所述长度方向上跨到所述第I侧面以及所述第2侧面中的至少一方的中央的方式而被引出。
全文摘要
本发明提供层叠陶瓷电子部件，在内部电极的露出部使镀膜析出时，为了实现更可靠的镀生长，在不存在有任意的内部电极的外层部形成有伪导体时，存在层叠陶瓷电子部件的可靠性例如BDV出现降低的情形。通过沿高度方向按规定间隔连续性地配置2片以上的外层伪导体(7)，形成多个外层伪导体群(31)。将外层伪导体群(31)内的外层伪导体(7)彼此的间隔设为d，外层伪导体群(31)彼此的间隔设为g时，g比d大。由此，在确保镀析出点的同时，通过使外层伪导体群(31)彼此的间隔远离，能够缓和由于外层伪导体(7)对内部电极(3、4)的按压，能够防止局部性地使内部电极间距离变短，进而能够防止BDV的降低。
文档编号H01G4/30GK102832043SQ201210190680
公开日2012年12月19日 申请日期2012年6月11日 优先权日2011年6月16日
发明者樱谷昌弘, 山本重克 申请人:株式会社村田制作所