专利名称：四方扁平无接脚封装及其制造方法
技术领域：
本发明关于ー种四方扁平无接脚(Quad Flat Non-Ieaded ;QFN)封装及其制造方法，更具体而言，关于ー种具有多个复合凸块的四方扁平无接脚封装。
背景技术：
半导体封装方法已广泛用于以较佳的可靠性电性连接一半导体芯片至一外部组件，且亦用于保护半导体芯片免受外部条件所造成的损坏。然而，所用的封装材料及封装方法不仅与制造成本相关联，且亦影响所封装的芯片的运作效能。为此，所选用的封装结构及其材料变得至关重要。在若干种封装技术中，四方扁平无接脚(Quad Flat Non-leaded ;QFN)半导体封装近年来由于其封装尺寸较小而广受欢迎。在ー现有四方扁平无接脚半导体封装中，ー芯片 藉由导线而电性连接至一导线框架，该芯片的姆ー接合焊垫(bond pad)分别电性连接至该导线框架的一相对应接脚。对于ー覆晶(flip chip)四方扁平无接脚封装10，ー芯片101藉由凸块105而电性连接至一导线框架103，如图IA或图IC所示。芯片101藉由以一焊锡凸块(图1A)或一具有ー焊帽(solder cap)的铜柱(copper pillar)进行焊接接合而被倒装并接合于导线框架103上。因采用使该焊锡凸块或铜柱上的焊帽熔融的回流焊接来焊接接合芯片101的凸块105与导线框架103的接脚，故接脚宽度将受限于是否具有足够的空间以避免熔融的焊锡在回流焊接エ艺期间溢流至接脚的相对侧(图1B)。若该熔融的焊锡107溢流于接脚的相对侧上，将导致其他エ艺(例如封装或表面粘着技术(surface mountingtechnology, SMT))的组装缺陷。遗憾地，有时因芯片尺寸及封装尺寸的限制，可能无法将接脚宽度设计成具有足够的空间以避免熔融的焊锡溢流。有鉴于此，此项技术中亟需提供ー种可改良接脚宽度的限制且亦能降低一封装结构的制造成本的解决方案。
发明内容
本发明的主要目的在于提供ー种四方扁平无接脚(Quad Flat Non-leaded, QFN)封装，其包含ー芯片、一导线框架、多个复合凸块及一封装体。该芯片具有多个焊垫，且该导线框架具有多个接脚。在该芯片接合至该导线框架之前，一半固化封装体形成于该导线框架的所述多个接脚间的空间中。每一所述多个复合凸块具有一第一导电层及一第二导电层。该第一导电层电性连接于所述多个焊垫其中之一与该第二导电层之间，且该第二导电层电性连接于该第一导电层与所述多个接脚其中之一之间。该封装体适可封装该芯片、所述多个接脚及所述多个复合凸块。藉此，提供ー种具有多个复合凸块及一半固化封装体的四方扁平无接脚封装，其中该半固化封装体在该芯片接合至该导线框架之前形成于该导线框架的所述多个接脚间的空间中。为提供所述四方扁平无接脚封装，本发明的制造方法包含以下步骤形成多个导线框架模组；形成多个芯片模组，各该芯片模组具有ー芯片，该芯片与多个复合凸块连接；分别连接所述多个复合凸块至所述多个接脚而将所述多个导线框架模组接合至所述多个芯片模组；以及封装并单离(singulating )所述多个芯片模组与所述多个导线框架模组而形成多个四方扁平无接脚封装。当采用ー热超声波接合(thermo-ultrasonic bonding)时,该形成多个导线框架模组的步骤包含以下步骤藉由一半固化封装体形成一上部単元至一顶部载体上；藉由设置一矩阵导线框架于一底部载体上而形成一下部単元，其中该矩阵导线框架包含多个接脚；层压该半固化封装体与该矩阵导线框架以使所述多个接脚接触该顶部载体，进而接合该上部単元与该下部単元；完全固化该封装体并移除该顶部载体以确保接脚的上表面不低于该封装体，进而形成所述多个导线框架模组。须注意者，该将所述多个导线框架模组接合至所述多个芯片模组的步骤可藉由热超声波接合、回流焊接(reflowing)及施用一导电胶其中之一而执行。相较于现有技术，本发明具有以下有益效果本发明的四方扁平无接脚封装及其制造方法以复合凸块及一所封装的矩阵导线框架取代现有凸块，故该四方扁平无接脚封装的所述多个复合凸块间的节距及所述多个复合凸块的高度可得以控制，且由所述多个复合 凸块形成的较短的互连回路可减小电阻及电感并改良整个该四方扁平无接脚封装的效能。为让本发明的上述目的、技术特征和优点能更明显易懂，下文以较佳实施例配合所附附图进行详细说明。
图IA至图IC为现有覆晶四方扁平无接脚封装的不意图；图2A为根据本发明ー较佳实施例的一四方扁平无接脚封装结构的剖面图；图2B为根据本发明ー较佳实施例的另一四方扁平无接脚封装结构的剖面图；图3A至图3E为例示根据本发明一实施例的一种制造一四方扁平无接脚封装的一导线框架模组的方法的示意图；图4A至图4C为例示根据本发明ー实施例的一种制造一四方扁平无接脚封装的一芯片的方法的示意图，该芯片电性连接多个复合凸块；图5A至图5B为例示根据本发明ー实施例的一种制造一四方扁平无接脚封装的方法的示意图；图6为本发明的一矩阵导线框架的示意图；图7为根据本发明较佳实施例的另ー态样的ー复合凸块的剖面图；以及图8为根据本发明较佳实施例的另ー态样的ー芯片的剖面图。主要元件符号说明I 四方扁平无接脚封装I’ 四方扁平无接脚封装2 :复合凸块3a :上部单元3b :下部单元3d:导线框架模组3e :导线框架模组
6 :矩阵导线框架10 :覆晶四方扁平无接脚封装11 :芯片13 :导线框架15:复合凸块17 :封装体17’ 完全固化封装体17":半固化封装体19 :封装介面 21 :凸块下金属化层23:第一导电层25:第二导电层27:第三导电覆盖层29:阻隔层30:晶圆31 :底部载体41 :顶部载体51 :重布层101 :芯片103 :导线框架105:凸块107 :焊锡111 :焊垫113:有效表面115:钝化层131 :接脚131a:内部接脚区131b :外部接脚区151:第一导电层153:第二导电层
具体实施例方式以下将透过实施例来解释本发明内容。本发明关于ー种四方扁平无接脚封装及其制造方法。然而，本发明的实施例并非用以限制本发明需在如实施例所述的任何环境、应用或方式方能实施。因此，关于实施例的说明仅为阐释本发明的目的，而非用以直接限制本发明。需说明者，在以下实施例及图示中，与本发明非直接相关的元件已省略而未绘示；且为易于理解，附图中各元件间的尺寸关系以夸大的方式绘示。參照图2A，其中显示根据本发明的一四方扁平无接脚封装I的一较佳实施例。四方扁平无接脚封装I包含ー芯片11、一导线框架13、多个复合凸块15以及一封装体17。
芯片11具有一有效表面113、多个焊垫111以及一钝化层。焊垫111形成于芯片11的有效表面113上。更具体而言，焊垫111布置于有效表面113的四侧；在其他态样中，焊垫111可仅布置于有效表面113的二平行侧。各该焊垫111皆被钝化层115局部覆盖，故各该焊垫111的某一部分为暴露的以供电性连接。在本发明中，芯片11可为例如一显示驱动器电路集成电路(integrated circuit ;IC)、一影像感测器集成电路、一存储器集成电路、一逻辑集成电路、一类比集成电路、一超高频(ultra-high frequency ;UHF)集成电路或一射频(radio frequency ；RF)集成电路,但本发明并不仅限于此。导线框架13具有多个接脚131，接脚131在本实施例中被布置于四个侧而形成一正方形(图未示出)。每一接脚131具有一内部接脚区131a及一外部接脚区131b。如图2A所示，各该内部接脚区131a与各该外部接脚区131b具有一高度差，内部接脚区131a高于外部接脚区131b。
复合凸块15电性连接于芯片11与导线框架13之间。每一复合凸块15具有一第一导电层151及一第二导电层153,且第二导电层153软于第一导电层151。第一导电层151电性连接于芯片11的所述多个焊垫111其中之一相对应焊垫111与第二导电层153之间。第二导电层153电性连接于第一导电层151与导线框架13的接脚131的内部接脚区131a其中之一相对应内部接脚区131a之间。因此，复合凸块15藉由第一导电层151而电性连接至芯片11的焊垫111，且藉由第二导电层153而电性连接至导线框架13的接脚131的内部接脚区131a。第一导电层151的一材料可选自由以下组成的群组铜、镍、铝、锌及其组合。第二导电层153的一材料可选自由以下组成的群组金、铜、银、锡、锌、铟及其组合。由金制成的第二导电层153所形成的一厚度至少小于复合凸块15的总高度的一半。减少金会降低制造成本。须注意者，上述复合凸块15仅供作为一实例；如此项技术中的通常知识者可理解，复合凸块15亦可为由其他现有凸块相组合而形成的“复合”凸块结构(例如，复合凸块由二层柱形凸块形成)，以满足对不同种类的倒装芯片与基板间的电性连接的不同需求并藉由减少金的使用而降低制造成本。封装体17封装芯片11、接脚131及复合凸块15。在该实施例中，封装体17围绕芯片11及复合凸块15而形成，并覆盖除导线框架13的接脚131的外部接脚区131b的底面以外的导线框架13的几乎整个表面。封装体17的一材料可选自例如丙烯酸树脂、聚酰亚胺树脂或聚砜树脂等热塑性树脂，例如环氧树脂、酚醛树脂、三聚氰胺树脂或聚脂树脂等热固性树脂，或其组合。此外，封装体17较佳由具有低热膨胀系数(coefficient of thermalexpansion, CTE)及低模量的材料制成。各该复合凸块15藉由热超声波接合、回流焊接或在其之间施用导电胶而连接至导线框架13的接脚131的相对应内部接脚区131a的上表面。在该实施例中，复合凸块15藉由热超声波接合而连接至接脚131。在本发明的另一态样中，四方扁平无接脚封装更包含多个电镀结构，所述多个电镀结构其中之一附着于该第二导电层与接脚之间以藉由回流焊接而将各该复合凸块连接至该导线框架的接脚的相对应内部接脚区。该电镀结构为一焊锡或一具有一焊帽的铜柱。此外，在本发明的另一态样中，四方扁平无接脚封装更包含多个导电胶，所述多个导电胶分别设置及附着于每一所述多个复合凸块与所述多个接脚其中之一相对应接脚之间。导电胶可为银胶或焊锡。
须注意者，在热超声波接合之后将出现热应力，且内部接脚区131a的上表面将会弯曲、裂开或甚至断裂。同时，若应用一低熔融温度的软熔融材料作为焊料(图未示出)以接合凸块15与导线框架13的接脚131的内部接脚区131a，则该软熔融材料将会溢流并于另一组装过程中造成某些缺陷。为避免此类缺陷，本发明更提供一种四方扁平无接脚封装I’，其采用一种特定制造方法并将稍后予以详述，四方扁平无接脚封装I’更具有一封装介面19，封装介面19不高于导线框架13的一上表面，如图2B所示。更详细而言，封装体17仅围绕芯片及复合凸块形成，完全固化封装体17’于封装体17下面围绕导线框架13的接脚131形成，且封装体17与完全固化封装体17’间的介面即为封装介面19。在下文中，将参照上述说明以及附3A至图3E、图4A至图4C、图5A至图5B详细说明用于制造本发明上述实施例的四方扁平无接脚封装的制造方法。须注意者，为简明起见，在以下说明及附图中仅以一个芯片作为一代表性实例来说明用于制造四方扁平无接脚封装的制造方法，且各元件的材料或相关说明与上述相同而予以省略。在该特定制造方法中，并非在熟知的四方扁平无接脚封装制造方法中提供一矩阵 导线框架，而是提供多个导线框架模组。参照图3A，如图所示，形成一半固化封装体17"至一顶部载体41上而形成一上部单元3a。顶部载体41可为金属、玻璃、有机薄膜或塑胶，其可为半固化封装体17"提供一扁平表面及适当强度。然后，如图3B所示，藉由设置一矩阵导线框架6(如图6所示)于一底部载体31上而形成一下部单元3b，载体31可为有机薄膜、玻璃、塑胶或金属。如图3B及图6所示，矩阵导线框架6包含多个导线框架13，各该导线框架13包含多个接脚131，且每一接脚131具有一内部接脚区131a及一外部接脚区131b。底部载体31与导线框架13间的适当附着为另一工艺所需。须注意者，并不限制图3A及图3B所示过程的执行顺序。然后，如图3C所示，层压半固化封装体17"与该矩阵导线框架以使接脚131接触顶部载体41，进而接合上部单元3a与下部单元3b。更详细而言，顶部载体41接触接脚131的内部接脚区131a的上表面。因半固化封装体17"被部分地固化且为一半流质物质(semifluid substance),故除内部接脚区131a的上表面及外部接脚区131b的底面外的接脚131将被上部单元3a的半固化封装体17"密封。接着，参照图3D，如图所示，将半固化封装体17"完全固化为完全固化封装体17’并移除顶部载体41，进而形成一导线框架模组3d (或图3E所示的3e)于该矩阵导线框架的每一导线框架13上。在移除顶部载体41之后，完全固化封装体17’的上表面可与接脚131的内部接脚区131a的上表面一样高(或如图3E所示低于内部接脚区131a的上表面)。因此，形成矩阵导线框架上的导线框架模组3d (或图3E所示的3e)。参照图4A，如图所示，提供一晶圆30。晶圆30形成有内部电路、一有效表面113、多个焊垫111以及一钝化层115。焊垫111设置于有效表面113上且被钝化层115局部覆盖以提供暴露区域(或称为“开口”)。信号将经由焊垫111的所述多个暴露区域而自所述多个内部电路传送或传送至所述多个内部电路。参照图4B，如图所示，形成一复合凸块15于每一焊垫111上。每一复合凸块15包含一第一导电层151及一第二导电层153，且第一导电层151直接连接至且设置于焊垫111其中之一相对应焊垫111与第二导电层153之间。因此，晶圆30的所述多个内部电路与复合凸块15经由焊垫111的所述多个暴露区域而电性连接。然后，如图4C所示，切割晶圆30以提供多个芯片11，各该芯片11皆电性连接多个复合凸块15。如此项技术中的通常知识者在回顾上述说明之后将理解，在本发明中亦可应用用于复合凸块的其他现有方法，且对此不再予以赘述。另一方面，根据图3A至图3E所示步骤提供多个导线框架模组，所述多个导线框架模组设置于并形成于一底部载体31上的矩阵导线框架6上。矩阵导线框架6 (如图6所示)包含多个导线框架13，且各该导线框架13具有多个如上所述的接脚131。并且，除内部接脚区131a的上表面及外部接脚区131b的底面外，矩阵导线框架6的接脚131被完全固化封装体17’封闭。图5A显示以下步骤藉由复合凸块15来接合各该芯片11至该矩阵导线框架上的导线框架模组的导线框架13的相对应多个接脚131。各该芯片11藉由多个复合凸块15而电性连接至该矩阵导线框架的部分接脚131。每一复合凸块15的第二导电层153藉由热超声波接合、回流焊接及施用一导电胶而直接连接至导线框架13的相对应接脚131的内部接脚区131a的上表面。已知若应用回流焊接，则复合凸块15与内部接脚区131a之间会存在焊锡，此种焊锡未示出于图5A中。然后，如图5B所示，对芯片11、该矩阵导线框架上的导线框架13以及复合凸块 15予以封装。封装体17围绕芯片11及复合凸块15而形成，并藉由转移模塑(transfermolding)、丝网印刷、涂布或注射等而覆盖除接脚131的外部接脚区131b的底面外的导线框架13的几乎整个表面。在此类情形中会形成封装介面19，无论封装体17的材料是否与完全固化封装体17'者相同。最后，如第2图所示，单离该矩阵导线框架并剥除底部载体31以形成四方扁平无接脚封装I。四方扁平无接脚封装I包含已封装的芯片11其中之一及部分已封装的该矩阵导线框架。当采用热超声波接合时，在热超声波接合之后将出现热应力，且内部接脚区131a的上表面将不会弯曲、开裂或甚至断裂。并且，在本发明中将不再出现熔融焊锡溢流。在另一态样中，复合凸块可更包含至少一凸块下金属化(under bumpmetallization ;UBM)层、或一第三导电覆盖层及一阻隔层。参照图7,如图所示,芯片11经由多个焊垫111而电性连接至多个复合凸块。各该复合凸块2包含一凸块下金属化(UBM)层21、一第一导电层23、一第二导电层25、一第三导电覆盖层27以及一阻隔层29。凸块下金属化层21设置于第一导电层23与芯片11的焊垫111之间。第一导电层23位于凸块下金属化层21上，第二导电层25继而位于第一导电层23上。第三导电覆盖层27覆盖各该复合凸块2的表面,其包括第二导电层25及第一导电层23。阻隔层29位于第一导电层23与第二导电层25之间。凸块下金属化层21的一材料可选自钛、鹤、铜、金及其合金。第三导电覆盖层27可由金制成，但本发明并不仅限于此。阻隔层29可由镍制成，但本发明并不仅限于此。此外，图4A所示形成晶圆30的步骤可更包含以下步骤形成一重布层(redistribution layer ；RDL) 51于芯片11的各该焊垫111上，以用于各该复合凸块2的第一导电层151间的电性连接；以及如图8所示，形成一第一导电层151于各该重布层51上并形成一第二导电层153于第一导电层151上以重新布置凸块位置，进而形成复合凸块15。藉由所述多个复合凸块，四方扁平无接脚封装I的复合凸块15间的节距及其高度可得以控制，且由所述多个复合凸块15形成的短互连回路可减小电阻及电感并改良整个四方扁平无接脚封装的效能。此外，对导线框架进行预先模制可避免内部接脚区的不同水平高度等问题并保护接脚表面。上述的实施例仅用来举例本发明的实施态样，以及阐述本发明的技术特征，并非 用来限制本发明的保护范畴。任何熟悉此技术者可轻易完成的改变或均等性的安排均属于本发明所主张的范围，本发明的权利保护范围应以权利要求为准。
权利要求
1.一种四方扁平无接脚封装，包含-H-* LL 一心片； 一导线框架，具有多个接脚； 多个复合凸块，每一所述多个复合凸块具有一第一导电层及一第二导电层，该第一导电层电性连接于该芯片与该第二导电层之间，且该第二导电层电性连接于该第一导电层与所述多个接脚其中之一之间；及 一封装体，封装该芯片、所述多个接脚及所述多个复合凸块，且该封装体具有一封装介面，该封装介面不高于该导线框架的一上表面。
2.如权利要求I所述的四方扁平无接脚封装，其特征在于，更包含多个电镀结构，所述多个电镀结构其中之一附着于该第二导电层与所述多个接脚其中之一之间。
3.如权利要求2所述的四方扁平无接脚封装，其特征在于，每一所述多个电镀结构为一焊锡及一具有一焊帽的铜柱其中之一。
4.如权利要求I所述的四方扁平无接脚封装，其特征在于，更包含一第三导电覆盖层，该第三导电覆盖层覆盖所述多个复合凸块的多个表面。
5.如权利要求I所述的四方扁平无接脚封装，其特征在于，该芯片包含一重布层，该重布层电性连接每一所述多个复合凸块的该第一导电层。
6.如权利要求I所述的四方扁平无接脚封装，其特征在于，更包含多个导电胶，所述多个导电胶分别设置及附着于每一所述多个复合凸块与所述多个接脚的一相对应接脚之间。
7.如权利要求I所述的四方扁平无接脚封装，其特征在于，该封装体为一热固性树脂。
8.如权利要求I所述的四方扁平无接脚封装，其特征在于，该第一导电层的一材料选自铜、镍、铝、锌及其组合。
9.如权利要求I所述的四方扁平无接脚封装，其特征在于，该第二导电层的一材料选自金、铜、银、锡、锌、铟及其组合。
10.一种用于多个四方扁平无接脚封装的制造方法，包含以下步骤 形成一半固化封装体于一矩阵导线框架的多个接脚之间，该矩阵导线框架位于一底部支撑载体上； 接合多个芯片于该矩阵导线框架的所述多个接脚上，该半固化封装体已完全固化后，每一所述多个芯片藉由多个凸块与该矩阵导线框架的部分所述多个接脚电性连接； 封装所述多个芯片及该矩阵导线框架；及 单离已封装的所述多个芯片及已封装的该矩阵导线框架以形成一四方扁平无接脚封装，其中该四方扁平无接脚封装包含已封装的所述多个芯片其中之一及部分已封装的该矩阵导线框架。
11.如权利要求10所述的制造方法，其特征在于，该半固化封装体不高于该矩阵导线框架的所述多个接脚的一上表面。
12.如权利要求10所述的制造方法，其特征在于，每一所述多个接脚具有一内部接脚区及一外部接脚区，且每一所述多个接脚的该内部接脚区的一底面高于每一所述多个接脚的该外部接脚区的一底面。
13.如权利要求10所述的制造方法，其特征在于，每一所述多个凸块为一复合凸块，该复合凸块具有一第一导电层及一第二导电层，该第二导电层较该第一导电层软。
14.如权利要求12所述的制造方法，其特征在于，每一所述多个芯片与该矩阵导线框架的该部分所述多个接脚的所述多个内部接脚区的一上表面电性连接。
15.如权利要求10所述的制造方法，其特征在于，所述多个凸块藉由一热超声波接合直接连接该矩阵导线框架的所述多个接脚。
全文摘要
本发明提供一种四方扁平无接脚(Quad Flat Non-leaded；QFN)封装，其包含一芯片、一导线框架、多个复合凸块及一封装体。该芯片具有多个焊垫，且该导线框架具有多个接脚。每一所述多个复合凸块具有一第一导电层及一第二导电层。该第一导电层电性连接于所述多个焊垫其中之一与该第二导电层之间，且该第二导电层电性连接于该第一导电层与所述多个接脚其中之一之间。该封装体适可封装该芯片、所述多个接脚及所述多个复合凸块。藉此，提供一具有多个复合凸块及一半固化封装体的四方扁平无接脚封装，其中该半固化封装体在该芯片接合至该导线框架之前形成于该导线框架的所述多个接脚间的空间中。
文档编号H01L21/60GK102820276SQ20121018649
公开日2012年12月12日 申请日期2012年6月7日 优先权日2011年6月10日
发明者沈更新 申请人:南茂科技股份有限公司