互连结构及其制造方法
【专利摘要】本发明提供一种互连结构及其制造方法，将碳纳米互连技术嵌入传统的CMOS局部铜互连技术中，使用碳纳米管作为局部互连的通孔或接触孔的互连材料，使用石墨烯纳米带作为局部互连的金属线互连材料，大幅度降低铜互连技术因局部互连尺寸较小而带来的寄生电阻以及连线之间的寄生电容；同时使用密闭空腔作为局部互连的互连介质，有效地降低了层间寄生电容；本发明的互连结构及其制造方法，可以与现有的CMOS铜互连技术兼容，有效地降低了互连RC延迟，提高了芯片性能，控制了芯片成本。
【专利说明】互连结构及其制造方法
【技术领域】
[0001]本发明涉及半导体制造领域，尤其涉及一种互连结构及其制造方法。
【背景技术】
[0002]现在社会信息量急剧增加，对信息的处理、传输和存储提出越来越高的要求。作为 信息产业的支柱，半导体产业尤其是CMOS技术在这一需求的推动下，一直按摩尔定律高速 发展，成为近50年发展最迅猛的产业。
[0003]随着CMOS技术的高速发展，芯片上器件的集成度不断提高，芯片速度也越来越 快。为了满足器件集成度和速度的需求，Cu互连逐渐取代传统Al互连成为主流，同时互连 的线宽也不断减小，布线密度也越来越高。然而随着Cu互连线宽的进一步减小，由晶界和 表面引起的电子散射将造成铜电阻率的大幅度上升，加剧了由电阻和电容(RC)引起的互 连延迟，造成芯片整体性能的下降。
[0004]器件的延迟和互连的延迟共同决定着电路的最高工作频率。随着器件尺寸的不断 缩小，互连延迟已经超越了器件级延迟，成为影响电路工作频率的主要因素；特别是线宽的 缩小使Cu线电子输运受到表面和晶粒间界的散射增强，IOOnm以下Cu线电阻率急剧上升， 这将极大地影响电路的性能。低介电常数(low-k)介质的使用可以降低互连引入的寄生电 容，然而其应用也带来很多其它问题，如集成问题、可靠性问题等等，同时low-k材料介电 常数也将在1.5左右达到极限。预计电化学法或CVD法淀积Cu的技术和low-k材料的应 用可以继续到2020年，但后道Cu互连技术(包括光互连、碳纳米材料互连等技术)的研发 已刻不容缓。
[0005]石墨烯(graphene)是一种新颖的材料,它其实是单原子层的石墨,是指由单层碳 原子组成的六角型蜂巢晶格平面单层薄膜，是由一个碳原子层厚度组成的二维材料。而石 墨烯纳米带则是带状石墨烯，或者可以理解为展开的单壁碳纳米管，或者图形化后的石墨 烯结构。石墨烯材料具有非常优异的性能，包括高载流子迁移率、高电流密度、高机械强度、 闻热传导性能等。
[0006]石墨烯纳米带具有了石墨烯材料的优异性能及其自身的独特特性，包括:
[0007]1、高电导特性:有报道称其平均自由程可以有几百纳米，高电子迁移率近几个微 米；多层石墨纳米带的并联能大幅降低电阻，改善性能，小尺寸特性远远优于铜互连；
[0008]2、抗电迁移性能优越:其相邻碳原子依靠SP2价键形成键合，机械强度和抗电迁移 特性非常优越10E9A/cm2对比与Cu的10E6A/cm2，能够承载更大的电流密度；
[0009]3、热导性能更优越:单层石墨烯的热导有报道为5300W/mK，应用到互连技术中 时，可以具有更为优异的散热特性，从而提高互连的可靠性性能；
[0010]4、电阻率随不同GNR (锯齿形)边缘状态可以由半导体变化为导体，使得可以针对 不同边界结构来设计其不同的应用范围。
[0011]碳纳米管(Carbon Nanotube)则是一种管状的碳分子,管上每个碳原子采取SP2杂 化，相互之间以碳-碳O键结合起来，形成由六边形组成的蜂窝状结构作为碳纳米管的骨架。每个碳原子上未参与杂化的一对P电子相互之间形成跨越整个碳纳米管的共轭n电 子云。按照管子的层数不同，分为单壁碳纳米管和多壁碳纳米管。管子的半径方向非常细， 只有纳米尺度，而纳米管的长度可以达到数百微米。碳纳米管具有非常优异的机械和电学 特性，也是一种应用于互连技术的极具潜力的纳米材料，尤其是其沿催化剂的导向性生长 特性。
[0012]现有先进CMOS技术中一般定义互连为3个类型的层次，分别是局部互连、中间 互连和全局互连，其中局部互连为尺寸较小的层次，处于互连结构的底层，包括contact、 metal 1> vial、metal2、via2等层次,因其尺寸较小布线密度较高，更容易受到小尺寸Cu互 连中寄生电阻和寄生电容以及热散失引起的性能和可靠性影响；而中间互连和全局互连尺 寸比较大，布线密度较低，故而受到小尺寸效应的影响相对较小。
【发明内容】
[0013]本发明的目的在于提供一种互连结构及其制造方法，以有效地降低互连RC延迟， 提高芯片性能，控制芯片成本。
[0014]为了解决上述问题，本发明提供一种互连结构的制造方法，包括以下步骤:
[0015]提供半导体衬底，在所述半导体衬底上形成有嵌套层，所述嵌套层包括位于中心 的第一催化剂层、围绕所述第一催化剂层的第一介质层以及贯穿第一催化剂层的多个铜支 撑柱；
[0016]在所述嵌套层上形成石墨烯纳米带；
[0017]去除所述第一催化剂层，所述石墨烯纳米带、铜支撑住、第一介质层以及半导体衬 底形成密闭空腔；
[0018]在所述石墨烯纳米带上形成第二介质层，并刻蚀所述第二介质层以及石墨烯纳米 带，形成暴露出所述铜支撑柱顶部的通孔；
[0019]在所述通孔表面形成第二催化剂层，并在第二催化剂层上生长碳纳米管以填满所 述通孔。
[0020]进一步的,所述第一催化剂层的材料为Co、N1、Pt或Ru。
[0021]进一步的，所述第一介质层的材料为低K介质。
[0022]进一步的，采用激光直写方法在所述嵌套层上形成石墨烯纳米带。
[0023]进一步的，采用湿法腐蚀方式去除所述第一催化剂层。
[0024]进一步的，采用旋涂或沉积方式在所述石墨烯纳米带上形成第二介质层。
[0025]进一步的，所述第二介质层的材料为低K介质。
[0026]进一步的，所述第二催化剂层采用PVD、CVD, PLD或ALD方式沉积形成。
[0027]进一步的，所述第二催化剂层的材料为Co、N1、Pt或Ru。
[0028]相应的，本发明还提供一种互连结构，包括自下而上形成于半导体衬底上的第一 介质层、石墨烯纳米带以及第二介质层，所述互连结构还包括密闭空腔以及碳纳米管，所述 密闭空腔顶部为石墨烯纳米带，侧壁为第一介质层，底部为半导体衬底，腔内设有位于半导 体衬底上的多个铜支撑柱；所述碳纳米管填充于贯穿第二介质层和石墨烯纳米带至所述铜 支撑柱顶部的通孔中。
[0029]进一步的，所述石墨烯纳米带的长度比所述第一介质层和第二介质层短，所述第一介质层与所述第二介质层底部边缘直接接触。
[0030]与现有技术相比，本发明提供的互连结构及其制造方法，将碳纳米互连技术嵌入 传统的CMOS局部铜互连技术中，使用碳纳米管作为局部互连的通孔或接触孔的互连材料， 使用石墨烯纳米带作为局部互连的金属线互连材料，大幅度降低铜互连技术因局部互连尺 寸较小而带来的寄生电阻以及连线之间的寄生电容；同时使用密闭空腔作为局部互连的互 连介质，有效地降低了层间寄生电容；本发明的互连结构及其制造方法可以与现有的CMOS 铜互连技术兼容，有效地降低了互连RC延迟，提高了芯片性能，控制了芯片成本。
【专利附图】
【附图说明】
[0031]图1为本发明的互连结构的制造方法流程图；
[0032]图2A?2D是本发明具体实施例的互连结构制造过程中的器件结构剖视图。
【具体实施方式】
[0033]以下结合附图和具体实施例对本发明提出的互连结构及其制造方法作进一步详 细说明。
[0034]如图1所示，本发明提供一种互连结构制造方法，包括以下步骤:
[0035]SI，提供半导体衬底，在所述半导体衬底上形成有嵌套层，所述嵌套层包括位于中 心的第一催化剂层、围绕所述第一催化剂层的第一介质层以及贯穿第一催化剂层的多个铜 支撑柱；
[0036]S2，在所述嵌套层上形成石墨烯纳米带；
[0037]S3，去除所述第一催化剂层，所述石墨烯纳米带、铜支撑住、第一介质层以及半导 体衬底形成密闭空腔；
[0038]S4，在所述石墨烯纳米带上形成第二介质层，并刻蚀所述第二介质层以及石墨烯 纳米带，形成暴露出所述铜支撑柱顶部的通孔；
[0039]S5，在所述通孔表面形成第二催化剂层，并在第二催化剂层上生长碳纳米管以填 满所述通孔。
[0040]请参考图2A，在步骤SI中，提供的半导体衬底200可以是S1、Ge、SiGe或GaAs半 导体材料；在半导体衬底200上形成有嵌套层，所述嵌套层包括位于中心的第一催化剂层 201、围绕所述第一催化剂层201的第一介质层202以及贯穿第一催化剂层201的多个铜支 撑柱203。第一催化剂层201优选为Co、N1、Pt或Ru。
[0041]形成该嵌套层的方式有多种，其中一种形成嵌套层的方法包括:
[0042]首先，在半导体衬底200上沉积第一介质层202，所述第一介质层202可以为低K 介质层，厚度为300?2000埃；
[0043]然后,刻蚀第一介质层202,直至暴露半导体衬底200,形成沟槽(trench)；
[0044]接着，在沟槽中沉积第一催化剂层201，所述第一催化剂层201的材料为Co、N1、Pt 或Ru ；
[0045]然后，刻蚀第一催化剂层201形成多个通孔，
[0046]接着，在通孔中填充铜，形成铜支撑柱203。
[0047]另一种形成嵌套层的方法包括:[0048]首先，在半导体衬底200上沉积第一催化剂层201 ；
[0049]接着，刻蚀第一催化剂层201，直至暴露半导体衬底200，然后去除第一催化剂层 201边缘一定宽度，并在其中形成多个通孔；
[0050]然后，在通孔中填充铜，形成铜支撑柱203 ；
[0051]接着，在半导体衬底200以及第一催化剂层201上沉积第一介质层202，化学机械 平坦化所述第一介质层202至第一催化剂层201，即可形成嵌套层。
[0052]请参考图2B，在步骤S2中，可以采用激光直写方法，在第一催化剂层201的催化作 用下，在所述嵌套层上生长石墨烯纳米带204，该石墨烯纳米带204作为后续用于互连通孔 (Via)或接触孔(Contact)结构局部互连的互连线，可以为单层，也可以为多层。石墨烯纳 米带204可以大幅度降低寄生电阻，同时由于时石墨烯纳米带204很薄，其连线之间的寄生 电容也大幅度得到降低。
[0053]请继续参考图2B，在步骤S3中，采用湿法腐蚀方式去除所述第一催化剂层201，使 得石墨烯纳米带204、铜支撑住203、第一介质层202以及半导体衬底200形成密闭空腔，使 用密闭空腔作为局部互连的互连介质，有效地降低了层间寄生电容。由于石墨烯类似石墨 表面，可以吸附和脱附各种原子和分子，因此湿法腐蚀液可以透过石墨烯纳米带204而对 下方的第一催化剂层201快速腐蚀，而对石墨烯纳米带204、铜支撑住203、第一介质层202 的腐蚀相对较慢，因此湿法腐蚀液的选取需要使得第一催化剂层201相对石墨烯、铜、第一 介质层202具有非常高选择比，优选的，湿法腐蚀的腐蚀液为50体积比的96%硫酸、I体积 比的30%过氧化氢的混合液，腐蚀温度在120度左右。
[0054]请参考图2C，在步骤S4中，首先，可以采用旋涂或沉积的方式，在所述石墨烯纳米 带204以及第一介质层202上形成第二介质层205,第二介质层205为低K介质或超低K介 质材料(如多孔材料)；然后刻蚀所述第二介质层205以及石墨烯纳米带204，形成暴露出所 述铜支撑柱203顶部的通孔206 ；
[0055]请参考图2D，在步骤S5中，首先，采用Co、N1、Pt或Ru等金属的溅射、蒸镀、电镀 或沉积方法在所述通孔206表面通过形成第二催化剂层207，所述第二催化剂层207的沉积 方法包括PVD、CVD、PLD或ALD ;接着，可以通过温度低于500摄氏度的化学气相沉积法(或 称为碳氢气体热解法)、激光烧蚀法等方法，在第二催化剂层207的催化作用下生长成碳纳 米管(CNT) 208，以完成通孔206的填充。
[0056]相应的，请参考图2D，本发明还提供一种互连结构，包括自下而上形成于半导体 衬底200上的第一介质层202、石墨烯纳米带204以及第二介质层205，所述互连结构还包 括密闭空腔以及碳纳米管208，所述密闭空腔顶部为石墨烯纳米带204，侧壁为第一介质层 202，底部为半导体衬底200，腔内设有位于半导体衬底200上的多个铜支撑柱203 ;所述碳 纳米管208填充于贯穿第二介质层202和石墨烯纳米带204至所述铜支撑柱203顶部的通 孔中。
[0057]本实施例中，所述石墨烯纳米带204比所述第一介质层202和第二介质层205短， 使得所述第一介质层202与所述第二介质层205底部边缘直接接触，以用于局部互连。
[0058]综上所述，本发明提供的互连结构及其制造方法，将碳纳米互连技术嵌入传统的 CMOS局部铜互连技术中，使用碳纳米管作为局部互连的通孔或接触孔的互连材料，使用石 墨烯纳米带作为局部互连的金属线互连材料，大幅度降低铜互连技术因局部互连尺寸较小而带来的寄生电阻以及连线之间的寄生电容；同时使用密闭空腔作为局部互连的互连介 质，有效地降低了层间寄生电容；本发明的互连结构及其制造方法可以应用于现有CMOS后 道铜互连技术的中间互连层次和全局互连层次中，以实现与现有的CMOS铜互连技术的兼 容，有效地降低了互连RC延迟，提高了芯片性能，控制了芯片成本。
[0059]显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神 和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之 内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种互连结构的制造方法，其特征在于，包括:提供半导体衬底，在所述半导体衬底上形成有嵌套层，所述嵌套层包括位于中心的第 一催化剂层、围绕所述第一催化剂层的第一介质层以及贯穿第一催化剂层的多个铜支撑 柱；在所述嵌套层上形成石墨烯纳米带；去除所述第一催化剂层，所述石墨烯纳米带、铜支撑住、第一介质层以及半导体衬底形 成密闭空腔；在所述石墨烯纳米带上形成第二介质层，并刻蚀所述第二介质层以及石墨烯纳米带， 形成暴露出所述铜支撑柱顶部的通孔；在所述通孔表面形成第二催化剂层，并在第二催化剂层上生长碳纳米管以填满所述通孔。
2.如权利要求1所述的互连结构的制造方法，其特征在于，所述第一催化剂层的材料 为 Co、N1、Pt 或 Ru。
3.如权利要求1所述的互连结构的制造方法，其特征在于，所述第一介质层的材料为 低K介质。
4.如权利要求1所述的互连结构的制造方法，其特征在于，采用激光直写方法在所述 嵌套层上形成石墨烯纳米带。
5.如权利要求1所述的互连结构的制造方法，其特征在于，采用湿法腐蚀方式去除所 述第一催化剂层。
6.如权利要求1所述的互连结构的制造方法，其特征在于，采用旋涂或沉积方式在所 述石墨烯纳米带上形成第二介质层。
7.如权利要求1或6所述的互连结构的制造方法，其特征在于，所述第二介质层的材料 为低K介质。
8.如权利要求1所述的互连结构的制造方法，其特征在于，所述第二催化剂层采用 PVD、CVD、PLD或ALD方式沉积形成。
9.如权利要求1或8所述的互连结构的制造方法，其特征在于，所述第二催化剂层的材 料为 Co、N1、Pt 或 Ru。
10.一种互连结构，包括自下而上形成于半导体衬底上的第一介质层、石墨烯纳米带以 及第二介质层，其特征在于，所述互连结构还包括密闭空腔以及碳纳米管，所述密闭空腔顶 部为石墨烯纳米带，侧壁为第一介质层，底部为半导体衬底，腔内设有位于半导体衬底上的 多个铜支撑柱；所述碳纳米管填充于贯穿第二介质层和石墨烯纳米带至所述铜支撑柱顶部 的通孔中。
11.如权利要求10所述的互连结构，其特征在于，所述石墨烯纳米带的长度比所述第 一介质层和第二介质层短，所述第一介质层与所述第二介质层底部边缘直接接触。
12.如权利要求10或11所述的互连结构，其特征在于，所述第一介质层和第二介质层 的材料为低K介质。
【文档编号】H01L21/768GK103456679SQ201210183504
【公开日】2013年12月18日 申请日期:2012年6月5日 优先权日:2012年6月5日
【发明者】张海洋, 符雅丽 申请人:中芯国际集成电路制造(上海)有限公司