专利名称：一种集成电路缺陷点定位方法
技术领域：
本发明涉及一种集成电路缺陷点定位方法，特别涉及一种集成电路微短路缺陷的定位方法。
背景技术：
晶圆是指娃半导体集成电路制作所用的娃晶片，由于其形状为圆形，故称为晶圆， 在硅晶片上可以加工制作成各种电路元件结构，而成为有特定功能的IC产品。由晶圆经过复杂的制造工艺做出的芯片往往是不能直接焊接在电路板上并上电应用的，而是通过封装工艺对其进行封装，以达到与外界不利环境隔离的同时还能与电路板进行衔接的目的。目前封装方式包括很多种，譬如QFP、DIP、T0220、S0P8等等，这些封装都要用有机的封装材料和金属引线框架对晶圆进行封装。其中，在浇注的过程中，无论封装材料或者封装工艺哪个环节出现纰漏，都很容易造成集成电路在塑封体内发生短路，这种短路有的非常明显，在功能测试时就会被拦截掉，但有些短路是微弱的，输出/输入引脚与Power引脚之间的电阻值在几欧姆到几十K欧姆不等。一旦在特定环境影响下，集成电路塑封体内部受到影响，出现短路，严重情况下会将塑封体内的芯片烧毁。如何找到这些潜在的失效点，并提供对应的改善措施，是集成电路工艺普遍需要解决的问题。由于塑封胶体厚度普遍都大于等于I. Omm,使得想要进行精确的缺陷点定位工作变得非常困难。因为不管是针对漏电点的电子孔穴对复合发光捕捉的EMMI技术，还是利用激光扫描引起的温度梯度诱发的异常电阻率变化区捕捉的OBRICH技术来说，面对如此厚的塑封胶体，不管是光子的EMMI信号还是电阻率变化区的OBRICH信号，都被胶体隔离，使得EMMI/0BRICH的定位无法进行。当然，X-Ray和超声波探伤也可以查找到部分因封装异常造成的明显短路异常，但这两种方法的实验成本与时间直接相关，越是微弱的短路点，越是耗时，并且难以发现，可以说是高成本，低效率。而古老的LC液晶技术虽然可以利用异常缺陷点的漏电引起的热能改变覆盖在其上的液晶的晶向，来进行缺陷点定位，但由于其对人体有害，热点面积大，业界已经不常使用此方法。因此，如何准确、快速、低成本地进行集成电路微短路缺陷点定位,成为集成电路检测领域亟待解决的问题。
发明内容
为解决现有技术进行集成电路微短路缺陷点无法定位、缺陷点定位成本高或者定位方法对人体有害的问题，本发明提供以下技术方案一种集成电路缺陷点定位方法，该方法包括以下步骤A、用化学腐蚀液腐蚀掉芯片上方塑封胶体，直至刚好露出集成电路芯片第一焊占.B、挑断集成电路芯片第一焊点上的Bonding线，用万用表测量原本短路的两个外引脚是否短路，以确定短路是发生在芯片内部还是发生在塑封胶体内部；
C、在集成电路失效的两个引脚之间外接电源，并置于红外热成像显微镜的目标观察区域，在外接电源未接通的情况下拍摄一张照片作为定位热点的坐标参考；D、反复开关外接电源，观察塑封体表面及内部，找到热点，拍下热点位置照片，根据未加电时拍摄的照片，确定出集成电路微短路的位置。作为本发明方法的一种优选方案，所述步骤A中的化学腐蚀液为硝酸、硫酸或者硝酸与硫酸的混合液。作为本发明方法的另一种优选方案，所述步骤C中的外接电源为直流电源。作为本发明方法的再一种优选方案，所述步骤C中的外接直流电源输出电流为 50mA 150mA。作为本发明的又一种优选方案，所述步骤D中，开关外接电源的同时，调节电压使其逐渐变大。作为本发明的又一种优选方案，所述方法还包括步骤E、根据缺陷点定位结果，进行金相切片分析，用SEM对失效位置进行扫描观察及成份分析，以验证缺陷点定位效果。本发明方法通过将集成电路进行开封，同时在集成电路短路引脚的两端进行通电，形成热点，再通过红外热成像显微镜进行拍摄，与未通电时拍摄的照片进行比对，从而准确定位出微短路的精确位置，为后续的进一步分析提供有效信息。本发明有如下优点I、本发明方法可以对集成电路的微短路缺陷点进行准确定位，速度快，成本低，效
率闻;2、本发明方法不对人体产生伤害；3、本发明方法极大地提高了封装级失效分析的成功率。
具体实施例方式下面以一个QFP128方式封装的芯片为实施例进行说明，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围作出更为清楚明确的界定。该QFP128封装芯片输出电压为160V 200V，在芯片的四个角是输出引脚，同时引线框架的四个支架也是在芯片的四个角中间，隐藏在塑封体内。该四个支架与GND相连。 该集成电路芯片在进行60摄氏度整机老化考核时，出现角上的输出引脚对GND微短路，电阻是21欧姆，该输出引脚为0ut89，在X-Ray无法发现任何金属直接短路异常的情况下，采用本发明方法进行分析。首先，将该芯片进行化学处理，进行局部开盖，用硝酸腐蚀掉芯片上方胶体，直至刚好露出芯片第一焊点，进行表面检查，未发现明显烧毁痕迹；其次，用探针挑断芯片第一焊点上的Bonding线，用万用表测量原本短路的两个外引脚是否短路，结果发现0ut89仍然与GND微短路，电阻为22欧姆，则说明芯片的短路发生在塑封体内，而芯片内部电路是完好的；再次，将失效IC放入socket board，在失效的两个引脚之间外接2. 24V直流电源， 该电源的输出电流控制在50mA 150mA之间,将socket board置于红外热成像显微镜的目标观察区域，调节好红外热成像显微镜的焦距，在外接电源未接通的情况下拍摄一张照片作为定位热点的坐标参考；
4
继而，反复开关外接电源，同时调节直流电源的电流，使其从50mA逐渐增大，观察失效IC塑封体表面及内部产生的热点，根据成像的清晰度，矫正焦距，准确拍下热点位置， 根据未加电时拍摄的照片，确定出集成电路短路的位置；最后，根据缺陷点定位结果，进行切片分析，用SEM对失效位置进行扫描观察及成份分析，发现引线框架的支架与0ut89之间产生了铜迁移。以上所述，仅为本发明的具体实施方式
之一，但本发明的保护范围并不局限于此， 任何熟悉本领域的技术人员在本发明所揭露的技术范围内，可不经过创造性劳动得到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书所限定的保护范围为准。
权利要求
1.一种集成电路缺陷点定位方法，其特征在于该方法包括以下步骤A、用化学腐蚀液腐蚀掉芯片上方塑封胶体，直至刚好露出集成电路芯片第一焊点；B、挑断集成电路芯片第一焊点上的Bonding线，用万用表测量原本短路的两个外引脚是否短路，以确定短路是发生在芯片内部还是发生在塑封胶体内部；C、在集成电路失效的两个引脚之间外接电源，并置于红外热成像显微镜的目标观察区域，在外接电源未接通的情况下拍摄一张照片作为定位热点的坐标参考；D、反复开关外接电源，观察塑封体表面及内部，找到热点，拍下热点位置照片，根据未加电时拍摄的照片，确定出集成电路微短路的位置。
2.根据权利要求I所述的集成电路缺陷点定位方法，其特征在于所述步骤A中的化学腐蚀液为硝酸、硫酸或者硝酸与硫酸的混合液。
3.根据权利要求I所述的集成电路缺陷点定位方法，其特征在于所述步骤C中的外接电源为直流电源。
4.根据权利要求3所述的集成电路缺陷点定位方法，其特征在于所述步骤C中的外接直流电源输出电流为50mA 150mA。
5.根据权利要求I所述的集成电路缺陷点定位方法，其特征在于所述步骤D中，开关外接电源的同时，调节电压使其逐渐变大。
6.根据权利要求I所述的集成电路缺陷点定位方法，其特征在于所述方法还包括步骤E、根据缺陷点定位结果，进行金相切片分析，用SEM对失效位置进行扫描观察及成份分析，以验证缺陷点定位效果。
全文摘要
本发明属于集成电路失效分析领域。本发明提供了一种集成电路缺陷点定位方法，本发明方法通过将集成电路进行开封，同时在集成电路短路引脚的两端进行通电，形成热点，再通过红外热成像显微镜进行拍摄，与未通电时拍摄的照片进行比对，从而准确定位出微短路的精确位置，为后续的进一步分析提供有效信息。本发明有如下优点1、本发明方法可以对集成电路的微短路缺陷点进行准确定位，速度快，成本低，效率高；2、本发明方法不对人体产生伤害；3、本发明方法极大地提高了封装级失效分析的成功率。
文档编号H01L21/66GK102610541SQ20121011676
公开日2012年7月25日 申请日期2012年4月20日 优先权日2012年4月20日
发明者郑海鹏 申请人:郑海鹏