专利名称：用于单栅极非易失性存储器的结构及方法
技术领域：
本发明涉及半导体技术领域，更具体地，涉及用于具有电容器阱掺杂设计的单栅极非易失性存储器的结构及方法。
背景技术：
在深亚微米集成电路技术中，非易失性存储器器件由于具有各种优点已逐渐成为普及的存储单元。特别是，当关掉电源时，保存在非易失性存储器器件中的数据不会丢失。非易失性存储器器件的一个具体实例包括单浮置栅极以保留与所保存数据相关的电荷。当实施互补金属氧化物半导体场效应晶体管(CM0SFET)技术时，单浮置栅极NVM设计成包括位于P型阱中的场效应晶体管和位于n型阱中的电容器。然而，电容器具有低耦合效率，且占用了较大的电路面积，从而导致了大的存储器元件尺寸和低的元件-密度。因此，为了解决上述问题需要一种单栅极非易失性存储器器件结构及其制造方法。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种非易失性存储器(NVM)器件，包括半导体衬底，具有第一区和第二区，所述第二区接近所述第一区；数据存储结构，形成在所述第一区内并被设计成可通过操作保留电荷，其中所述数据存储结构包括具有第一类型掺杂剂的第一掺杂阱，被设置在所述半导体衬底中，第一栅极介电部件，被设置在所述第一掺杂阱上，以及第一栅电极，被设置在所述第一栅极介电部件上并被配置成是浮置的；以及电容器，形成在所述第二区内，并与所述数据存储结构耦合以用于数据操作，其中，所述电容器包括具有第一类型掺杂剂的第二掺杂阱，被设置在所述半导体衬底中，第二栅极介电部件，被设置在所述第二掺杂阱上，以及第二栅电极，被设置在所述第二栅极介电部件上并连接至所述第一栅电极。在一可选实施例中，所述第一掺杂阱与所述第二掺杂阱通过隔离部件隔离。在一可选实施例中，所述隔离部件包括介电部件，所述介电部件形成在所述半导体衬底中并介于所述第一掺杂阱和所述第二掺杂阱之间。在一可选实施例中，所述隔离部件包括具有与所述第一类型掺杂剂相反的第二类型掺杂剂的掺杂部件，其中，所述掺杂部件形成在所述半导体衬底中，并介于所述第一掺杂阱和所述第二掺杂阱之间。在一可选实施例中，NVM 器件进一步包括具有与所述第一类型掺杂剂相反的第二类型掺杂剂的第三掺杂阱，其中，所述第三掺杂阱被设置在所述第二区内的所述半导体衬底中，并位于所述第二掺杂阱的下面。
在一可选实施例中，所述第三掺杂阱在所述第一掺杂阱和所述第二掺杂阱之间延伸，并将所述第一掺杂阱与所述第二掺杂阱分开。在一可选实施例中，NVM器件进一步包括重掺杂部件，所述重掺杂部件接触所述第二掺杂阱并被设计成作为拾取器电极以用于电压偏置。在一可选实施例中，所述数据存储结构进一步包括具有与所述第一类型掺杂剂相反的第二类型掺杂剂的源极和漏极部件，其中，所述源极和漏极部件形成在所述第一掺杂阱中，并被设置在所述第一栅电极的两侧上。在一可选实施例的NVM器件中，所述第一类型掺杂剂是p型掺杂剂；所述第二类型掺杂剂是n型掺杂剂；以及所述数据存储结构包括n型场效应晶体管。 在一可选实施例的NVM器件中，所述第一类型掺杂剂是n型掺杂剂；所述第二类型掺杂剂是P型掺杂剂；以及所述数据存储结构包括P型场效应晶体管。在一可选实施例中，所述第一掺杂阱直接接触所述第一栅极介电部件；以及所述第二掺杂阱直接接触所述第二栅极介电部件。根据本发明的另一个方面，还提供了一种非易失性存储器(NVM)器件，包括半导体衬底，具有第一区和第二区，所述第二区接近所述第一区；数据存储结构，形成在所述第一区内并被设计成可通过操作保留电荷；以及电容器，形成在所述第二区内，并与所述数据存储结构耦合，其中，所述电容器包括具有第一类型掺杂剂的 第一掺杂阱，形成在所述半导体衬底中；具有与所述第一类型掺杂剂相反的第二类型掺杂剂的第二掺杂阱，形成在所述半导体衬底中，其中，所述第二掺杂阱位于所述第一掺杂阱上，并直接接触所述第一掺杂阱；第一栅极介电部件，位于所述第二掺杂阱上；以及第一栅电极，被设置在所述第一栅极介电部件上。在一可选实施例中，所述数据存储结构进一步包括具有所述第二类型掺杂剂的第三掺杂阱，其中所述第三掺杂阱形成在所述第一区内的所述半导体衬底中，并与所述第二掺杂讲隔离。在一可选实施例中，所述第一掺杂阱横向包围所述第二掺杂阱，并被配置成将所述第三掺杂阱与所述第二掺杂阱分开。在一可选实施例中，NVM器件进一步包括浅沟槽隔离(STI)部件，所述STI部件介于所述第二掺杂阱和所述第三掺杂阱之间，并被配置成隔离所述第三掺杂阱与所述第二掺杂阱。在一可选实施例中，所述数据存储结构进一步包括第二栅极介电部件，位于所述第三掺杂阱上；以及第二栅电极，被设置在所述第二栅极介电部件上。在一可选实施例中，所述数据存储结构进一步包括具有第一类型掺杂剂的源极和漏极部件，所述源极和漏极部件形成在所述第三掺杂阱中，并被设置在所述第二栅电极的两侧上。在一可选实施例中，NVM器件进一步包括掺杂部件，所述掺杂部件被设置在第二区内并接触所述第二掺杂阱。根据本发明的又一个方面，还提供了一种用于形成非易失性存储器(NVM)器件的方法，所述方法包括提供半导体衬底，所述半导体衬底具有第一区和接近所述第一区的第二区；在所述第一区内形成第一掺杂阱；在所述第二区内形成第二掺杂阱，其中，所述第一掺杂阱和所述第二掺杂阱具有第一类型掺杂剂并且彼此隔离；在所述第一掺杂阱中形成数据存储结构，其中，所述数据存储结构包括第一栅叠层；以及在所述第二掺杂阱上形成第二栅叠层，从而形成电容器。在一可选实施例中，所述形成数据存储结构包括在所述第一区内形成第一栅极介电部件，在所述第一栅极介电部件上形成第一栅电极，以及形成位于所述第一区内并被设置在所述第一栅电极的两侧上的源极和漏极部件；以及，所述形成第二栅叠层包括形成第二栅极介电部件，在所述第二栅极介电部件上形成第二栅电极，以及形成在所述第二区内的所述半导体衬底中且接触所述第二掺杂阱的掺杂部件。在一可选实施例中，所述方法进一步包括形成具有第二类型掺杂剂的第三掺杂阱，以使所述第三掺杂阱位于所述第二掺杂阱下面并接触所述第二掺杂阱。在一可选实施例中，所述形成第二掺杂阱包括在形成所述第一栅叠层和所述第二栅叠层之后实施注入工艺以形成位于所述第二栅叠层下面的所述第二掺杂阱。在一可选实施例中，所述掺杂部件被配置成可通过操作对该掺杂部件进行电偏置以用于充电或放电所述电容器。
在一可选实施例中，偏置所述掺杂部件以使所述电容器在NVM器件操作期间处于增强型模式。在一可选实施例的方法中，当所述第二掺杂阱是p型阱时，对所述掺杂部件施加相对于所述第二栅电极的正电压；以及当所述第二掺杂阱是n型阱时，对所述掺杂部件施加相对于所述第二栅电极的负电压。
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各方面。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制。实际上，为了清楚讨论起见，各种部件的尺寸可以被任意增大或缩小。图1示出了根据本发明的各个方面构造的具有单浮置栅极非易失性存储器(NVM)器件的半导体结构的一个实施例。图2示出了根据本发明的各个方面构造的具有单浮置栅极NVM器件的半导体结构的另一个实施例。图3是制造根据本发明的各个方面构造的具有单浮置栅极NVM器件的半导体器件的方法的流程图。图4示出了根据本发明的各个方面构造的具有单浮置栅极NVM器件的半导体结构的另一个实施例。图5示出了根据本发明的各个方面构造的具有单浮置栅极NVM器件的半导体结构的另一个实施例。
图6示出了根据本发明的各个方面构造的具有单浮置栅极NVM器件的半导体结构的另一个实施例。
具体实施例方式应当了解，以下公开提供了多种不同实施例或实例，用于实现本发明的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明。此外，本发明可以在各个实例中重复参考标号和/或字符。这种重复是为了简明和清楚，其本身并不表示所述的多个实施例和/或配置之间的关系。而且，以下描述中在第二部件上方或第二部件上形成第一部件可以包括第一部件和第二部件以直接接触形成的实施例，也可以包括其他部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。图1示出了单浮置栅极非易失性存储器(NVM)器件100的截面图的实施例。NVM器件100形成在半导体衬底中，具体而言，设置在第一区104以及接近第一区104的第二区106中。NVM器件100包括设置在第一区104中的数据存储结构108以及位于第二区106中的电容器110。数据存储结构108被设计成用于保留电荷。电容器110与数据存储结构相耦合，并被配置为用于数据操作。数据存储结构108和电容器110耦合并集成以作为存储器单元用于数据存储、读取和写入。第一区104和第二区106也被称为数据存储区104和电容器区106。在一个实施例中，数据存储结构108包括场效应晶体管，所述场效应晶体管具有设计成保留电荷以用于数据存储的单浮置栅极。场效应晶体管包括位于半导体衬底中的源极和漏极部件112、介于源极和漏极部件之间的沟道114、以及在沟道上设置的栅极116。在本实施例中，电容器110具有金属-绝缘体-半导体(MIS)夹层结构，其中，金属和半导体材料充当电极，而绝缘材料夹在两个电极之间。NVM器件100包括形成在半导体衬底中并且设置在第二区106中的具有第一类型掺杂剂的第一掺杂阱118。NVM器件100进一步包括设置在第二区内且在第一掺杂阱118上的第二掺杂阱120。第二掺杂阱120掺杂有与第一类型掺杂剂相反的第二类型掺杂剂。例如，如果第一类型掺杂剂是n型，则第二类型掺杂剂是P型。在另一个实例中，如果第一类型掺杂剂是P型，则第二类型掺杂剂是n型。第二掺杂阱120位于第一掺杂阱118上面，并且直接接触第一掺杂阱118。第二掺杂阱120充当电容器110的电极。掺杂部件122形成在半导体衬底中，并且接触第二掺杂阱120。掺杂部件122充当第二掺杂阱120的拾取器(pick-up)部件(或接触件)。NVM器件100进一步包括导电布线124(如互连结构中的接触部件)，导电布线124被配置成将掺杂部件122与集成电路输入端连接，以使可以适当地偏置第二掺杂阱120从而来进行各种电容器操作，如充电或放电。重掺杂掺杂部件122以减小第二掺杂阱120和导电布线124之间的接触电阻。在一个实例中，掺杂部件122掺杂有第二类型掺杂剂。在可选实例中，掺杂部件122掺杂有第一类型掺杂剂。在半导体衬底上设置，具体而言，在第二掺杂阱120上设置介电材料层126。介电材料层126包括氧化硅、和/或具有高介电常数的介电材料(高k介电材料)。
在介电材料层126上设置导电材料层128。在本实施例中，导电材料包括金属，如铝、铜、钨和/或其他合适的导电材料。图案化介电材料层126和导电材料层128以在第二掺杂阱120上形成堆叠件。介电材料层126、导电材料层128和第二掺杂阱120形成具有MIS结构的电容器110。在可选实施例中，导电材料层128包括掺杂多晶硅或掺杂非晶硅，以使电容器110具有半导体-绝缘体-半导体(SIS)夹层结构。导电材料层128充当电容器110的一个电极，并通过电布线130 (如互连结构的一部分)与数据存储结构108连接。具体地，导电材料层128在组成和形成方面与数据存储结构108中的晶体管的栅电极相似。而且，导电材料层128连接于栅电极116，并充当NVM器件100的浮置栅极。在一个实施例中，在形成浮置栅极(导电材料层128)之后形成第二掺杂阱120。在又一个实施例中，离子被通过导电材料层128引入到半导体衬底，从而形成第二掺杂阱120。因此，设计的NVM器件100使得能够在增强型模式下操作电容器110。在操作期间，进一步偏置电容器110以使电容器110处于增强型模式而不是耗尽型模式。测量施加于掺杂部件122的电压V作为从掺杂部件122到导电材料层128的电压。在第一掺杂阱118是n型阱而第二掺杂阱120是p型阱的一个实施例中，施加于掺杂部件122的电压V是正的，以保持电容器110处于增强型模式。在第一掺杂阱118是p型阱而第二掺杂阱120是n型阱的另一个实施例中，施加于掺杂部件122的电压V是负的，以保持电容器110处于增强型模式。当电容器110处于增强型模式时，电容器110具有高浓度的电载体。由于电容器的两个电极之间的有效距离减小了，所以增加了耦合效率和电容量。在本实施例中，数据存储结构108的晶体管形成在具有第二类型掺杂剂的第三掺杂阱中。第三掺杂阱设置在第一 区104中。而且，第三掺杂阱108与第二掺杂阱120通过隔离机构分开。对第二掺杂阱120的偏置条件通过这两个阱之间的直接耦合将不会直接影响第三掺杂阱。在一个实例中，在第二掺杂阱和第三掺杂阱之间形成介电隔离部件，如浅沟槽隔离(STI)部件，以使第三掺杂阱与第二掺杂阱隔离。在另一个实例中，在第二和第三掺杂阱之间形成具有第一类型掺杂剂的第四掺杂阱，以提供在第二和第三掺杂阱之间结隔离。在又一个实例中，第一掺杂阱118形成为在第二和第三掺杂阱之间向上延伸第一掺杂讲。因此，第二掺杂讲120与第三掺杂讲被第一掺杂讲118通过结隔尚分开和隔尚。图2示出了单浮置栅极非易失性存储器(NVM)器件140的截面图的另一个实施例。NVM器件140形成在半导体衬底中，具体地设置在第一区104和接近第一区104的第二区106中。NVM器件140包括设置在第一区104中的数据存储结构108和位于第二区106中的电容器110。数据存储结构108和电容器110耦合并集成以充当存储器元件以用于数据存储、读取、和写入。在一个实施例中，数据存储结构108包括场效应晶体管，场效应晶体管具有设计成保留电荷以用于数据存储的单浮置栅极。该场效应晶体管包括位于半导体衬底中的源极和漏极部件112、介于源极和漏极部件之间的沟道114、以及设置在沟道上的第一栅极116。数据存储结构108包括形成在半导体衬底中的具有第一类型掺杂剂的第一掺杂阱142。在第一区104中设置第一掺杂阱142以及在第一掺杂阱中形成数据存储结构108的晶体管。因此，沟道114掺杂有第一类型掺杂剂而源极和漏极部件112掺杂有与第一类型掺杂剂相反的第二类型掺杂剂。在本实施例中，电容器110具有设置在掺杂阱上的栅叠层。晶体管110具有金属-绝缘体-半导体(MIS)夹层结构，其中，金属和半导体材料充当电极，而绝缘材料夹在这两个电极之间。NVM器件140包括具有第一类型掺杂剂的第二掺杂阱120。第二掺杂阱120形成在半导体衬底中并且设置在第二区106中。第二掺杂阱120充当电容器110的电极。具体地，第一掺杂阱142通过隔离部件144与第二掺杂阱120分开且隔离。第一掺杂阱142和第二掺杂阱120彼此不相互接触。因此，对第二掺杂阱120的偏置条件通过这两个阱之间的直接耦合将不会直接影响第一掺杂阱142。在一个实例中，隔离部件144包括介电隔离部件，如浅沟槽隔离(STI)。在另一个实例中，隔离部件144包括具有第二类型掺杂剂的掺杂阱，以提供在第一掺杂阱和第二掺杂阱之间的结隔离。在又一个实例中，具有第二类型掺杂剂的第三掺杂阱形成在位于第二区106内的第二掺杂阱120的下面，该第三掺杂讲在第一掺杂讲和第二掺杂讲之间向上延伸。在半导体衬底中形成掺杂部件122，该掺杂部件122接触第二掺杂阱120。掺杂部件122对第二掺杂阱120起拾取器部件(或接触件)的作用。NVM器件100进一步包括导电布线124 (如互连结构中的接触部件)，导电布线124被配置成将掺杂部件122与集成电路输入端连接，以使可以适当地偏置第二掺杂阱120从而进行各种电容器操作。重掺杂掺杂部件122以减少第二掺杂阱120和导电布线124之间的接触电阻。在一个实例中，掺杂部件122掺杂有第二类型掺杂剂。在可选实例中，掺杂部件122掺杂有第一类型掺杂剂。在半导体衬底上设置，具体而言，在第二掺杂阱120上设置介电材料层126。介电材料层126包括氧化硅、和/或具有高k介电材料的介电材料。在介电材料层12 6上设置导电材料层128。在本实施例中，导电材料包括金属，如铝、铜、钨、或其他合适的导电材料。图案化介电材料层126和导电材料层128以形成在第二掺杂阱120上的第二栅叠层。介电材料层126、导电材料层128和第二掺杂阱120形成具有MIS结构的电容器110。在可选实施例中，导电材料层128包括掺杂多晶娃或者掺杂非晶娃，以使电容器110具有半导体-绝缘体-半导体(SIS)夹层结构。导电材料层128充当电容器110的一个电极，并通过电布线130 (如互连结构中的一部分)与数据存储结构108连接。具体地，导电材料层128在组成和形成方面与数据存储结构108中的晶体管的栅电极116相似。而且，将导电材料层128与栅电极116连接。在一个实施例中，在形成浮置栅极(导电材料层128)之后形成第二掺杂阱120。在又一个实施例中，通过导电材料层128将离子引入至半导体衬底，从而形成第二掺杂阱120。类似地，因而设计的NVM器件100使得能够在增强型模式下操作电容器110。在操作期间，进一步偏置电容器110以使电容器110处于增强型模式而不是耗尽型模式。测量施加于掺杂部件122的电压V作为从掺杂部件122到导电材料层128的电压。在第二掺杂阱120是p型阱的一个实施例中，施加于掺杂部件122的电压V是正的以保持电容器110处于增强型模式。在第二掺杂阱120是n型阱的另一个实施例中，施加于掺杂部件122的电压V是负的以保持电容器110处于增强型模式。当处于增强型模式时，电容器110具有高浓度的电载体。增加了耦合效率和电容量。图3是制造半导体结构的方法150的实施例的流程图，半导体结构为根据本发明的各个方面构造的具有单浮置栅极非易失性存储器器件的半导体结构。图4是根据一个或多个实施例构造的具有单浮置栅极非易失性存储器(NVM)器件的半导体结构200的截面图。参考图3和图4共同描述半导体结构200及其制造方法150。方法150开始于步骤152，提供半导体衬底210。半导体衬底210包括硅。可选地或者另外，衬底210包括锗、硅锗、或其他适当的半导体材料。半导体衬底210还包括形成在衬底中的各种隔离部件如浅沟槽隔离(STI)部件212以分开各种器件。在本实施例中，衬底210包括用于数据存储结构214的第一区104和用于电容器216的第二区106。一个STI部件212形成在第一区104和第二区106之间以实现适当的电隔离。STI部件的形成可以包括在衬底中蚀刻沟槽并通过绝缘体材料如氧化硅、氮化硅、或氮氧化硅填充沟槽。经填充的沟槽可以具有多层结构，如具有填充沟槽的氮化硅的热氧化物衬层。在一个实施例中，创建STI结构可以采用工艺顺序如生长焊盘氧化物，形成低压化学汽相沉积(LPCVD)氮化物层、采用光刻胶和掩模图案化STI开口，在衬底中蚀刻沟槽，可选地生长热氧化物沟槽衬层以改进沟槽界面，用CVD氧化物填充沟槽，采用化学机械平坦化(CMP)回蚀刻，并采用氮化物剥离以留下STI结构。 方法150继续到步骤154，在半导体衬底210中形成各种掺杂阱。在本实施例中，在第一区104中形成第一掺杂阱218，以及在第二区106中形成第二掺杂阱220。通过相同类型的掺杂剂掺杂第一阱218和第二阱220，如都是n型掺杂的或都是p型掺杂的。在第一掺杂阱218和第二掺杂阱220都是p型掺杂的一个实例中，掺杂种类包括硼(B)、氟化硼(BF2)、镓(Ga)或铟(In)。在第一掺杂阱218和第二掺杂阱220都是n型掺杂的另一个实例中，掺杂种类包括磷(P)或砷(As)。第一掺杂阱218和第二掺杂阱220被配置成通过STI部件212彼此分开且隔离。具体地，STI部件212被设计成具有延伸超出两个相应的阱(218和220)的高度，以使两个阱彼此不接触。通过适当的技术如离子注入形成第一掺杂阱218和第二掺杂阱220。在一个实例中，在形成栅叠层之前，实施离子注入来形成两个阱218和220。可选地，在形成栅叠层之后实施离子注入来形成两个阱218和220，以使离子通过栅叠层被引入至半导体衬底内。方法150继续到步骤156，在第一区104中形成第一栅叠层222以及在第二区106中形成第二栅叠层224。在一个实施例中，在相同的加工程序中同时形成第一栅叠层222和第二栅叠层224。第一栅叠层222包括第一栅极介电部件226a以及在第一栅极介电部件上堆叠的第一栅电极228a。类似地，第二栅叠层224包括第二栅极介电部件226b以及在第二栅极介电部件上堆叠的第二栅电极228b。在本实施例中，通过各种沉积技术在衬底210上形成各种材料层，包括栅极介电层226和栅电极层228。然后，对各种材料层应用光刻图案化工艺以对它们进行图案化，从而形成包括相应的栅极介电部件(226a和226b)和栅电极(228a和228b)的第一栅叠层222和第二栅叠层224。在一个实例中，栅极介电层226包括氧化硅，以及栅电极层228包括掺杂多晶硅。在另一个实例中，通过热氧化工艺形成氧化硅的栅极介电层226以及通过化学汽相沉积(CVD)方法形成多晶硅的栅电极层228。示例性光刻图案化工艺可以包括光刻胶图案化、蚀刻和光刻胶剥离。光刻胶图案化可以进一步包括光刻胶涂布、软烘焙、掩模对准、暴露图案、暴露后烘焙、显影光刻胶和硬烘焙的加工步骤。也可以实施光刻图案化，或者用其他适当的方法如无掩模光刻、电子束写入、离子束写入和分子印迹替换光刻图案化。在一个实施例中，各种栅叠层可以进一步包括设置在相应栅电极的侧壁上的并在后面的步骤中形成的栅极间隔件(或侧壁间隔件)230。作为一个实例，可以通过包括介电材料沉积和干法蚀刻的程序来形成栅极间隔件230。栅极间隔件230可以包括氧化硅、氮化硅、和/或氮氧化硅、或其他合适的介电材料。在可选实施例中，第一栅叠层220可以在不同的程序中单独形成，以使第一栅叠层222被配置成不同于第二栅叠层224。例如，第二栅叠层224可以不包括栅极间隔件。在另一个实例中，第一栅极介电部件可以具有与第二栅极介电部件不同的介电材料和/或不同的厚度。在另一个可选实施例中，栅极电介质226可以包括高k介电材料层。高k介电材料层包括其介电常数大于热氧化硅的介电常数(约3. 9)的介电材料。在一个实例中，高k介电材料层包括氧化铪(HfO)。在各个实例中，高k介电材料层包括金属氧化物、金属氮化物、或它们的组合。在一个实施例中，栅电极层228包括金属，如铜、铝或其他合适的金属。在另一个实施例中，栅叠层(例如222和224)可以进一步包括介于高k介电层和栅电极层之间的导电层。在一个实例中，导电层包括氮化钽(TiN)。第一栅叠层222被配置以用于数据存储结构214。在一个实施例中，数据存储结构214是晶体管，如场效应晶体管(FET)。在一个实例中，体管包括金属氧化物半导体FET (MOSFET)，如n型MOSFET或p型MOSFET。为简明起见，晶体管也指标号214。形成第二栅叠层224用于电容器216。晶体管214和电容器216电耦合并被配置以形成单浮置栅极非易失性存储器单元(或器件)。具体地，第一栅叠层222中的第一栅电极228a配置成是电浮置的。在浮置栅极228a上没有直接堆叠的控制栅极。电容器216与栅电极228a耦合并进一步起到控制对存储器元件进行各种操作的作用。如图4中所示，第一栅电极228a和第二栅电极228b通过互连结构电连接。方法150继续到步骤158，在第二半导体衬底210中形成各种掺杂部件，包括位于第一区104中的源极和漏极部件236以及位于第二区106中的掺杂部件238。通过合适的技术如一种或多种离子注入形成用于晶体管214的源极和漏极236。在一个实施例中，源极和漏极部件236进一步包括与栅叠层222基本上对准的轻掺杂的源极/漏极(LDD)部件，以及与相关的侧壁间隔件230基本上对准的重掺杂的源极/漏极(S/D)部件。在又一个实施例中，首先通过离子注入采用轻掺杂剂量形成LDD部件。之后，通过介电沉积和等离子体蚀刻形成间隔件230。然后通过离子注入采用重掺杂剂量形成重掺杂的S/D部件。各种nFET或PFET的源极和漏极部件可以以相似的工序形成在衬底中但采用相反的掺杂类型。源极/漏极236的掺杂类型与第一掺杂阱218的掺杂类型相反，从而适当地配置晶体管214。具体而言，第一掺杂阱218的掺杂类型包括第一类型掺杂剂以及源极/漏极236包括与第一类型掺杂剂相反的第二类型掺杂剂。在本实施例中，第一掺杂阱218包括p型掺杂剂(P-阱)，以及源极/漏极236包括n型掺杂剂，相应的晶体管214是n型晶体管(nFET)。 在可选实施例中，第一掺杂阱218包括n型掺杂剂(n_阱)以及源极/漏极236包括P型掺杂剂，相应的晶体管214是p型晶体管(pFET)。掺杂部件(或拾取器部件)238还形成在第二区106中从而充当第二掺杂阱220的接触件(或拾取器)，以实现对第二掺杂阱220提供电偏置。在栅叠层224的边缘的一侧设置掺杂部件238。掺杂部件238接触第二掺杂阱220或被设置在第二掺杂阱220中。可选地，可以在栅叠层224的两侧上都设置掺杂部件238。在一个实施例中，掺杂部件238包括与第二掺杂阱220相同，但采用更高的掺杂浓度。在可选实施例中，掺杂部件238与源极/漏极236相似，并包括与第一类型掺杂剂相反的第二类型掺杂剂。在一个实施例中，在相同的离子注入程序中同时形成掺杂部件238以形成源极/漏极236。例如，掺杂部件238可以包括相同类型掺杂剂的轻掺杂部件和重掺杂部件，与源极/漏极236相似。在另一个实施例中，在相同的离子注入程序中同时形成掺杂部件238以在其他电路区内形成相同掺杂类型的源极/漏极部件。掺杂讲220充当一个电容器电极,而第二栅电极228b是另一个电容器电极。栅极介电部件226b是夹在这两个电容器电极之间的电容器介电层。参考图3，方法150继续到步骤160，形成互连结构242。互连结构242包括纵向互连件如常规通孔或接触件，以及横向互连件如金属线。各种互连部件可以应用各种导电材料包括铜、钨、和/或硅化物。在一个实例中，采用镶嵌工艺形成铜相关的多层互连结构。在另一个实施例中，使用钨形成在接触孔中的钨插塞。为简明起见，图4中未示出各种互连部件。互连部件242包括各种导电部件244，该各种导电部件224被配置成电连接栅电极228a和228b并进一步配置成使得栅电极228a和228b是电浮置的(对于电压偏置是不可操作的以及不可存取的)。在图4中仅仅示意性地示出导电部件244。具体地，在另一个实 例中，首先在半导体衬底210和栅叠层222/224上形成层间介电(ILD)层246。通过合适的技术如化学汽相沉积(CVD)形成ILD层246。例如，可以实施高密度等离子体CVD来形成ILD层246。ILD层246形成在衬底上并到栅叠层222/224顶面上方的水平以使栅叠层222/224嵌入其中。在各个实施例中，ILD层246包括氧化硅、低k介电材料(具有小于约3. 9的介电常数(热氧化硅的介电常数)的介电材料)。在一个实施例中，对ILD层246进一步应用化学机械抛光(CMP)工艺以平坦化ILD层246的顶面。在另一个实施例中，CMP工艺可以进一步减少ILD层246的厚度，以使栅叠层222/224从顶侧暴露出。在ILD层246中形成多个接触部件，并且所述多个接触部件与包括位于第一区104中的晶体管214的源极和漏极236以及位于第二区216中的掺杂部件238的各个接触区对准以便暴露出这些接触区。接触部件的形成可以包括蚀刻以形成接触孔并用一种或多种金属填充接触孔，从而形成接触部件或金属插塞。此后，可以在形成ILD层246和接触部件之后在ILD层246上形成各种金属线和通孔部件。金属线和通孔部件的形成可以包括镶嵌工艺(单镶嵌工艺或双镶嵌工艺)，如用于形成铜互连结构的镶嵌工艺。金属线和通孔部件的形成可以包括金属蚀刻如用于形成铝互连结构的金属蚀刻。在形成半导体结构200之前、之中、和/或之后可以实施其他加工步骤。半导体结构200中的单浮置栅极NVM器件包括集成的晶体管214和电容器216以使第一栅电极228a和第二栅电极228b相连接。尤其是，在第一掺杂阱218中形成晶体管214，以及在第二掺杂阱220中形成电容器216。第一掺杂阱218和第二掺杂阱220掺杂有相同类型的掺杂剂(第一类型掺杂剂)。第一掺杂阱218和第二掺杂阱220通过隔离部件212分开并隔离。在本实施例中，隔离部件212是STI部件。在另一个实施例中，隔离部件212是用于提供结隔离的掺杂部件。在这种情况中，掺杂部件212掺杂有与第一类型掺杂剂相反的第二类型掺杂剂。而且，半导体结构200中的单浮置栅极NVM器件被设计成能够在增强型模式下操作电容器并增加耦合效率。在操作期间，将拾取器部件238适当地偏置Vra以使能增强型模式。偏置Vra是施加于拾取器部件238的相对于第二栅电极228b的电压。具体而言，当第二掺杂阱220是p型掺杂时，Va是正的。当第二掺杂阱220是n型掺杂时，Vcg是负的。尽管描述了半导体结构200和方法150，但是可以存在其他可选实施例，而不背离本发明的范围。例如，根据各个其他实施例，单浮置栅极非易失性存储器器件可以具有其他用于在增强型模式下操作电容器的合适的结构，并且这样的结构将在下面进一步给出。图5示出了根据另一个实施例构造的具有浮置栅极非易失性存储器器件的半导体结构250的截面图。浮置栅极非易失性存储器器件包括集成在一起的位于第一区104中的晶体管214和位于第二区106中的电容器216。半导体结构250在组成、形成和结构方面与半导体结构200相似。然而，掺杂阱被设计和配置成不同于半导体结构200中的那些。在下面给出详细描述。为简明起见，在下面未对相似的部件进行进一步的描述。在第一掺杂阱218中形成晶体管214，以及在第二掺杂阱220中形成电容器216。第一掺杂阱218和第二掺杂阱220掺杂有相同类型的掺杂剂(第一类型掺杂剂)。第一掺杂阱218和第二掺杂阱220通过隔离部件212分开且隔离。在本实施例中，隔离部件212是STI部件。在另一个实施例中，隔离部件212是用于提供结隔离的掺杂部件。在这种情况下，掺杂部件212掺杂有与第一类型掺杂剂相反的第二类型掺杂剂。半导体结构250进 一步包括形成在第二区106中的第三掺杂阱252。第三掺杂阱252包括与第一类型掺杂剂相反的第二类型掺杂剂。第三掺杂阱252设置在第二掺杂阱220的下面。在一个实施例中，在第二区106中形成第三掺杂阱252。然后在第三掺杂阱252中形成第二掺杂阱220。在一个实例中，在形成栅叠层224之前形成第二掺杂阱220。在另一个实例中，在形成栅叠层224之后形成第二掺杂阱220，其中采用离子注入通过栅叠层224将掺杂种类引入到第二阱220。而且，半导体结构250中的单浮置栅极NVM器件被设计成能够在增强型模式下操作电容器216，并具有增强的耦合效率。在操作期间，将拾取器部件238适当地偏置Vra以使能增强型模式。具体而言，当第二掺杂阱220是p型掺杂时，Vra是正的。当第二掺杂阱220是n型掺杂时，Vcg是负的。图6示出了根据另一个实施例构造的具有浮置栅极非易失性存储器器件的半导体结构260的截面图。浮置栅极非易失性存储器器件包括集成在一起的位于第一区104中的晶体管214和位于第二区106中的电容器216。半导体结构260在组成、形成和结构方面与半导体结构250相似。然而，第三掺杂阱252被设计成在第一掺杂阱218和第二掺杂阱220之间延伸以在第一掺杂阱218和第二掺杂阱220之间提供结隔离。因此，可以消除第一掺杂阱和第二掺杂阱之间的介电隔离部件，如STI部件。在另一个实施例中，在俯视图中，第三掺杂阱252在尺寸上大于第二掺杂阱220，以使第二掺杂阱220嵌入第三掺杂阱252中并被第三掺杂阱252包围。为简明起见，没有进一步地描述相似的部件和步骤(制造和/或操作)。例如，当第二掺杂阱220是p型掺杂时，Vra是正的。当第二掺杂阱220是n型掺杂时，Vra是负的。在半导体结构的各个实施例中，单浮置栅极非易失性存储器器件被设计成使能电容器处于增强型模式。具体地，在操作期间，将电容器的拾取器部件适当地偏置电压Vra (在电容器区从拾取器部件到栅电极的电压)以使能增强型模式。具体而言，当在P型阱中设置电容器区内的第二栅叠层时，Vra是正的。当在n型阱中设置电容器区内的第二栅叠层时，Vcg是负的。由于电容耦合效率通过使能增强型模式而不必通过增加电容器面积来增加，因此在各个实施例中公开的半导体结构实现了增大的封装密度。因此，本发明提供了非易失性存储器(NVM)器件。NVM器件包括具有第一区和第二区的半导体衬底，第二区接近第一区。NVM器件包括形成在第一区内并被设计成可通过操作保留电荷的数据存储结构。NVM器件还包括形成在第二区内并与用于数据操作的数据存储结构耦合的电容器。数据存储结构包括位于半导体衬底中的具有第一类型掺杂剂的第一掺杂阱。数据存储结构还包括位于第一掺杂阱上的第一栅极介电部件。数据存储结构还包括被设置在第一栅极介电部件上并被配置为浮置的第一栅电极。电容器包括形成在半导体衬底中的具有第一类型掺杂剂的第二掺杂阱。电容器包括位于第二掺杂阱上的第二栅极介电部件。电容器还包括被设置在第二栅极介电部件上并连接至第一栅电极的第二栅电极。在NVM器件的一个实施例中，第一掺杂阱与第二掺杂阱通过隔离部件隔离。在一个实例中，隔离部件包括介电部件，该介电部件形成在半导体衬底中并介于第一掺杂阱和第二掺杂阱之间。在另一个实例中，隔离部件包括具有与第一类型掺杂剂相反的第二类型掺杂剂的掺杂部件，其中该掺杂部件形成于半导体衬底中并介于第一掺杂阱和第二掺杂阱之间。在另一个实施例中，NVM器件进一步包括具有与第一类型掺杂剂相反的第二类型掺杂剂的第三掺杂阱，其中第三掺杂阱形成在第二区内的半导体衬底中，并位于第二掺杂阱的下面。在一个实例中，第三掺 杂阱在第一掺杂阱和第二掺杂阱之间延伸，并将第一掺杂讲与第二掺杂讲分开。在又一个实施例中，NVM器件进一步包括重掺杂部件，该重掺杂部件接触第二掺杂阱并被设计成拾取器电极以用于电压偏置。在另一个实施例中，数据存储结构进一步包括具有与第一类型掺杂剂相反的第二类型掺杂剂的源极和漏极部件，其中源极和漏极部件形成在第一掺杂阱中，并被设置在第一栅电极的两侧上。在一个实例中，第一类型掺杂剂是P型掺杂剂；第二类型掺杂剂是n型掺杂剂；以及数据存储结构包括n型场效应晶体管。在另一个实例中，第一类型掺杂剂是n型掺杂剂；第二类型掺杂剂是P型掺杂剂；以及数据存储结构包括P型场效应晶体管。在又一个实施例中，第一掺杂阱直接接触第一栅极介电部件；以及第二掺杂阱直接接触第二栅极介电部件。本发明还提供了非易失性存储器(NVM)器件的另一个实施例。该NVM器件包括具有第一区和第二区的半导体衬底。第二区接近第一区。该NVM器件还包括数据存储结构，该数据存储结构形成在第一区内并被设计成可通过操作保留电荷。NVM器件还包括形成在第二区内并与数据存储结构耦合的电容器。电容器包括具有第一类型掺杂剂的第一掺杂阱，并且第一掺杂阱形成在半导体衬底中。电容器还包括具有与第一类型掺杂剂相反的第二类型掺杂剂的第二掺杂阱，并且第二掺杂阱形成在半导体衬底中。第二掺杂阱位于第一掺杂阱上并直接接触第一掺杂阱。电容器还包括位于第二掺杂阱上的第一栅极介电部件。电容器包括设置在第一栅极介电部件上的第一栅电极。在一个实施例中，数据存储结构进一步包括具有第二类型掺杂剂的第三掺杂阱，其中，第三掺杂阱形成在第一区内的半导体衬底中并与第二掺杂阱隔离。在一个实例中，第一掺杂阱横向包围第二掺杂阱并配置成将第三掺杂阱与第二掺杂阱分开。在另一个实例中，NVM器件进一步包括浅沟槽隔离(STI)部件，该STI部件介于第二掺杂阱和第三掺杂阱之间，并被配置成隔离第三掺杂阱和第二掺杂阱。在另一个实例中，数据存储结构进一步包括位于第三掺杂阱上的第二栅极介电部件。数据存储结构还包括设置在第二栅极介电部件上的第二栅电极。数据存储结构可以进一步包括具有第一类型掺杂剂的源极和漏极部件。该源极和漏极部件形成在第三掺杂阱中，并被设置为位于第二栅电极的两侧上。在另一个实施例中，NVM器件进一步包括掺杂部件，该掺杂部件被设置在第二区内并接触第二掺杂阱。本发明还提供一种用于形成非易失性存储器(NVM)器件的方法的一个实施例。该方法包括提供具有第一区和第 二区的半导体衬底。第二区接近第一区。该方法包括在第一区内形成第一掺杂阱；在第二区内形成第二掺杂阱。第一掺杂阱和第二掺杂阱具有第一类型掺杂剂，并彼此隔离。该方法还包括在第一掺杂阱中形成数据存储结构，该数据存储结构包括第一栅叠层。该方法还包括在第二掺杂阱上形成第二栅叠层，从而形成电容器。 在一个实施例中，形成数据存储结构包括在第一区内形成第一栅极介电部件。形成数据存储结构包括在第一栅极介电部件上形成第一栅电极。形成数据存储结构包括在第一掺杂阱中形成源极和漏极部件。该源极和漏极部件被设置在第一栅电极的两侧上。形成第二栅叠层包括形成第二栅极介电部件。形成第二栅叠层包括在第二栅极介电部件上形成第二栅电极。形成第二栅叠层还包括在半导体衬底中形成掺杂部件。该掺杂部件位于第二区内并接触第二掺杂阱。在另一个实施例中，该方法进一步包括形成具有第二类型掺杂剂的第三掺杂阱，以使第三掺杂阱位于第二掺杂阱下面，并接触第二掺杂阱。在又一个实施例中，形成第二掺杂阱包括在形成第一栅叠层和第二栅叠层之后实施注入工艺以形成位于第二栅叠层下面的第二掺杂阱。在又一个实施例中，可通过操作电偏置掺杂部件以实现充电或放电电容器。在一个实施例中，在操作NVM器件期间，偏置掺杂部件以使电容器处于增强型模式。在又一个实施例中，当第二掺杂阱是P型阱时，对掺杂部件施加相对于第二栅电极的正电压；当第二掺杂阱是n型阱时，对掺杂部件施加相对于第二栅电极的负电压。上面论述了若干实施例的部件。本领域技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员还应该意识到，这种等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
权利要求
1.一种非易失性存储器(NVM)器件，包括 半导体衬底，具有第一区和第二区，所述第二区接近所述第一区； 数据存储结构，形成在所述第一区内并被设计成可通过操作保留电荷，其中所述数据存储结构包括 具有第一类型掺杂剂的第一掺杂阱，被设置在所述半导体衬底中， 第一栅极介电部件，被设置在所述第一掺杂阱上，以及第一栅电极，被设置在所述第一栅极介电部件上并被配置成是浮置的；以及电容器，形成在所述第二区内，并与所述数据存储结构耦合以用于数据操作，其中，所述电容器包括 具有第一类型掺杂剂的第二掺杂阱，被设置在所述半导体衬底中， 第二栅极介电部件，被设置在所述第二掺杂阱上，以及 第二栅电极，被设置在所述第二栅极介电部件上并连接至所述第一栅电极。
2.根据权利要求1所述的NVM器件，其中，所述第一掺杂阱与所述第二掺杂阱通过隔离部件隔离。
3.根据权利要求2所述的NVM器件，其中，所述隔离部件包括介电部件，所述介电部件形成在所述半导体衬底中井介于所述第一掺杂阱和所述第二掺杂阱之间。
4.根据权利要求2所述的NVM器件，其中，所述隔离部件包括具有与所述第一类型掺杂剂相反的第二类型掺杂剂的掺杂部件，其中，所述掺杂部件形成在所述半导体衬底中，井介于所述第一掺杂阱和所述第二掺杂阱之间。
5.一种非易失性存储器(NVM)器件，包括 半导体衬底，具有第一区和第二区，所述第二区接近所述第一区； 数据存储结构，形成在所述第一区内并被设计成可通过操作保留电荷；以及 电容器，形成在所述第二区内，并与所述数据存储结构耦合，其中，所述电容器包括 具有第一类型掺杂剂的第一掺杂阱，形成在所述半导体衬底中； 具有与所述第一类型掺杂剂相反的第二类型掺杂剂的第二掺杂阱，形成在所述半导体衬底中，其中，所述第二掺杂阱位于所述第一掺杂阱上，并直接接触所述第一掺杂阱； 第一栅极介电部件，位于所述第二掺杂阱上；以及 第一栅电极，被设置在所述第一栅极介电部件上。
6.根据权利要求5所述的NVM器件，其中，所述数据存储结构进一歩包括具有所述第ニ类型掺杂剂的第三掺杂阱，其中所述第三掺杂阱形成在所述第一区内的所述半导体衬底中，并与所述第二掺杂阱隔离。
7.根据权利要求6所述的NVM器件，其中，所述第一掺杂阱横向包围所述第二掺杂阱，并被配置成将所述第三掺杂阱与所述第二掺杂阱分开。
8.一种用于形成非易失性存储器(NVM)器件的方法，所述方法包括 提供半导体衬底，所述半导体衬底具有第一区和接近所述第一区的第二区； 在所述第一区内形成第一掺杂阱； 在所述第二区内形成第二掺杂阱，其中，所述第一掺杂阱和所述第二掺杂阱具有第一类型掺杂剂并且彼此隔离； 在所述第一掺杂阱中形成数据存储结构，其中，所述数据存储结构包括第一栅叠层；以及 在所述第二掺杂阱上形成第二栅叠层，从而形成电容器。
9.根据权利要求8所述的方法，其中所述形成数据存储结构包括 在所述第一区内形成第一栅极介电部件， 在所述第一栅极介电部件上形成第一栅电扱，以及 形成位于所述第一区内并被设置在所述第一栅电极的两侧上的源极和漏极部件；以及 所述形成第二栅叠层包括 形成第二栅极介电部件， 在所述第二栅极介电部件上形成第二栅电扱，以及 形成在所述第二区内的所述半导体衬底中且接触所述第二掺杂阱的掺杂部件。
10.根据权利要求9所述的方法，进ー步包括形成具有第二类型掺杂剂的第三掺杂阱，以使所述第三掺杂阱位于所述第二掺杂阱下面并接触所述第二掺杂阱。
全文摘要
一种NVM器件包括具有第一区和第二区的半导体衬底。NVM器件包括形成在第一区内并被设计成可通过操作保留电荷的数据存储部件。NVM器件包括形成在第二区内并与数据存储结构耦合以用于数据操作的电容器。数据存储结构包括位于半导体衬底中的第一类型的第一掺杂阱。数据存储结构包括位于第一掺杂阱上的第一栅极介电部件。数据存储结构包括第一栅电极，被设置在第一栅极介电部件上并被配置为是浮置的。电容器包括第一类型的第二掺杂阱。电容器包括位于第二掺杂阱上的第二栅极介电部件。电容器还包括被设置在第二栅极介电部件上并与第一栅电极连接的第二栅电极。本发明还公开了用于单栅极非易失性存储器的结构及方法。
文档编号H01L21/8247GK103050496SQ201210103818
公开日2013年4月17日 申请日期2012年4月10日 优先权日2011年10月14日
发明者廖大传, 杨健国, 徐英杰, 陈世宪, 郭良泰, 柯钧耀 申请人:台湾积体电路制造股份有限公司