专利名称：一种提高随机存储器读出冗余度的方法
技术领域：
本发明属于半导体领域，涉及一种器件的利记博彩app，尤其涉及一种提高随机存储器读出冗余度的方法。
背景技术：
静态随机存储器(SRAM)作为半导体存储器中的一类重要产品，在计算机、通信、 多媒体等高速数据交换系统中得到了广泛的应用。在一个90纳米以下的通常的SRAM单元的版图结构中，包括有源区、多晶硅栅、和接触孔这三个层次。并主要包括控制管(Pass Gate)，该器件为一 NMOS器件；下拉管(Pull Down M0S)，该器件同样为一 NMOS器件；及上拉管(Pull Up MOS)，该器件为一 PMOS器件。读出冗余度是衡量SRAM单元读出性能的一个重要参数，图I是一个SRAM器件在读取时的工作示意图，图中4为器件控制管，5为器件下拉管，6为器件上拉管，假设第一节点7存储数据为高电位(即存储数据为“1”)，而相应的，第二节点8存储数据为低电位(即存储数据为“0”)，在读取动作前，第一位线9和第二位线10会被预充电到高电位，读取动作开始时，字线11打开，由于第一节点7存储的数据为高电位，所以第一位线9上的电压保持不变，而由于第二节点8存储的数据为低电位，第二位线10上的电压会被向下拉，通过感知第一位线9和第二位线10上的电压差来完成SRAM单元的读动作。在读出过程中有一个必须保证的条件，就是不能改变SRAM单元中原先存储的数据。当字线11打开后，第二位线 10上的电压被下拉的同时，第二节点8的电位也会同时被拉升到一个中间电位，即不再保持“0”，中间电位的大小是由下拉管和控制管的比例所决定的，即可理解为下拉管和控制管的等效电阻的比例所决定的。为了不改变SRAM单元中原先存储的数据，第二节点8的中间电位被要求必须小于一定数值，即下拉管和控制管的等效电阻的比例必须小于一定值。这就是SRAM读出动作时读出冗余度的要求。增大控制管的等效电阻，可以降低第二节点8的中间电位，从而增加SRAM单元的读出冗余度。随着工艺代的进步，特别是在65纳米以下工艺代中，会采用通孔刻蚀停止层应力工程来提高CMOS器件性能。对于NMOS器件，沟道中的张应力会对提高NMOS器件的电子迁移率有益，因此可以采用产生张应力的通孔刻蚀停止层的应力工程。但是，沟道中的张应力会降低PMOS器件的空穴迁移率，为解决这一问题，工艺中可采用锗等元素离子，对PMOS器件区域的通孔刻蚀停止层进行轰击，以释放PMOS器件区域的张应力。这样，即可以使NMOS 器件的电子迁移率得到改善，又可以消除张应力对PMOS器件的负面影响。特别的，对于 SRAM中的控制管，由于其为一 NMOS器件，所以通常工艺中不会对其通孔刻蚀停止层采用锗等元素的离子轰击，控制管沟道中仍然存在张应力。图2为通常工艺中，释放PMOS器件和控制管区域的压应力示意图，图中只有PMOS 器件区域6被打开，其通孔刻蚀停止层会进行锗等元素的离子注入，所以在器件沟道中， NMOS器件下拉管区域5和控制管区域4的压应力未被释放，只有PMOS器件沟道中的张应力被释放。
发明内容
鉴于上述的现有技术中的问题，本发明的目的是提供一种提高静态随机存储器读出冗余度的方法。本发明提供的一种提高随机存储器读出冗余度的方法，包括以下步骤
步骤I，提供静态随机存储器，所述静态随机存储器包括衬底、沟槽和栅极，所述静态随机存储器上包括依次相邻的第一 NMO器件、PMOS器件和第二 NMOS器件；
步骤2，在所述静态随机存储器上淀积通孔刻蚀停止层和光刻胶；
步骤3，打开所述PMOS器件和第二 NMOS器件所在区域的光刻胶；
步骤4，采用元素离子对PMOS器件和第二 NMOS器件所在区域进行轰击，以释放被轰击 PMOS和NMOS器件所在区域的通孔刻蚀停止层中的应力。在本发明的一个较佳实施方式中，所述步骤2中的通孔刻蚀停止层为氮化钛层。在本发明的另一较佳实施方式中，所述步骤2中通过化学气相法淀积通孔刻蚀停止层和光刻胶。在本发明的另一较佳实施方式中，所述步骤I中第一 NMO器件为静态随机存储器的下拉管，PMOS器件为静态随机存储器的上拉管，第二 NMOS器件为静态随机存储器的控制管。 在本发明的另一较佳实施方式中，所述步骤4中通过锗元素离子对PMOS器件和第
二NMOS器件所在区域进行轰击。在本发明的另一较佳实施方式中，所述步骤3中通过干法刻蚀打开光刻胶。本发明通过逻辑运算(Logic Operation),当采用张应力通孔刻蚀停止层应力工程时，在消除PMOS器件区域的张应力的锗等元素离子注入工艺步骤中，同时把控制管区域也打开，使得锗等元素离子也会对控制管区域的通孔刻蚀停止层进行注入，从而释放了控制管沟道之中的张应力，降低了控制管器件的载流子迁移率，增大了控制管的等效电阻，在读取过程中，降低了相应节点的电位，从而提高了随机存储器的读出冗余度。
图I是现有技术中SRAM器件在读取时的工作示意图2是现有技术中SRAM器件的结构示意图3是本发明的实施例的结构示意图。
具体实施例方式以下将结合附图对本发明做具体阐释。本发明的实施例的一种提高随机存储器读出冗余度的方法，包括以下步骤
步骤I，提供静态随机存储器，所述静态随机存储器包括衬底、沟槽和栅极，所述静态随
机存储器上包括依次相邻的第一 NMO器件、PMOS器件和第二 NMOS器件；
步骤2，在所述静态随机存储器上淀积通孔刻蚀停止层和光刻胶；
步骤3，打开所述PMOS器件和第二 NMOS器件所在区域的光刻胶；
步骤4，采用元素离子对PMOS器件和第二 NMOS器件所在区域进行轰击，以释放所在区域的通孔刻蚀停止层中的应力。本发明的实施例一不增加现有工艺步骤；二还可以通过逻辑运算，当采用张应力通孔刻蚀停止层应力工程时，在消除PMOS器件区域的张应力的锗等元素离子注入工艺步骤中，同时把控制管区域也打开，使得锗等元素离子也会对控制管区域的通孔刻蚀停止层进行注入，从而释放了控制管沟道之中的张应力，降低了控制管器件的载流子迁移率，增大了控制管的等效电阻；三在读取过程中，降低了相应节点的电位，从而提高了随机存储器的读出冗余度。图3为本发明的实施例中，释放PMOS器件和控制管区域的张应力的示意图。如图 I中所示，在PMOS器件区域2进行锗等元素的离子注入时，第二 NMOS器件3即控制管区域也同时被打开，进行锗等元素的离子注入。只有第一 NMOS器件I即下拉管区域的光刻胶21 未被打开。控制管沟道中的张应力也同样被释放，控制管的电子迁移率得到降低，从而增大了控制管的有效电阻，提高了随机存储器的读出冗余度。在本发明的实施例中，步骤2中的通孔刻蚀停止层优选为氮化钛层。并优选通过化学气相法淀积通孔刻蚀停止层和光刻胶。此外，在本发明的实施例中，步骤I中第一 NMO器件为静态随机存储器的下拉管， PMOS器件为静态随机存储器的上拉管，第二 NMOS器件为静态随机存储器的控制管。在本发明的实施例中，步骤4中可以通过锗等元素离子对PMOS器件和第二 NMOS 器件所在区域进行轰击。步骤3中可以通过干法刻蚀打开光刻胶。以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
权利要求
1.一种提高随机存储器读出冗余度的方法，其特征在于，包括以下步骤步骤I，提供静态随机存储器，所述静态随机存储器包括衬底、沟槽和栅极，所述静态随机存储器上包括依次相邻的第一 NMO器件、PMOS器件和第二 NMOS器件；步骤2，在所述静态随机存储器上淀积通孔刻蚀停止层和光刻胶；步骤3，打开所述PMOS器件和第二 NMOS器件所在区域的光刻胶；步骤4，采用元素离子对PMOS器件和第二 NMOS器件所在区域进行轰击，以释放被轰击 PMOS和NMOS器件所在区域的通孔刻蚀停止层中的应力。
2.如权利要求I所述的方法，其特征在于，所述步骤2中的通孔刻蚀停止层为氮化钛层。
3.如权利要求I所述的方法，其特征在于，所述步骤2中通过化学气相法淀积通孔刻蚀停止层和光刻胶。
4.如权利要求I所述的方法，其特征在于，所述步骤I中第一NMO器件为静态随机存储器的下拉管，PMOS器件为静态随机存储器的上拉管，第二 NMOS器件为静态随机存储器的控制管。
5.如权利要求I所述的方法，其特征在于，所述步骤4中通过锗元素离子对PMOS器件和第二 NMOS器件所在区域进行轰击。
6.如权利要求I所述的方法，其特征在于，所述步骤3中通过干法刻蚀打开光刻胶。
全文摘要
本发明提供的一种提高随机存储器读出冗余度的方法，包括提供静态随机存储器，所述静态随机存储器包括衬底、沟槽和栅极，所述静态随机存储器上包括依次相邻的第一NMO器件、PMOS器件和第二NMOS器件；在所述静态随机存储器上淀积通孔刻蚀停止层和光刻胶；打开所述PMOS器件和第二NMOS器件所在区域的光刻胶；采用元素离子对PMOS器件和第二NMOS器件所在区域进行轰击，以释放所在区域的通孔刻蚀停止层中的应力。本发明降低了控制管器件的载流子迁移率，增大了控制管的等效电阻。
文档编号H01L21/266GK102610503SQ20121009032
公开日2012年7月25日 申请日期2012年3月31日 优先权日2012年3月31日
发明者俞柳江 申请人:上海华力微电子有限公司