用于底部填充控制的平坦化凸块的利记博彩app

专利名称：用于底部填充控制的平坦化凸块的利记博彩app
技术领域：
本发明涉及半导体技术领域，具体地，涉及用于底部填充控制的平坦化凸块。
背景技术：
现代电路的制造通常包括若干步骤。首先，在半导体晶圆上建造集成电路，该半导体晶圆包含多个完全一样的半导体芯片，每个半导体芯片都包括集成电路。随后从所述晶圆上锯切(或切下)该半导体芯片并对其封装。该封装工艺具有两个主要目的:保护易碎的半导体芯片以及使内部集成电路连接外部连接。在封装工艺中，使用倒装焊接将半导体管芯(或芯片)安装在封装元件上。裂缝在半导体管芯和封装元件之间的间隙实施底部填充物以防止焊料凸块或焊球内形成裂缝，其中裂缝通常是由热应力造成的。底部填充物还可减少在电介质界面的分层。所述封装元件是包括金属连接件的插入件，金属连接件用于为相对侧之间的电信号提供路径。所述管芯通过直接金属接合、焊料接合等接合至所述插入件。所述封装元件还可以是其他类型的衬底。在管芯封装中仍存在许多挑战。

发明内容
为解决现有技术所存在的问题，根据本发明的一个方面，提供了一种芯片封装件，包括:在所述芯片封装件的第一芯片和衬底之间的多个凸块结构，以及在所述多个凸块结构中的一个靠近所述第一芯片中心的凸块结构中的焊料层厚于在所述多个凸块结构中的另一个靠近所述第一芯片边缘的凸块结构中的焊料层。在可选实施方式中，所述多个凸块结构中的每一个都包括铜层和金属层，其中所述金属层位于所述铜层和所述焊料层之间。在可选实施方式中，所述衬底是插入件。在可选实施方式中，第二芯片通过另一多个凸块结构接合所述衬底，并且其中所述第一芯片和所述衬底之间的第一间距与所述第二芯片与所述衬底之间的第二间距大致相同。在可选实施方式中，在所述第一芯片和所述衬底之间存在第一底部填充物，并且在所述第二芯片和所述衬底之间存在第二底部填充物，并且其中所述第一底部填充物和所述第二底部填充物具有大约相同的体积。在可选实施方式中，所述多个凸块结构中的铜层的宽度等于或小于大约30 μ m。在可选实施方式中，所述多个凸块结构为铜柱结构。根据本发明的另一方面，还提供了一种衬底，包括:多个凸块结构，所述多个凸块结构中的每一个都包括:焊料层，铜层，金属层，其中所述金属层位于所述焊料层和所述铜层之间；其中所述多个凸块结构中的一个靠近所述衬底中心的凸块结构中的焊料层厚于所述多个凸块结构中的另一个靠近所述衬底边缘的凸块结构的焊料层。在可选实施方式中，每个焊料层被平坦化并且所述多个凸块结构的高度大致相同。在可选实施方式中，所述焊料层的表面粗糙度在大约3nm至大约9nm的范围内。在可选实施方式中，所述多个凸块结构是铜柱凸块。在可选实施方式中，所述衬底为插入件并且具有硅通孔。在可选实施方式中，所述衬底为半导体芯片并且具有集成电路。根据本发明的又一个方面，还提供了一种在衬底上形成多个凸块结构的方法，包括:在所述衬底上形成凸块下金属(UBM)层，其中所述UBM层与所述衬底上的金属垫接触；在所述UBM层之上形成光刻胶层，其中所述光刻胶层限定用于形成多个凸块结构的多个开口；在每一所述开口内电镀多层，其中金属层为多个所述凸块结构中的一部分；以及在电镀所述金属层后平坦化所述多个凸块结构至相对于所述衬底表面的目标高度。在可选实施方式中，所述多层包括铜层、金属层和焊料层，其中所述金属层位于所述铜层和所述焊料层之间，并且所述铜层与所述UBM层接触。根据本发明的又一方面，还提供了一种形成芯片封装件的方法，包括:提供具有第一多个凸块结构的第一芯片，其中所述第一多个凸块结构被平坦化至
第一高度；提供具有第二多个凸块结构的衬底，其中所述第二多个凸块结构被平坦化至第二高度；以及将所述第一多个凸块结构和所述第二多个凸块结构接合在一起，其中所述第一芯片和所述衬底之间的间距为一值。在可选实施方式中，所述方法进一步包括用底部填充物材料底部填充所述第一芯片和所述衬底之间的间隔。在可选实施方式中，所述方法进一步包括:提供具有第三多个凸块结构的第二芯片，其中所述第三多个凸块结构被平坦化至第三高度；以及，将所述第三多个凸块结构与在所述衬底上的所述第二多个凸块结构接合，其中所述第二芯片和所述衬底之间的间距大致等于所述值。在可选实施方式中，固定体积的底部填充物材料被用于底部填充所述第一芯片和所述衬底之间的第一间隔以及底部填充所述第二芯片和所述衬底之间的第二间隔。在可选实施方式中，所述底部填充没有形成空隙或填角。


为更完整的理解实施例及其优点，现将结合附图所进行的以下描述作为参考，其中:图1是根据一些实施例的具有在两个分离衬底上的集成电路(IC)管芯的两个芯片封装件的剖视图；图2A和图2B示出了根据一些实施例的两个凸块结构；图3A示出了根据一些实施例的IC芯片的间距分布；图3B和图3C示出了根据一些实施例的分别在芯片和衬底上电镀焊料层后的芯片和衬底的剖视图；图3D比较根据一些实施例的两个管芯的铜层和焊料层的厚度变化；图4A和4B示出了根据一些实施例的从凸块结构平坦化焊料层；图4C示出了根据一些实施例的与衬底的凸块结构接合的芯片的平坦化凸块结构；图5A至示出了根据一些实施例的制造芯片封装件的工艺流程；图5E示出了根据一些实施例的具有凸块结构的芯片。
具体实施例方式下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，而不用于限制本发明的范围。图1是描述根据一些实施例的具有衬底30上的集成电路(IC)管芯50的芯片封装件100和具有衬底30*上的集成电路(IC)管芯50*的芯片封装件100*的剖视图。芯片封装件100与芯片封装件100*类似，且衬底30和衬底30*类似，IC管芯50和50*类似、在一些实施例中，衬底30和30*是半导体晶圆或晶圆的一部分。在一些实施例中，衬底30和30*包括硅、砷化镓、绝缘体上硅(“SOI”)或其他类似材料。在一些实施方式中，衬底30和30*还包括诸如电阻、电容等的无源器件或诸如晶体管的有源器件。在一些示例性实施方式中，在衬底30和30*内包括附加的集成电路。在一些实施例中，衬底30和30*包括衬底通孔35和35%如图1所示。在一些实施例中，衬底30和30*是插入件。另外，在可选实施例中，衬底30和30*是由其他材料制成。例如，在一些实施例中，使用多层电路板。在一些实施例中，衬底30和30*还包括双马来酰亚胺-三嗪(BT)树脂、FR-4(由具有阻燃的环氧树脂粘结剂的编织玻璃纤维布组成的复合材料)、陶瓷、玻璃、塑料、胶带、薄膜、或其他支撑材料，所述支撑材料可支持需要分别接收用于倒装芯片集成电路管芯50和50*的连接器端子15和15*的传导垫或传导块(land)。图1示出了通过连接IC管芯50上的凸块51和衬底30上的凸块31来将IC管芯50接合至衬底30。类似地，通过连接IC管芯50*上的凸块51*和衬底30*上的凸块31*将IC管芯50*接合至衬底30*。用底部填充物55填充管芯50和衬底30之间的间隔。类似地，用底部填充物55*填充管芯50*和衬底30*之间的间隔。由底部填充材料制成的底部填充物55*基本上填充IC管芯50*和30*之间的整个间隔。在一些实施例中，底部填充物55*具有连续且渐缩的形状。如上所描述的，底部填充物55*为IC管芯50*提供支撑并防止凸块结构31*和51*之间的接合焊料53*形成裂缝。IC管芯50*和衬底30*之间的距离H1*被称为“间距”。相比而言，底部填充物55没有填充IC管芯50和衬底30之间的间隔并且留下空隙54和填角56，填角56是位于所述空隙下的延伸的薄片底部填充物。空隙54降低了底部填充物55在防止焊料(如空隙54附近的焊料53)的裂缝方面的有效性。填角56可能从剩余的底部填充物55分离，这进一步减弱和损害底部填充物55。这种不合适的底部填充物55的形成是由于的IC管芯50和衬底30之间的间距H1比IC管芯50*和衬底30*之间的间距H1*闻引起的。相同的底部填充工艺被用于封装件100和100*。底部填充工艺使用设定体积为V的底部填充材料。具有高间距H1的封装件100使得设定体积为V的底部填充物材料不够或过多填充IC管芯50和衬底30之间的间隔，这导致空隙54和填角56的形成。具有较小间距的封装件具有形成大填角的过量底部填充物，这影响相邻管芯的底部填充物的适当形成。因此，控制封装管芯的间距对获得足够耐用的芯片封装件是重要的。图2A示出了根据一些实施例的具有衬底210的凸块结构200。在一些实施例中，衬底210是半导体衬底，诸如块状硅衬底，但是其也可包括其他半导体材料，如III族、IV族和/或V族元素的半导体材料。在一些实施例中，诸如晶体管的半导体器件214形成在衬底210的表面。互连结构212形成在衬底210之上，互连结构212包括形成在其内并且与半导体器件214连接的金属线和通孔(未示出)。在一些实施例中，金属线和通孔由铜或铜合金形成，并且是使用众所周知的大马士革工艺形成。在一些实施例中，互连结构212包括公知的层间电介质(ILD)和金属间电介质(IMD)。金属垫228形成在互连结构212之上。在一些实施例中，金属垫228包括铝，并因此被称为铝垫228。在其他实施例中，金属垫228由诸如铜、银、金、镍、钨、它们的合金和/或它们的多层的其他材料形成，或者包括诸如铜、银、金、镍、钨、它们的合金和/或它们的多层的其他材料。在一些实施例中，金属垫228与半导体器件214电连接，例如通过位于下方的互连结构212。在一些实施例中，形成钝化层230来覆盖金属垫228的边缘部分。在一些实施例中，钝化层230由聚酰亚胺或其他熟知的电介质材料形成。在一些实施例中，在互连结构212之上以相同或超过金属垫228的水平形成附加的钝化层。在一些实施例中，所述附加的钝化层由诸如氧化硅、氮化硅、未掺杂的硅玻璃(USG)、聚酰亚胺和/或它们的多层的材料形成。在钝化层230内形成开口以暴露金属垫228。扩散势垒层240和薄晶种层242覆盖开口并且扩散势垒层240与金属垫228接触。在一些实施例中，扩散势垒层240为钛层、氮化钛层、钽层或氮化钽层。在一些实施例中，晶种层242的材料包括铜或铜合金，并因此在下文中称晶种层242为铜晶种层242。在一些实施例中，诸如银、金、铝及其组合的其他材料包括在晶种层242内。在一些实施例中，扩散势垒层240和铜晶种层242使用溅射形成。扩散势垒层240和薄晶种层242的组合被称为凸块下金属(UBM)层245。根据一些实施例，掩模在铜晶种层242之上以允许在铜晶种层242暴露的表面上镀铜层250。在一些实施例中，可选的金属层252在铜层250上。在一些实施例中，金属层252是含镍层，包括例如镍层或镍合金层。焊料层260在镍层252之上。在一些实施例中，焊料层260是由例如SnAg或焊料材料(包括锡、铅、银、铜、镍、铋或它们的组合的合金)形成的无铅预焊层。去除所述掩模以暴露位于所述掩模下的铜晶种层242的一部分。铜晶种层242的暴露部分随后通过蚀刻工艺去除。接着，也去除扩散势垒层240的暴露部分。在图2A中，铜层250的厚度小于焊料层260的厚度；凸块结构被称为焊料凸块200。
图2B的原理与图2A的原理类似。例如，衬底210*与衬底210类似，互连结构212*与互连结构212类似，半导体器件214*与半导体器件214类似，金属垫228*与金属垫228类似，扩散势垒层240*与扩散势垒层240类似，晶种层242*与铜晶种层242类似，铜层250*与铜层250类似，金属层252*与金属层252类似，以及焊料层260*与焊料层260类似。扩散势垒层240*和薄晶种层242*的组合被称为UBM层245'然而，如图2所示，根据一些实施例，铜层250*的厚度大于焊料层260*的厚度，该凸块结构被称为铜柱+凸块结构200'图2A和图2B所示的实施例仅仅是个例子，其他凸块的实施例也是可能的。凸块形成工艺的进一步详细描述在2010年7月23日提交的、名称为“Preventing UBM Oxidationin Bump Formation Processes”、申请号为12/842，617的美国专利申请和2010年7月29日提交的、名称为 “Mechanisms for Forming Copper Pillar Bumps”、申请号为 12/846, 353的美国专利申中可找到，这两篇专利申请通过整体弓I用并入本文中。在一些实施例中，图2A和图2B中的铜层250和250'金属层252和252*以及焊料层260和260*通过电镀沉积。用于镀层250、252和260的电镀工艺是电化学电镀，其受电镀电流密度、凸块图案密度和芯片尺寸影响。图3A示出了根据一些实施例的IC芯片300的凸块高度分布。存在凸块高度测量的不同区域，诸如区域A、B、C、D、E、F和G。该凸块高度测量反映每个区内的平均值。在IC芯片300上的凸块在整个芯片300上大致相同。芯片300上的凸块高度分布显示了在芯片300的边缘凸块高度高，在芯片300的中心凸块高度低。例如，区域B具有大约25.3 μ m的凸块高度而区域D具有大于21.8 μ m的凸块高度。区域B和C均靠近管芯300的边缘。相反，区域G靠近芯片300的中心(或者远离芯片300的边缘)并具有大约18.1 μ m的最低凸块高度。从芯片300中心到边缘的凸块高度的较大变化归因于穿过芯片300的电流密度的变化。电镀电流密度在边缘最大并朝芯片300中部减小。这是由于缺乏围绕边缘的图案。因此在芯片边缘电流密度更高。另外，靠近芯片中心的电镀化学反应的消耗也是一个因素。图3B示出了根据一些实施例的在完成焊料层电镀之后的芯片310的剖视图。根据一些实施例，图3B示出了芯片310上的凸块与图2B的凸块200*类似。图3B的剖视图示出了芯片310包括若干铜柱凸块311-316，这些铜柱凸块具有铜层250、金属层252和焊料层260。在一些实施例中，铜层的宽度W小于等于大约30 μ m。在该实施例中，铜层250、金属层252和焊料层260均通过电镀沉积。如图3B所示，靠近芯片310边缘的凸块311和316高于芯片310中心附近的凸块313和314。图3C示出了根据一些实施例的在完成焊料层电镀之后的衬底320的剖视图。根据一些实施例，图3C示出了衬底320具有在金属垫327下方的硅通孔328。根据一些实施例，衬底320是插入件。根据一些实施例，衬底320上的凸块与图2B的凸块200*类似。衬底320也具有铜柱结构321-326，这些铜柱结构具有铜层250*、金属层252*和焊料层260'在该实施例中，铜层250'金属层252*和焊料层260*均通过电镀沉积。衬底320的铜柱结构321-326用于与芯片310上的铜柱结构311-316接合。从中心到边缘的凸块高度变化增加了接合难度。如上所提到的，凸块电镀还受芯片尺寸和凸块密度影响。具有较大芯片尺寸和较高凸块密度的芯片比具有较小芯片尺寸和较低凸块密度的芯片具有更大的电流密度变化。另外，较大的具有较高凸块密度的芯片的化学消耗影响更严重。因此，较大芯片(或管芯)和具有较高凸块密度的芯片比较小且具有较低凸块密度的芯片具有更明显的凸块高度变化(中心到边缘)。根据一些实施例，图3D比较了两个管芯的铜层250和焊料层260的厚度变化。其中一个管芯的管芯尺寸为116mm2，图案密度(PD)为4.49%，另一个管芯的管芯尺寸为759mm2，PD为19.01%。图案密度(PD)定义为被图案覆盖的管芯的表面与总表面积的比率。图3D中的数据示出了较大管芯尺寸和图案密使得铜层250和焊料层260的厚度变化更显著。除了管芯内的变化外，整个晶圆上的电镀厚度也变化。靠近晶圆中心的凸块结构的电镀厚度与靠近晶圆边缘的凸块结构的电镀厚度相比较小。此外，电镀工艺随新的电镀槽而变化，以及随电镀系统不同而变化。上述描述的变化因素增加了间距的变化，该间距为芯片之间或芯片和衬底之间的闻度。研究显不，在一些例子中，封装芯片的晶圆内(WIW)间距变化为大约21 μ m或者更高。如上所提到的，间距变化增加了底部填充物适当形成的难度，并导致封装的倒装芯片的可靠性问题或缺陷问题。图4A示出了根据一些实施例的对芯片310上的凸块311-316的焊料层260平坦化以在芯片310的衬底表面301之上实现目标凸块高度Ητ。该平坦化能去除焊料层260的一部分以控制目标凸块高度Ητ。这种平坦化减小了由上述因素引起的变化。在一些实施例中，平坦化通过研磨实现。在其他实施例中，使用其他的平坦化工艺。在一些实施例中，高度测量装置用于监测凸块高度以使焊料层260的受控制的平坦化能够达到目标高度HT。在一些实施例中，高度测量装置使用共高度测量方法或三角高度测量方法。由于平坦化，靠近芯片310中心的焊料层260的高度H。大于靠近芯片310的边缘的焊料层260的高度HE。图4B示出了根据一些实施例的对芯片320上的凸块321-326的焊料层260*平坦化以在衬底320的衬底表面302之上实现目标凸块高度HST。类似地，该平坦化能去除焊料层260*的一部分以控制目标凸块高度HST。这种平坦化减小了由上述因素引起的变化。在一些实施例中，平坦化通过研磨实现。在其他实施例中，使用其他的平坦化工艺。在一些实施例中，高度测量装置用于监测凸块高度以使焊料层260*的受控制的平坦化能够达到目标高度HST。由于平坦化，靠近衬底320中心的焊料层260*的高度Hcc大于靠近芯片320边缘的焊料层260*的高度Hee。平坦化凸块结构的焊料层(例如，上面所述的焊料层260和260*)，还可降低电镀焊料层的表面粗糙度。研究显示，在一些例子中，非平坦化的凸块表面的粗糙度在大约442nm到大约516nm之间的范围内。在平坦化操作之后，该表面粗糙度降低到在大约3nm到大约9nm之间的范围内。降低的表面粗糙度改善了焊料接合界面。图4C示出了根据一些实施例的芯片310的平坦化凸块结构接合到衬底320的凸块结构上。在一些实施例中，衬底320经过进一步地工艺操作，例如研磨，以暴露TSV328以及形成用于外部连接的焊盘和钝化层。如图4C所示该接合的封装件经过回焊工艺来连接焊料层。由于平坦化，靠近接合封装件的中心的焊料层的总高度Hrc大于靠近芯片310边缘的焊料层的总高度Hte。对于图4C所示的接合封装件来说，凸块结构的平坦化使得间距H的控制成为可能。平坦化去除了整个管芯和整个晶圆上由工艺、图案密度和管芯尺寸导致的变化。例如，没有平坦化的焊料层的间距变化在大约20-25 μ m的范围内。通过平坦化焊料层，间距变化降低到等于或小于大约3 μ m。由于封装件之间一致的间距，所以底部填充物恰当地并一致地形成。图5A示出了根据一些实施例的在衬底上电镀焊料层260*后的衬底400的剖视图。图5A中的凸块结构450包括铜层250*和金属层252*。在衬底400上形成光刻胶410后，将铜层250*、金属层252*和焊料层260*电镀在衬底400上。光刻胶410在衬底400上形成扩散势垒层240*和薄晶种层242*之后形成。在一些实施例中，光刻胶为湿法光刻胶(湿法光致抗蚀剂)或干法光刻胶(干法光致抗蚀剂)。如上所述，扩散势垒层240*和薄晶种层242*的组合被称为UBM层245'图5A中所有层用类似的层标号作上述描述。如上文所述，凸块高度从衬底400的中心到边缘是变化的。然后进行平坦化操作。在一些实施例中，在平坦化之前，衬底400固定在保持工件上以在平坦化期间固定衬底400。图5B示出了根据一些实施例的平坦化操作之后的衬底400的剖视图。衬底400被平坦化至目标厚度HST。然后，去除光刻胶层410并通过蚀刻去除暴露的UBM层245。图5C示出了光刻胶层410被去除并且暴露的UBM层被蚀刻之后的衬底400的剖视图。保持衬底400的工件随后与衬底400分离。在一些实施例中，衬底400经过背面研磨以暴露TSV328并形成用于外部连接的结构。在一些实施例中，衬底400包括若干管芯，并且根据一些实施例从衬底400锯切(或切割)并分离管芯以形成独立的管芯。图示出了倒装焊之后的芯片470和480。在芯片470上进行类似的平坦化操作和凸块形成操作，芯片470与上述的芯片300或310类似。平坦化去除芯片470上的焊料层的一部分以形成目标凸块高度。如图所示，根据一些实施例，在衬底400和芯片470二者的凸块结构均形成并平坦化之后，芯片470接合至衬底400。图示出了另一个芯片480也接合至衬底400 (参见图5A-5C)。在一些实施例中，芯片480具有与芯片470不同的尺寸和图案密度。然而，通过包含平坦化的凸块形成，芯片470和衬底400之间的间距Ha与芯片480和衬底400之间的间距Hb大致相同。在芯片470和480放直在衬底400上后，回焊这一系列兀件(包括衬底和芯片)。结果，通过对来自芯片和衬底的焊料层回焊形成的焊料层265和265*稍微呈圆形。然后，在芯片470和480与衬底400之间的间隔之间施加底部填充物490。由于间距Ha和Hb大致相同，所以底部填充物形成工艺为可控并可重复的。底部填充物490被恰当形成，没有空隙或填角。上述的示例性芯片封装件包括具有凸块结构的衬底上的芯片。然而，在一些实施例中，平坦化凸块的应用适用于另一种芯片封装件，其包括没有凸块结构的衬底上的芯片。图5E示出了根据一些实施例的具有凸块结构465的芯片460。芯片460封装在具有接触焊盘491的衬底490上。平坦化凸块结构465上的焊料层来控制芯片封装件495的间距Hc。其中，H。与图5中示出的KK是不同的定义。形成凸块结构的机制减少了芯片和封装件衬底之间的间距变化。通过在电镀之后平坦化芯片和/衬底上的凸块结构上的焊料层，使得因在管芯内和在晶圆内的位置、图案密度、管芯尺寸以及工艺变化引起的凸块结构的高度变化控制到最小。结果，芯片和衬底之间的间距被控制并且更一致。因而底部填充的质量得到改善。根据一些实施例，提供芯片封装件。该芯片封装件包括在第一芯片和该芯片封装件的衬底之间的多个凸块结构。该芯片封装件还包括在所述多个凸块结构中的一个靠近第一芯片中心的凸块结构中的焊料层厚于所述多个凸块结构中的另一个靠近在第一芯片边缘的凸块结构中的焊料层。根据一些其他实施例，提供具有多个凸块结构的衬底。该衬底包括焊料层、铜层和金属层。该金属层位于所述焊料层和所述铜层之间。所述多个凸块结构中的一个靠近衬底中心的凸块结构中的焊料层厚于所述多个凸块结构中的另一个靠近衬底边缘的凸块结构中的焊料层。根据又一些其他实施例，提供形成芯片封装件的方法。该方法包括提供具有第一多个凸块结构的第一芯片，并且平坦化该第一多个凸块结构至第一高度。该方法还包括提供具有第二多个凸块结构的衬底，并且平坦化该第二多个凸块结构至第二高度。该方法进一步包括使第一和第二多个凸块结构接合在一起，并且第一芯片和所述衬底之间的间距为一值。尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每项权利要求构成单独的实施例，并且各项权利要求和实施例的组合在本发明的范围内。
权利要求
1.一种芯片封装件，包括: 在所述芯片封装件的第一芯片和衬底之间的多个凸块结构，以及 在所述多个凸块结构中的一个靠近所述第一芯片中心的凸块结构中的焊料层厚于在所述多个凸块结构中的另一个靠近所述第一芯片边缘的凸块结构中的焊料层。
2.根据权利要求1所述的芯片封装件，其中所述多个凸块结构中的每一个都包括铜层和金属层，其中所述金属层位于所述铜层和所述焊料层之间。
3.根据权利要求1所述的芯片封装件，其中所述衬底是插入件。
4.一种衬底,包括: 多个凸块结构，所述多个凸块结构中的每一个都包括: 焊料层， 铜层， 金属层，其中所述金属层位于所述焊料层和所述铜层之间； 其中所述多个凸块结构中的一个靠近所述衬底中心的凸块结构中的焊料层厚于所述多个凸块结构中的另一个靠近所述衬底边缘的凸块结构的焊料层。
5.根据权利要求4所述的衬底，其中每个所述焊料层都被平坦化并且所述多个凸块结构的高度大致相同。
6.一种在衬底上形成多个凸块结构的方法，包括: 在所述衬底上形成凸块下金属(UBM)层，其中所述UBM层与所述衬底上的金属垫接触； 在所述UBM层之上形成光刻胶层，其中所述光刻胶层限定用于形成多个凸块结构的多个开口 ； 在每一所述开口内电镀多层，其中金属层为多个所述凸块结构中的一部分；以及 在电镀所述金属层后平坦化所述多个凸块结构至相对于所述衬底表面的目标高度。
7.根据权利要求6所述的方法，其中所述多层包括铜层、金属层和焊料层，其中所述金属层位于所述铜层和所述焊料层之间，并且所述铜层与所述UBM层接触。
8.一种形成芯片封装件的方法，包括: 提供具有第一多个凸块结构的第一芯片，其中所述第一多个凸块结构被平坦化至第一高度； 提供具有第二多个凸块结构的衬底，其中所述第二多个凸块结构被平坦化至第二高度；以及 将所述第一多个凸块结构和所述第二多个凸块结构接合在一起，其中所述第一芯片和所述衬底之间的间距为一值。
9.根据权利要求8所述的方法，进一步包括用底部填充物材料底部填充所述第一芯片和所述衬底之间的间隔。
10.根据权利要求8所述的方法，进一步包括: 提供具有第三多个凸块结构的第二芯片，其中所述第三多个凸块结构被平坦化至第三高度；以及 将所述第三多个凸块结构与在所述衬底上的所述第二多个凸块结构接合，其中所述第二芯片和所述衬底之间的间距大致等于所述值。
全文摘要
本发明公开了一种用于形成凸块结构的机制，其降低了芯片和封装件衬底之间的间距变化。通过在电镀之后平坦化芯片和/或衬底上的凸块结构的焊料层，使得因管芯内和晶圆内位置、图案密度、管芯尺寸以及工艺变化引起的凸块结构的高度变化降至最小。结果，可将芯片和衬底之间的间距控制为一致。因此，底部填充的质量得到改善。本发明还公开了用于底部填充控制的平坦化凸块。
文档编号H01L21/60GK103137587SQ20121007684
公开日2013年6月5日 申请日期2012年3月21日 优先权日2011年11月30日
发明者林俊成, 蔡柏豪 申请人:台湾积体电路制造股份有限公司