半导体装置的利记博彩app

专利名称：半导体装置的利记博彩app
技术领域：
本文中描述的实施例一般涉及其中层叠有多个半导体芯片的半导体装置。
背景技术：
存在这样的半导体封装，其中，存储器芯片(存储器元件)和控制向/从该存储器芯片写入和读取的控制芯片(控制元件，系统LSI)被层叠。为了以该方式层叠控制芯片和存储器芯片，存在使用多个半导体封装(多封装结构)的方式和使用单个半导体封装(单封装结构)的方式。在多封装结构中，控制芯片的半导体封装和存储器芯片的半导体封装被层叠(封装上封装(Package On Package))。在单封装结构中，控制芯片和存储器芯片被并列设置或层叠在一个基底上，从而形成半导体封装。在多封装结构中，可以在每个半导体封装中的芯片与基底之间设置连接，从而便于高速操作。然而，多封装结构在厚度和成本上不利。另一方面，单封装结构在厚度和成本上比多封装结构有利。然而，芯片与基底之间的连接关系倾向于复杂。此外，从长期来看，确保封装中的电连接的可靠性变难。

发明内容
本发明的实施例实现能够确保封装中的电连接的可靠性的半导体装置。在一个实施例中，一种半导体装置具有基底、第一半导体芯片、电极、第一和第二连接部件以及第一和第二密封部件。所述第一半导体芯片被设置在所述基底上。所述电极被设置在所述第一半导体芯片上并包含Al。所述第一连接部件电连接所述电极和所述基底，并包含Au或Cu。所述第一密封部件密封所述第一半导体芯片和所述第一连接部件。一个或多个第二半导体芯片层叠在所述第一密封部件上。一个或多个第二连接部件电连接所述一个或多个第二半导体芯片和所述基底。所述第二密封部件密封所述第一连接部件、所述一个或多个第二半导体芯片以及所述一个或多个第二连接部件。所述第一密封部件中的Cl离子和Br离子的总重量Wl与所述第一密封部件和所述基底的树脂的重量WO的比率小于等于7. 5ppm。本发明的实施例可实现能够确保封装中的电连接的可靠性的半导体装置。


图1是根据第一实施例的半导体装置的平面图；图2A和图2B是根据第一实施例的半导体装置的侧面图3是根据第一实施例的半导体装置的放大截面图；图4是示例根据第一实施例的半导体装置的制造工序的流程图；图5A和图5B是在图4的工序之后产生的半导体装置的侧面图；图6A和图6B是在图4的工序之后产生的半导体装置的侧面图；图7A和图7B是在图4的工序之后产生的半导体装置的侧面图；图8A和图8B是在图4的工序之后产生的半导体装置的侧面图；图9A和图9B是根据第二实施例的半导体装置的侧面图；图10是根据第二实施例的半导体装置的放大截面图；图11是示出根据第二实施例的半导体装置的制造工序的流程图；图12是表示用于密封部件31的树脂材料的粘度的温度依赖性的曲线图；图13A和图13B是表示在接合线(bonding wire) BI和电极21a至21d的接合部分(joining part)中发生的层状结构(lamellar structure)的显微镜照片；图14是表示Au和Al的合金层的显微镜照片；图15A和15B是描述层状结构LS的发生机制的图；以及图16是示例加速试验的结果的图。
具体实施例方式下文中，将参照附图详细描述实施例。(第一实施例)图1是根据第一实施例的半导体装置I的平面图。图2A和图2B是半导体装置I的侧面图。图2A是在图1中的箭头α的方向上观看的半导体装置I的侧面图。图2Β是在图1中的箭头β的方向上观看的半导体装置I的侧面图。图3是半导体装置I的放大的截面图。注意，在图1中，省略了对密封部件61和接合线Β2、Β3的图示。在图2Α中，半导体装置I被示例为具有处于透视状态的密封部件61。在图2Β中，密封部件61处于透视状态，并且省略了对接合线Β3的图示。(半导体装置I的概况)首先，将描述半导体装置I的概况。半导体装置I具有矩形安装基底11、矩形半导体芯片21、密封部件31、矩形半导体芯片41至44、矩形半导体芯片51至54以及密封部件61。半导体芯片41至44和51至54是用于写入和读取数据的存储器芯片，并且通过作为控制芯片(控制器)的半导体芯片21执行对这些半导体芯片41至44和51至54写入和读取数据。在该半导体装置I中，将多个半导体芯片41至44和51至54分成用于执行写入和读取数据的两个系统(第一和第二系统)。此外，半导体芯片21与外部之间的数据交换也被分成两个系统(第三和第四系统)。当在系统中和系统之间的布线长度存在较大差异时，半导体芯片的操作的加速受到阻碍。如上所述，通过半导体芯片21执行在半导体芯片41至44、51至55与外部之间的信号输入/输出。在该实施例中，半导体芯片21被设置在安装基底11的中心附近，从而便于使外部连接端子13a、13b与半导体芯片21之间的布线具有相等的长度(或具有近似相等的长度，以下将简称为“具有相等的长度”)。此外，半导体芯片41至44、51至55被设置在半导体芯片21上，从而便于使半导体芯片21与半导体芯片41至44、51至55之间的布线具有相等的长度。为了使布线具有相等的长度，可以设想，层叠处于单独封装的半导体芯片21和半导体芯片41至44、51至55 (封装上封装)。即，可在每个半导体封装中设置芯片与基底之间的连接，并且这便于高速操作。然而，制造多个封装通常导致高成本，并倾向于使整个厚度变大。关于这一点，在该实施例中，可以以相对低的成本制造具有相等长度的布线的薄半导体装置I。具体地，构造半导体装置I，使得通过设计半导体芯片21、半导体芯片41至44和半导体芯片51至55在安装基底11上的设置等等，布线长度在系统中和系统之间基本上相等。具体地，其被构造为，使得在连接半导体芯片21和半导体芯片41至44的布线当中的特定布线(第一系统)与在连接半导体芯片21和半导体芯片51至54的布线当中的特定布线(第二系统)具有基本上相同的布线长度，此外，在连接半导体芯片21和安装基底11 的外部连接端子13a的布线当中的特定布线(第三系统)与在连接半导体芯片21和安装基底11的外部连接端子13b的布线当中的特定布线(第四系统)具有基本上相同的布线长度。这里，注意，特定布线是指用于传送数据信号(IO)或者指定数据的读取/写入的时机(timing)的定时信号(timing signal)的布线。(半导体装置I的结构)下文中，将描述半导体装置I的结构。安装基底11具有与前表面和后表面对应的第一主表面IIa和第二主表面lib。安装基底11是具有第一至第四边(侧表面)A至D的矩形基底。如图3所示，安装基底11具有中心层(core layer) Ilc ;布线层lld、lle ;层间连接部Ilf ;以及阻焊层llg、llh。中心层Ilc是具有例如50 μ m至300 μ m的厚度的树脂层(例如使用玻璃环氧树脂或双马来酰亚胺三嗪树脂(bismaleimide triazine resin))。例如，Cu被用于布线层lid、lie,其中一个或多个布线层被设置在中心层Ilc的两个表面上。连接端子12a至12f和外部连接端子13a、13b被连接至布线层lld、lle。阻焊层llg、Ilh是分别被设置在布线层IlcUlle外部的树脂层(使用例如环氧树脂)。在设置连接端子12a至12f和外部连接端子13a、13b的位置处，在阻焊层IlgUlh中形成开口。在安装基底11的第一主表面Ila上，在第一至第四边A至D的侧面上分别形成用于半导体芯片21的连接端子12a至12d。此外,在安装基底11的第一主表面Ila上,沿着第一和第二边A、B分别形成用于半导体芯片41至44的连接端子12e和用于半导体芯片51至54的连接端子12f。例如，在铜(Cu)的端子上通过镍(Ni)和金(Au)的电解镀(electrolyticplating)来形成连接端子12a至12f。沿着安装基底11的第二主表面Ilb上的第三和第四边C、D，分别形成外部连接端子13a、13b，其中外部连接端子13a、13b为用于外部基底等的连接端子。外部连接端子13a、13b是例如焊料球或焊料凸起(bump)。半导体芯片21是具有第一至第四边a至d并控制向/从半导体芯片41至44和半导体芯片51至54写入和读取数据的矩形控制芯片(控制器)。利用树脂层21f(例如使用热固性树脂)将半导体芯片21安装在安装基底11的中心附近。
半导体芯片21具有沿着边a至d形成的多个电极21a至21d，其中边a至d分别与安装基底11的边A至D对应。电极21a至21d是例如铝衬垫(pad)。半导体芯片21被安装在安装基底11的第一主表面Ila上。半导体芯片21的电极21a至21d通过接合线BI而被分别电连接至安装基底11的连接端子12a至12d。接合线BI的材料为例如金(Au)或铜(Cu)。密封部件31将半导体芯片21与接合线BI —起埋入。对于密封部件31，使用例如热固性树脂。密封部件31被形成在半导体芯片21的前表面上和半导体芯片21的周围，以使其前表面(上表面)在比接合 线BI的上端高的位置。此外，密封部件31被形成为使得其大小(垂直和水平长度)与在前表面(上表面)上层叠的半导体芯片41的后表面的大小(垂直和水平长度)基本相同。图3表示在密封部件31附近的半导体装置I的结构的细节。在安装基底11 (阻焊层Ilg)上，通过树脂层21f而安装半导体芯片21。通过密封部件31密封半导体芯片21和接合线BI。半导体芯片41被设置在该密封部件31上。此时,如下定义图3中示例的厚度df、距离dg、高度dw和厚度dc、da、dt。具体地，厚度df是密封部件31的厚度，并由安装基底11与半导体芯片41之间的距离限定。距离dg是接合线BI的最大高度与半导体芯片41之间的距离(间距(clearance))。高度dw是接合线BI的最大高度与半导体芯片21之间的距离。厚度dc是半导体芯片21的厚度。厚度da是树脂层21f的厚度。厚度dt是接合线BI的最大高度与安装基底11之间的距离，并且也是高度dw、厚度dc和厚度da的总和。如下设定厚度df等便于产生这样的半导体装置1，该半导体装置I实现了防止接合线BI与半导体芯片41之间的接触且减薄半导体装置I。具体地，在稍后将描述的制造工序(图4)之后，可产生这样的半导体装置I。注意，这些值可被认为是实例I中的目标值，稍后将描述。厚度df 125 μ m 至 145 μ m(135 μ m± 10 μ m)距离dg :至少 5. 7 μ m高度dw 30 μ m 至 90 μ m(60 μ m±30 μ m)厚度dc 25 μ m 至 35 μ m(30 μ m±5 μ m)厚度da 3 μ m M 11μηι(7μηι±4μηι)厚度dt 65 μ m M 129 μ m (97 μ m± 32 μ m)半导体芯片41至44是用于写入和读取数据的存储器芯片。半导体芯片41至44在其前表面的一边上分别具有电极41a至44a。电极41a至44a为例如铝衬垫。以使半导体芯片41至44的位置错开(shift)的方式将半导体芯片41至44层叠在密封部件31上，使得在其上形成电极41a至44a的边沿着(along)安装基底11的边A。例如,通过以使半导体芯片41至44的位置在O.1mm至1. Omm的范围内错开的方式层叠半导体芯片41至44,确保用于接合到电极41a至44a的空间。
半导体芯片41至44的电极41a至44a通过接合线B2而被电连接至安装基底11的连接端子21e。半导体芯片41至44的电极41a至44a的至少部分通过接合线B2而彼此电连接。接合线B2的材料为例如金(Au)或铜(Cu)。半导体芯片51至54是用于写入和读取数据的存储器芯片。半导体芯片51至54在其前表面的一边上分别具有电极51a至54a。电极51a至54a为例如铝衬垫。以使半导体芯片51至54的位置错开的方式将半导体芯片51至54层叠在半导体芯片41至44上，使得在其上形成电极51a至54a的边沿着安装基底11的边B。例如，通过以使半导体芯片51至54的位置在O.1mm至1. Omm的范围内错开的方式层叠半导体芯片51至54,确保用于接合到电极51a至54a的空间。半导体芯片51至54的电极51a至54a通过接合线B3而被电连接至安装基底11的连接端子12f。半导体芯片51至54的电极51a至54a的至少部分通过接合线B3而彼此电连接。接合线B3的材料为例如金(Au)或铜(Cu)。 密封部件61是密封半导体芯片21、密封部件31、半导体芯片41至44和半导体芯片51至54的密封树脂(例如，具有环氧树脂、二氧化硅填料、和/或碳粉末(碳黑)作为主要成分的模制树脂)。该实施例中，安装基底11中的树脂(中心层Ilc和阻焊层IlgUlh)和密封部件31中所包含的杂质离子(Cl离子和Br离子)的量受到限制。具体地，安装基底11中的树脂(中心层和阻焊层IlgUlh)和密封部件31中所包含的Cl离子和Br离子的总量(重量)的比率K小于等于约15ppm(更精确地，小于等于13.5ppm)。通过中心层11c、阻焊层llg、llh和密封部件31中的Cl离子和Br离子的总重量Wl (g)与中心层11c、阻焊层llg、I Ih和密封部件31的总重量WO (g)的比率来表示该比率K (K = W1/W0)。Cl离子和Br离子有可能腐蚀半导体芯片21的电极21a至21d(例如Al)与接合线BI (例如Au或Cu)的接合部分的合金层(AuAl或CuAl合金)。如稍后将描述的，当半导体装置I在高温和高湿度下操作时，该合金层可能被腐蚀。通过将安装基底11中的树脂(中心层Ilc和阻焊层IlgUlh)和密封部件31中所包含的Cl离子和Br离子的比率K设定为小于等于约15ppm，可以抑制该腐蚀。密封部件31的透水性影响该腐蚀。如稍后将描述的，密封部件31由具有一定程度的流动性的树脂材料形成。因此，难以在该树脂材料中放入大量填料。因此，相比于例如密封部件61，密封部件31倾向于具有高的透水性，并且可能具有例如大出2至10倍的透水性。换句话说，相反地，密封部件61具有相对低的透水性，并且由于与半导体芯片21的电极21a至21d在某种程度上分离，所以该密封部件对在电极21a至21d附近的腐蚀的影响小。注意，树脂层21f中的卤素离子不必小于等于15ppm。这是因为，由于半导体芯片21上的树脂层21f的表面被具有相当低的透水性的半导体芯片21覆盖，到达半导体芯片21的电极21a至21d的Cl离子和Br离子的量小。如上所述，考虑到透水性和与电极21a至21d的距离，中心层11c、阻焊层IlgUlh和密封部件31中的卤素离子(Cl离子和Br离子)的量成为问题。因此，可以以中心层11c、阻焊层IlgUlh和密封部件31的重量WO为基准来表示卤素离子的比率K。(半导体装置I的产生)
图4是示例半导体装置I的制造工序的流程图。图5A至图8B是示例半导体装置I的制造工序的视图。下文中，将参照图4至图SB描述半导体装置I的制造工序。注意，对与图1至图3中描述的组件相同的组件给出相同参考标号，并省略重复性描述。1.接合半导体芯片21 (步骤S11，图5A)准备安装基底11，并且将半导体芯片21安装在该安装基底11的第一主表面Ila上。此时，半导体芯片21被安装在安装基底11的第一主表面Ila上，使得半导体芯片21的边a至d对应于安装基底11的边A至D。注意，当 半导体芯片21从半导体基底(晶片)切出时，接合膜(树脂层21f)被附在半导体芯片21的后表面上，并且使用该膜安装半导体芯片21。2.电连接半导体芯片21和安装基底11 (步骤S12，图5B)通过接合线BI分别电连接安装基底11的连接端子12a至12d和半导体芯片21的电极21a至21d。此时，形成电极21a至21d与接合线BI的接合部分(合金层)。如上所述，这些合金层可能被腐蚀。3.形成密封部件31 (接合半导体芯片41)(步骤S13，图6A)在半导体芯片21的前表面上和半导体芯片21周围，形成密封部件31。为此，准备半导体芯片41，在该半导体芯片41的后表面上形成有热固性树脂层。通过将该半导体芯片41层叠在半导体芯片21上并固化热固性树脂层，形成密封部件31。即，并行执行形成密封部件31和接合半导体芯片41。其细节可在以下步骤(I)至(4)中给出。(I)在半导体芯片41上形成热固性树脂层在半导体芯片41的后表面上，形成热固性树脂层。在半导体芯片41的后表面上，例如，施加具有50 μ m至200 μ m的厚度的热固性树脂。在半导体芯片41的后表面上，也可附接(attach)膜形成的热固性树脂。(2)调节热固性树脂层的粘度调节热固性树脂层的粘度。例如，用加热器加热热固性树脂层(升高至热固化进行的温度)，该热固性树脂层被软化为具有300Pa · s至IOOOOPa · s的粘度。通过调节热固性树脂层的粘度，制成具有适当厚度的密封部件31，从而可以防止接合线BI的上端接触半导体芯片41的后表面。此外，防止了接合线BI的变形以及在密封部件31与半导体芯片21之间的空隙的出现。(3)将半导体芯片41安装在半导体芯片21上将具有热固性树脂层的半导体芯片41安装在半导体芯片21上。如上所述，由于调节了热固性树脂层的粘度，在安装时热固性树脂层具有适当厚度。此外，防止了接合线BI的变形以及在密封部件31与半导体芯片21之间的空隙的出现。注意，由于热固性树脂层最后将被固化，所以在实质上没有进行固化之前在半导体芯片21上安装半导体芯片41。(4)固化热固性树脂层通过固化热固性树脂层，形成密封部件31。由于热固性树脂层的温度升高，热固化进行。如上所述，通过加热而使热固性树脂层暂时软化(粘度的调节)，但是由于热固化的进行而使热固性树脂层最终固化。所形成的密封部件31具有位于比接合线BI的上端高的位置处的前表面(上表面)以及与在前表面(上面)上层叠的半导体芯片41的后表面的大小(垂直和水平长度)基本上相等的大小(垂直和水平长度)。密封部件31可具有上述例如125 μ m至145 μ m的厚度。4.层叠半导体芯片42至44 (步骤S14，图6B)将半导体芯片42至44层叠在半导体芯片41上。此时，半导体芯片41至44的位置在密封部件31上错开，使得在其上形成电极41a至44a的边沿着安装基底11的边A。注意，当半导体芯片42至44从半导体基底(晶片)切出时，接合膜附接在每一个半导体芯片42至44的后表面上。5.电连接半导体芯片41至44和安装基底11 (步骤S15，图7A) 用接合线B2连接半导体芯片41至44的电极41a至44a和安装基底11的连接端子12e。注意,在接合中，可以从安装基底11的连接端子12e侧到半导体芯片44的电极44a侧进行顺序连接，或者可以从半导体芯片44的电极44a侧到安装基底11的连接端子12e侧进行顺序连接。6.层叠半导体芯片51至54 (步骤S16，图7B)以使半导体芯片51至54的位置错开的方式将半导体芯片51至54层叠在层叠的半导体芯片44的表面上，使得在其上形成电极51a至54a的边沿着安装基底11的边B。注意，当半导体芯片51至54从半导体基底(晶片)切出时，接合膜被附接在每一个半导体芯片51至54的后表面上。7.电连接半导体芯片51至54和安装基底11 (步骤S17，图8A)通过接合线B3连接半导体芯片51至54的电极51a至54a和安装基底11的连接端子12f。注意，在接合中，可以从安装基底11的连接端子12f侧到半导体芯片54的电极54a侧进行顺序连接，或者可以从半导体芯片54的电极54a侧到安装基底11的连接端子12f侧进行顺序连接。8.形成密封部件61 (步骤S18，图8B)用将成为密封部件61的密封树脂(模制树脂)来密封在安装基底11的第一主表面Ila上安装的半导体芯片21、半导体芯片41至44和半导体芯片51至54。作为模制树月旨，可以使用具有环氧树脂、二氧化硅填料和/或碳粉末(碳黑)作为主要成分的模制树脂。之后，将外部连接端子13a、13b(焊球等)接合至安装基底11。(第二实施例)图9A和图9B是根据第二实施例的半导体装置2的侧面图。图9A是在图1中的箭头α的方向上观看的半导体装置2的侧面图。图9Β是在图1中的箭头β的方向上观看的半导体装置2的侧面图。图10是半导体装置2的放大的截面图。注意，在图9Α中，半导体装置2被示例为具有处于透视状态的密封部件61。在图9Β中，密封部件61处于透视状态，并且省略了对接合线Β3的图示。下文中，将参照图9Α、图9Β、图10描述半导体装置2的结构，其中，对与图1至图3中描述的半导体装置I的组件相同的组件给出相同参考标号，并省略重复性描述。在该半导体装置2中，半导体芯片21的上表面位于下侧，且半导体芯片21的电极21a至21d通过接合端子B4而被电连接至安装基底11的连接端子12a至12d (称为倒装芯片连接)。接合端子B4由包括例如Au或Cu的金属形成。用树脂层(例如热固性树脂)21g将半导体芯片21安装到安装基底11。类似于第一实施例，可将密封部件31的厚度df设定为125 μ m至145 μ m(135土 10 μ m)。可将半导体芯片21的厚度dc设定为25 μ m至35 μ m(30 μ m±5 μ m)。可将安装基底11与半导体芯片21之间的距离db设定为4μηι至10μηι(6μ m±3 μ m)。这样设定厚度df等便于制造半导体装置2。具体地，在稍后将描述的制造工序(图11)之后，可制成这样的半导体装置2。在该实施例中同样地，安装基底11中的树脂(中心层Ilc和阻焊层IlgUlh)和密封部件31中所包含的杂质离子(Cl离子和Br离子)的量受到限制。可在电极21a至21d与接合端子B4之间形成合金层(AuAl或CuAl合金)。该情况下，类似于第一实施例，Cl离 子和Br离子可能腐蚀该合金层。具体地，安装基底11中的树脂(中心层Ilc和阻焊层IlgUlh)、密封部件31和树脂层21g中所包含的Cl离子和Br离子的总重量的比率Kl小于等于15ppm。由中心层11c、阻焊层llg、llh、密封部件31和树脂层21g中的Cl离子和Br离子的总重量Wll与中心层I lc、阻焊层llg、llh、密封部件31和树脂层21g的总重量WlO的比率来表示该比率K (K =W11/W10)。通过包括树脂层21g来计算比率Kl的原因在于，树脂层21g的透水性大到一定程度，并且其与半导体芯片21的电极21a接近。将比率Kl设定为小于等于约15ppm可以抑制该腐蚀。(半导体装置2的产生)在图11中示例的工序之后可产生半导体装置2。如下进行半导体芯片21向安装基底11的附接。1.电连接半导体芯片21和安装基底11 (步骤S21)电连接半导体芯片21和安装基底11。例如，可通过Au/Pd/Ni等的电解镀或焊镀(solder plating)形成安装基底11的连接端子12a至12e。在半导体芯片21的电极21a至21d上形成镀焊料(solder plating)和Au凸起。在将半导体芯片21安装在安装基底11上之后，通过回流装置将镀焊料等等加热到例如200°C至260°C以使其熔化。结果，通过镀焊料等接合安装基底11和半导体芯片21(接合端子B4的形成)。2.将半导体芯片21接合至安装基底11 (步骤S22)在步骤S21中的电连接之后，用热固性树脂等接合安装基底11和半导体芯片21 (树脂层21g的形成)。注意，在安装基底11和半导体芯片21的接合之前，可以将半导体芯片21接合至安装基底11。3.形成密封部件31 (安装半导体芯片41)(步骤S23)可以与第一实施例类似地形成密封部件31。即，热固性树脂层被形成在半导体芯片41的后表面上，并被加热使其具有300Pa · s至IOOOOPa · s的粘度。之后，可将该半导体芯片41安装在半导体芯片21上，并可固化该热固性树脂层。结果，类似于第一实施例，可形成具有厚度df (125μπι至145μπι(135μπι±10μπι))的密封部件31。之后，在类似于第一实施例的工序之后，产生半导体装置2。其细节与第一实施例基本上没有区别，因此省略这些细节。
(实例I)图12是表示用于形成密封部件31的热固性树脂的切变粘度(shear viscosity)与温度T之间的关系的曲线图。曲线Gl至G4对应于具有不同组成的热固性树脂Ml至M4。这里，通过改变热固性树脂Ml至M4的温度而利用热固性树脂Ml至M4中的每一者形成密封部件31。在曲线上，半导体装置I此时是好还是坏被表示为“〇”、“X”。“〇”、“ X ”分别对应于好产品、坏产品。注意，参照厚度df等是否在上述范围(125μπι至145μπι等)内来确定该好坏。如图12所示，通过其中垂直边和水平边分别为切变粘度V和温度T的平行四边形来表示可获得好产品的区域Α0。另一方面，在区域Al中，由于切变粘度V大，发生接合线BI的变形和密封部件31的膨胀(低于标准的厚度df)。在区域A2中，由于切变粘度小，发生密封部件31中的空洞和密封部件31的挤出(extrusion)。在区域A3中，由于低温,在密封部件31与安装基底11之间的接合强度不足。在区域A4中，由于高温，在接合线BI与半 导体芯片21之间发生空洞(气泡)。可获得好产品的区域AO的切变粘度V为约250pa · s至约IOkpa · S。此外，温度T为60°C至140°C。该温度T是热固性树脂Ml至M4的热固化开始温度等，即，根据所使用的材料而变化的参数。另一方面，可以想到切变粘度V具有一定程度的普适性。S卩，即使当要使用的热固性树脂被改变时，适当的切变粘度V的范围不会改变很大。注意，可使用粘度测量装置测量切变粘度V。在IHz的振动下测量切变粘度V。如上所述，发现了可通过使用具有约250pa · s至约IOkpa · s的切变粘度V的液体热固性树脂来形成具有适当厚度df等的密封部件31。(实例2)如上所述，Cl离子和Br离子有可能腐蚀半导体芯片21的电极21a至21d (例如Al)与接合线BI (例如Au或Cu)的接合部分的合金层(AuAl或CuAl合金)。图13A和图13B表示当半导体装置I在高温度和高湿度下操作时该接合部分的合金层中出现的层状结构LS。图13A和图13B的倍率不同。图13B表示进一步放大图13A的状态。可以看出，在电极21a至21d与接合线BI之间形成构成层的结构(层状结构)LS。这里，电极21a至21d由Al形成，接合线BI由Au形成。稍后将描述，该层状结构LS包括高电阻的AlCl3层，其大大影响电极21a至21d与接合线BI之间的电连接的可靠性。将说明层状结构LS的发生机制。图14表示当电极21a至21d和接合线BI分别由Al和Au形成时接合部分中的合金的状态。在Au相(接合线BI)与Al相(电极21b)之间设置合金相I (Au4Al)、合金相2 (Au5Al2相和Au2Al相混合的相)、合金相2 (AuAl相)和合金相4 (AuAl2)。其中，合金相I (Au4Al)可被Cl离子等腐蚀。图15A和图15B是表示当半导体装置I在高温度和高湿度下操作时电极21a至21d和接合线BI的接合部分的状态的图。如上所述，密封部件31具有相对高的透水性。这一点并非与安装基底11中的树脂(中心层Ilc和阻焊层IlgUlh)有很大不同。因此，在高温度和高湿度下，密封部件31和安装基底11中的树脂(中心层Ilc和阻焊层IlgUlh)包含允许其中的Cl离子和Br离子容易地移动的湿气(moisture)，并且这可能成为合金相I (Au4Al)的腐蚀的因素。在图15A中，对电极21a至21d施加正电压(Vcc衬垫)。由此，将密封部件31中的Cl离子等拉向电极21a至21d,并如下地与合金相I (Au4Al)反应。Au4A1+3C1 — A1C13+4Au具体地，“Au4A1”被腐蚀，并变为“A1C1/’，并同时被还原并变为“Au”。结果，形成层状结构LS，该层状结构LS是通过“A1C13”的高电阻层和“Au”的低电阻层的层叠而形成的。如上所述，高电阻层是损害电连接的可靠性的原因。由于在高温下施加的电压，被还原的“Au”的层可能如下与Al合金化并再次变为“Au4A1，，。4Au+Al —Au4Al因此，反复发生“Au4A1”的腐蚀和还原、从还原发生的合金化(“Au4A1”的再次出现)、以及再次出现的“Au4A1”的腐蚀和还原，从而层状结构LS不断生长。结果，在被施加了正电压的电极21a至21d中发生连接故障。另一方面，图15B中，电极12a至21d处于接地状态(Vss衬垫)。由此，密封部件31中的Cl离子等移动远离电极21a至21d，并且将不与合金相I(Au4Al)反应。因此，当在操作状态下试验半导体装置I时，是否存在腐蚀依赖于是否对电极21a至21d施加电压等(例如，电极21a至21d是Vcc衬垫还是Vss衬垫)而不同。如上所述，通过在高温度和高湿度下对半导体装置I施加电力，例如，电极21a至21d和接合线BI的接合部分(合金相I(Au4Al))腐蚀。为了限制该腐蚀的发展，限制在安装基底11中的树脂(中心层Ilc和阻焊层IlgUlh)和密封部件61中所包含的杂质离子(Cl离子和Br离子)的量。具体地，安装基底11中的树脂(中心层Ilc和阻焊层IlgUlh)和密封部件61中所包含的Cl离子和Br离子的总重量的比率K小于等于约15ppm(更精确地，小于等于13. 5ppm) ο图16是示例在高温度和高湿度下操作试验(HAST(高加速的温度和湿度应力试验))的结果的曲线图。这里，在100°c的温度和85%的湿度下进行操作试验。该曲线图的水平轴和垂直轴分别表示试验时间(HAST Lap)和故障率(累计故障率)F。测量在每个试验时间tl至t6的故障率F。曲线G21、G22(G22a，22b)和G23至G26表示当安装基底11中的树脂(中心层Ilc和阻焊层IlgUlh)和整个密封部件31中所包含的Cl离子的总重量的比率(比例)K分别为26、23、20、18、17、12[ppm]时的试验结果。注意，在曲线G23、G25、G26(当Cl离子的比率K为20、17、12[ppm]时)中在时间t3，以及在曲线G23、G26(当Cl离子的总重量的比率K为20、12 [ppm]时)中在时间t4，在试验的样品中没有发生故障。因此，这些情况下，假设在样品中发生一个故障，计算假故障率H)。S卩，在曲线图上绘制比实际故障率Fl大的假故障率H)。如该图所示，可以看出，随着Cl离子的比率K变低，故障率F降低。S卩，曲线G21至G26倾向于沿向右和向下方向移动。发现当Cl离子的总重量的比率Kl小于等于13. 5ppm时，可充分提高半导体装置1的可靠性。此时，密封部件31中的Cl离子的比率K2小于等于7. 5ppm，且安装基底11中的树脂(中心层和阻焊层IlgUlh)中的Cl离子的比率K3小于等于6ppm。该比率K2不是以仅仅密封部件31的重量为基准，而是以中心层、阻焊层IlgUlh和密封部件31的重量WO为基准。因此，当增加密封部件31中的比率K2和安装基底11中的比率K3时，总和等于密封部件31和安装基底11 (中心层和阻焊层IlgUlh)中的比率Kl。
虽然已经描述了特定实施例，但这些实施例仅仅以实例的方式给出，并且不旨在限制本发明的范围。实际上，本文中描述的新颖实施例可以以各种其他形式被实施；此外，可以对本文中描述的实施例在形式上做出各种省略、替换和改变而不背离本发明的精神。所附权利要求及其等价 物旨在涵盖落入本发明的范围和精神内的这样的形式或修改。
权利要求
1.一种半导体装置，包括基底；第一半导体芯片，其被设置在所述基底上；电极，其被设置在所述第一半导体芯片上并包含Al ；第一连接部件，其电连接所述电极和所述基底，并包含Au或Cu ;第一密封部件，其密封所述第一半导体芯片和所述第一连接部件；一个或多个第二半导体芯片，其层叠在所述第一密封部件上；一个或多个第二连接部件，其电连接所述一个或多个第二半导体芯片和所述基底； 第二密封部件，其密封所述第一连接部件、所述一个或多个第二半导体芯片以及所述一个或多个第二连接部件；以及所述第一密封部件中的Cl离子和Br离子的总重量Wl与所述第一密封部件和所述基底的树脂的重量WO的比率小于等于7. 5ppm。
2.根据权利要求1所述的半导体装置，其中，所述基底的树脂中的Cl离子和Br离子的总重量W2与所述重量WO的比率小于等于6ppm。
3.根据权利要求1所述的半导体装置，其中，通过固化具有大于等于250Pa · s且小于等于IOOOOPa · s的粘度的液体树脂材料而形成所述第一密封部件。
4.根据权利要求1所述的半导体装置，其中，所述电极被设置在所述第一半导体芯片的主表面上，所述主表面在所述一个或多个第二半导体芯片侧；且其中，所述第一连接部件为线。
5.根据权利要求4所述的半导体装置，其中，所述第一密封部件具有由所述基底与所述一个或多个第二半导体芯片之间的距离限定的大于等于125 μ m且小于等于145 μ m的厚度；且其中，所述线的最大高度与所述基底之间的距离大于等于64. 7μπι且小于等于 129. 3 μ m。
6.根据权利要求1所述的半导体装置，其中，所述电极被设置在所述第一半导体芯片的主表面上，所述主表面在所述基底侧；且其中，所述第一连接部件是在所述第一半导体芯片与所述基底之间设置的凸起。
全文摘要
本发明涉及半导体装置。在一个实施例中，一种半导体装置具有基底、第一半导体芯片、电极、第一和第二连接部件以及第一和第二密封部件。所述电极被设置在所述第一半导体芯片上并包含Al。所述第一连接部件电连接所述电极和所述基底，并包含Au或Cu。所述第一密封部件密封所述第一半导体芯片和所述第一连接部件。一个或多个第二半导体芯片层叠在所述第一密封部件上。所述第二密封部件密封所述第一连接部件、所述一个或多个第二半导体芯片以及一个或多个第二连接部件。所述第一密封部件中的Cl离子和Br离子的总重量W1与所述第一密封部件和所述基底的树脂的重量W0的比率小于等于7.5ppm。
文档编号H01L23/29GK103000600SQ20121007104
公开日2013年3月27日 申请日期2012年3月16日 优先权日2011年9月12日
发明者井本孝志, 安藤善康, 谷本亮, 岩本正次, 竹本康男, 田口英男, 武部直人, 宫下浩一, 田中润, 石田胜广, 渡边昭吾, 佐野雄一 申请人:株式会社 东芝