专利名称：具有稳定供电的电容器的半导体集成电路及其制造方法
技术领域：
本发明涉及一种半导体集成电路及其制造方法，具体而言，涉及一种具有提供稳定电源的电容器的半导体集成电路及其制造方法。
背景技术：
高集成、低电压和高速度是评估半导体集成电路性能的关键参数。这样的半导体集成电路需要低电压，还需要具有多电平的电源。如公知的，当供电给半导体集成电路时必 然包含一些噪声。噪声会影响设备的信号传输特性，即引入延迟值。近年来，已引入电容器用于消除电源噪声，例如，将存储电容器(reservoircapacitor)形成在半导体集成电路的外围电路区域中。通过在具有足够电容的外围电路区域的空闲空间内层叠导电层、电介质层、以及导电层来构造用于消除噪声的电容器，以提供稳定的电源。
发明内容
根据示例性实施例的一个方面，一种半导体集成电路包括外围电路区域，在所述外围电路区域中形成有虚设电容器组，所述虚设电容器组包括虚设储存节点接触单元、电介质和虚设平板电极。还在所述外围电路区域中形成金属氧化物半导体(MOS)电容器，且金属氧化物半导体(MOS)电容器与所述虚设电容器组并联连接。所述虚设储存节点接触单元和所述虚设平板电极被配置成使得对它们提供不同的电压电平。所述虚设电容器组的电容可以大于所述MOS电容器的电容。根据示例性实施例的另一个方面，一种半导体集成电路包括第一虚设电容器组，所述第一虚设电容器组包括第一储存节点接触单元、第一电介质和平板电极；第二虚设电容器组，所述第二虚设电容器组包括所述平板电极、第二电介质和第二储存节点接触单元；以及MOS电容器，所述MOS电容器包括与所述第一储存节点接触单元连接的第一电极以及与所述第二储存节点接触单元连接的第二电极。所述第一储存节点接触单元可以具有与所述第二储存节点接触单元相反的电位。根据示例性实施例的又一个方面，一种制造半导体集成电路的方法包括以下步骤制备具有外围电路区域和单元区域的半导体衬底；以用于在单元区域中形成MOS晶体管的相同工艺在所述半导体衬底的所述外围电路区域中形成包括第一电极和第二电极的MOS电容器。第一虚设储存节点接触单元被形成为使得第一虚设储存节点接触单元与所述MOS电容器的所述第一节点电连接，第二虚设储存节点接触单元被形成为使得第二虚设储存节点接触单元与所述MOS电容器的所述第二电极电连接，其中，以用于在所述单元区域的每个单元阵列区域中形成储存节点接触单元的相同工艺形成所述MOS电容器。分别在所述第一虚设储存节点接触单元和第二虚设储存节点接触单元以及所述储存节点接触单元上形成第一电介质层、第二电介质层和第三电介质层，且以用于在所述第三电介质层上形成单元平板电极的相同工艺在所述第一电介质层和第二电介质层上形成虚设平板电极。以下在标题为“具体实施方式
”的部分中描述这些及其它的特征、方面和实施例。
通过以下结合附图的详细描述将更加清楚地理解本公开主题的以上及其它方面、特征和有益之处，其中图I是说明根据本发明的一个示例性实施例的包括电容器的半导体集成电路的电路图；图2是说明根据本发明的一个示例性实施例的半导体集成电路的截面图；
图3是说明根据本发明的另一个示例性实施例的半导体集成电路的等效电路图；图4是说明根据本发明的另一个示例性实施例的半导体集成电路的截面图；图5是说明根据本发明的另一个示例性实施例的半导体集成电路的电路图；图6是说明根据本发明的另一个示例性实施例的半导体集成电路的截面图；图7是说明根据本发明的另一个示例性实施例的半导体集成电路的截面图；以及图8是说明根据本发明的另一个示例性实施例的半导体集成电路的截面图，在所述半导体集成电路中形成有在外围电路区域和在单元区域中形成的器件。
具体实施例方式将参考附图更加详细地说明示例性实施例。参考示意图和截面图来描述示例性实施例。相应地，可以预想到例如由于制造技术和/或容差所引起的对图示的改变。因此，不应将示例性实施例解释成局限于本文所示的特定的区域形状，而是应当将其理解成包括例如由于制造所引起的在形状上的偏差。在附图中，出于清楚的目的可能对层和区域的长度及尺寸进行了夸大。附图中相同的附图标记表示相同的元件。应当理解，当提到一层位于另一层或衬底“上”时，其可以是直接位于所述另一层上，或者也可以存在中间层。图I是说明根据本发明的一个示例性实施例的包括电容器的半导体集成电路的电路图，图2是说明根据本发明的一个示例性实施例的半导体集成电路的截面图。参见图I和图2，用于提供稳定电源的、形成在外围电路区域中的电容器100可以包括虚设(du_y)单元电容器组110和金属氧化物半导体(MOS)电容器120。虚设单元电容器组110可以包括多个虚设电容器C1、C2. . . Cn，所述多个虚设电容器Cl、C2. . . Cn并联连接在虚设平板电极P与虚设储存节点接触单元SNC之间。虚设平板电极P和虚设储存节点接触单元SNC可以设置在外围电路区域中，并可以被同时形成为具有与形成在单元区域中的平板电极(未示出)和储存节点接触单元(未示出)相同的形状。MOS电容器120可以具有MOS晶体管的形状。MOS电容器120的栅极G可以与虚设储存节点接触单元SNC电连接，且MOS电容器120的有源区A可以与虚设平板电极P电连接。可以将不同的电压施加至虚设平板电极P和虚设储存节点接触单元SNC。
术语“电连接”可以解释成电接触。在图2中，附图标记215表示设置在栅极G与半导体衬底210之间的栅绝缘层。附图标记240代表将栅极G与虚设储存节点接触单元SNC隔离的层间绝缘层。附图标记270代表电互接。虽然未在图中示出，但可以在层间绝缘层240内形成位线。在此示例性实施例中，在单元区域的MOS晶体管制造工艺和电容器制造工艺期间同时在外围电路区域的一部分中制造用于消除噪声的电容器。因此，可以在不需要额外的工艺的情况下在面积余量相对较大的外围电路区域中制造用于消除噪声的单元电容器级的电容器，并因此可以提供稳定的供电。另外，将用于消除噪声的电容器集成在集成了大部分电源的外围电路区域中，使得噪声的消除效率更高。在以上的示例性实施例中，MOS电容器120的栅极G与虚设储存节点接触单元SNC连接，而MOS电容器120的有源区A与虚设平板电极P连接。此外，本发明的不同的实施例 可以包括如图3和图4所示的结构，其中MOS电容器120的栅极G与虚设平板电极P连接，而MOS电容器120的有源区A与虚设储存节点接触单元SNC连接。图3和图4所示的结构可以具有与图I和图2的结构相同的功能。图5是说明根据本发明的另一个示例性实施例的半导体集成电路的电路图，图6是说明根据本发明的另一个示例性实施例的半导体集成电路的截面图。参见图5和图6,电容器300包括第一虚设电容器组310、第二虚设电容器组320和MOS电容器330。第一虚设电容器组310可以连接在第一虚设储存节点接触单元SNCl与虚设平板电极P之间，且可以包括并联连接的多个虚设电容器Cl、C2. . . Cn。第二虚设电容器组320可以连接在第二虚设储存节点接触单元SNC2与虚设平板电极P之间，且可以包括并联连接的多个虚设电容器Cl、C2. . . Cn。MOS电容器330可以连接在第一虚设储存节点接触单元SNCl与第二虚设储存节点接触单元SNC2之间。MOS电容器330的有源区A与第一虚设储存节点接触单元SNCl连接，而MOS电容器330的栅极G与第二虚设储存节点接触单元SNC2连接。构成MOS电容器330的栅极G形成在形成有第一储存节点接触单元SNCl和第二储存节点接触单元SNC2的区域之上，使得MOS电容器330可以具有比上述的MOS电容器120更大的电容。第一虚设储存节点接触单元SNCl和第二虚设储存节点接触单元SNC2每个都可以形成在相互分隔开的每个单元阵列区域CAl和CA2(或每个单元垫(cell mat))之上。SP，一个虚设储存节点接触单元SNCl或SNC2的尺寸可以对应于一个单元阵列区域CAl或CA2的尺寸或一个单元垫的尺寸。此外，例如与形成在一个单元阵列区域CAl或CA2中的储存节点电极的数目相对应的多个虚设储存节点电极360可以被包括在第一虚设储存节点接触单元SNCl或第二虚设储存节点接触单元SNC2上以形成所述多个虚设电容器C1、C2. . . Cn。由于MOS电容器330的有源区域A与第一虚设储存节点接触单元SNCl连接，而MOS电容器330的栅极G与第二虚设储存节点接触单元SNC2连接，因此可以施加预定的电位差给第一虚设储存节点接触单元SNCl和第二虚设储存节点接触单元SNC2，使得在构成MOS电容器330的两个电极之间可以发生充电与放电。所述预定的电位差可以是例如具相反电平的电位。
此处，附图标记301代表半导体衬底,BL代表位线。此外，附图标记380表示夹在栅极G与有源区A之间的栅绝缘层，385和390代表层间绝缘层，395代表金属互连。如上所述，两个虚设电容器组310与320为串联连接，使得可以制造出具有更大的电容的电容器。如图7所示，为了确保MOS电容器330具有更大的电容，在栅极电极G’与栅绝缘层380之间的接触表面中形成曲线，以增加电极的表面积。可以在形成栅绝缘层380之前经由诸如离子注入和氧化工艺的预处理工艺来形成曲线X。因此，可以增加MOS电容器330的栅极G’的表面积以确保更大的电容。图8是根据本发明的另一个示例性实施例的半导体集成电路的外围电路区域和单元区域的截面图。参见图8，与单元区域Cell的MOS电容器Tr同时形成外围电路区域Peri的MOS电容器330，使得MOS电容器330处在与MOS电容器Tr相同的平面。然后在外围电路区域 Peri和单元区域Cell中形成位线BL。在一些情况下，可以省略外围电路区域Peri的位线BL0第一虚设储存节点接触单元SNCl和第二虚设储存节点接触单元SNC2形成在外围电路区域Peri中，同时储存节点接触单元SNC’形成在单元区域Cell中。电介质层365与365’形成在其中形成有虚设储存节点接触单元SNCl和SNC2以及储存节点接触单元SNC’的半导体衬底301的所得结构上。平板电极P与P’分别形成在电介质层365与365’上。因此，可以利用存储器件的一般制造工艺在外围电路区域中制造具有与单元区域中的电容基本相同的电容的存储电容器。根据一个示例性实施例，可以在外围电路区域中制造具有单元区域级的电容的单元电容器，使得所有单元电容器都可以当作存储电容器使用。因此，可以确保与单元阵列电容相对应的μ F级的电容,并且当提供电源时可以改善噪声与供电网格(power mesh)特性。根据各个示例性的实施例，可以在不需要单独的工艺的情况下形成MOS电容器和具有单元电容器级的大电容的电容器，使得可以确保各种电容。虽然以上已经描述了某些实施例，但本领域的技术人员会理解这些描述的实施例仅是示例性的。因此，本文所述的器件和方法不应当限于描述的实施例。确切地说，本文所述的系统和方法应当仅根据所附权利要求书并结合以上说明书和附图来限定。
权利要求
1.一种半导体集成电路，包括 虚设电容器组，所述虚设电容器组形成在外围电路区域上，且包括虚设储存节点接触单元、电介质、以及虚设平板电极；以及 金属氧化物半导体电容器，所述金属氧化物半导体电容器形成在所述外围电路区域中，且与所述虚设电容器组并联连接， 其中，所述虚设电容器组的电容大于所述金属氧化物半导体电容器的电容。
2.如权利要求I所述的半导体集成电路，其中，所述虚设电容器组包括并联连接的多个虚设单元电容器。
3.如权利要求I所述的半导体集成电路，其中，所述金属氧化物半导体电容器包括 第一电极，所述第一电极与所述虚设储存节点接触单元电连接； 第二电极，所述第二电极与所述虚设平板电极电连接；以及 绝缘层，所述绝缘层夹在所述第一电极与所述第二电极之间。
4.如权利要求3所述的半导体集成电路，其中，所述金属氧化物半导体电容器的所述第一电极为有源区，而所述金属氧化物半导体电容器的所述第二电极为栅极。
5.如权利要求3所述的半导体集成电路，其中，所述金属氧化物半导体电容器的所述第一电极为栅极，而所述金属氧化物半导体电容器的所述第二电极为有源区。
6.如权利要求I所述的半导体集成电路，其中，所述虚设电容器组的所述虚设储存节点接触单元包括第一储存节点接触单元以及与所述第一储存节点接触单元分开布置的第二储存节点接触单元。
7.如权利要求6所述的半导体集成电路，其中，所述虚设电容器组包括 第一虚设电容器组，所述第一虚设电容器组包括所述第一储存节点接触单元、所述电介质、以及所述虚设平板电极；以及 第二虚设电容器组，所述第二虚设电容器组包括所述第二储存节点接触单元、所述电介质、以及所述虚设平板电极。
8.如权利要求6所述的半导体集成电路，其中，所述虚设电容器组包括形成在与所述外围电路区域相邻的、包括多个单元阵列区域的单元区域中的单元电容器。
9.如权利要求8所述的半导体集成电路，其中，所述第一虚设电容器组的电容对应于在形成于所述单元区域的所述多个单元阵列区域之中的任何一个单元阵列区域中所形成的单元电容器的总电容。
10.一种半导体集成电路,包括 第一虚设电容器组，所述第一虚设电容器组包括第一储存节点接触单元、第一电介质、以及平板电极； 第二虚设电容器组，所述第二虚设电容器组包括所述平板电极、第二电介质、以及第二储存节点接触单元；以及 金属氧化物半导体电容器，所述金属氧化物半导体电容器包括与所述第一储存节点接触单元连接的第一电极、以及与所述第二储存节点接触单元连接的第二电极。
11.如权利要求10所述的半导体集成电路，其中，所述第一虚设电容器组和所述第二虚设电容器组中的至少一个包括并联连接的多个虚设电容器。
12.如权利要求10所述的半导体集成电路，其中，所述第一虚设电容器组和所述第二虚设电容器组以及所述金属氧化物半导体电容器形成在半导体衬底的外围电路区域中。
13.如权利要求12所述的半导体集成电路，其中，所述虚设电容器组包括形成在与所述外围电路区域相邻的、包括多个单元阵列区域的单元区域中的单元电容器。
14.如权利要求13所述的半导体集成电路，其中，所述第一虚设电容器组和所述第二虚设电容器组中的至少一个的电容对应于在所述单元区域的所述多个单元阵列区域之中的任何一个单元阵列区域中所形成的单元电容器的总电容。
15.如权利要求10所述的半导体集成电路，其中，所述金属氧化物半导体电容器的所述第一电极为栅极，而所述金属氧化物半导体电容器的所述第二电极为有源区。
16.如权利要求10所述的半导体集成电路，其中，所述金属氧化物半导体电容器包括非直线形状的凹陷栅极。
17.如权利要求10所述的半导体集成电路，其中，所述第一储存节点接触单元具有与所述第二储存节点接触单元相反的电位。
18.—种制造半导体集成电路的方法，包括以下步骤 制备包括外围电路区域和单元区域的半导体衬底； 以用于在单元区域中形成MOS晶体管的相同工艺在所述半导体衬底的所述外围电路区域中形成包括第一电极和第二电极的金属氧化物半导体电容器； 在所述外围电路区域中形成与所述金属氧化物半导体电容器的所述第一电极电连接的第一虚设储存节点接触单元、以及与所述金属氧化物半导体电容器的所述第二电极电连接的第二虚设储存节点接触单元，其中，以用于在所述单元区域的单元阵列区域中形成储存节点接触单元的相同工艺形成所述金属氧化物半导体电容器； 在所述第一虚设储存节点接触单元和所述第二虚设储存节点接触单元以及所述储存节点接触单元上分别形成第一电介质层、第二电介质层、以及第三电介质层；以及 以用于在所述第三电介质层上形成单元平板电极的相同工艺在所述第一电介质层和所述第二电介质层上形成虚设平板电极。
19.如权利要求18所述的方法，其中，所述金属氧化物半导体电容器的所述第一电极为栅极，而所述金属氧化物半导体电容器的所述第二电极为有源区。
20.如权利要求18所述的方法，还包括以下步骤在形成所述第一虚设储存节点接触单元和所述第二虚设储存节点接触单元的步骤与形成所述第一电介质层至所述三电介质层的步骤之间，在所述第一虚设储存节点接触单元和所述第二虚设储存节点接触单元以及所述储存节点接触单元中的每个上形成多个储存节点电极。
全文摘要
本发明提供一种具有提供稳定电源的电容器的半导体集成电路及其制造方法。在外围电路区域中形成有虚设电容器组，且虚设电容器组包括虚设储存节点接触单元、电介质和虚设平板电极。在外围电路区域中形成有金属氧化物半导体(MOS)电容器，且MOS电容器与虚设电容器组并联连接。虚设电容器组的电容可以大于MOS电容器的电容。
文档编号H01L27/06GK102903717SQ20121003795
公开日2013年1月30日 申请日期2012年2月20日 优先权日2011年7月27日
发明者金宗洙 申请人:海力士半导体有限公司