专利名称：垂直定向的半导体器件及其屏蔽结构的利记博彩app
技术领域：
本发明涉及半导体技术领域，更具体地，涉及垂直定向的半导体器件及其屏蔽结构。
背景技术：
半导体集成电路(IC)产业已经经历了快速增长。IC材料和设计的技术进步产生了多代1C，每一代都具有比前一代更小且更复杂的电路。然而，这些进步增加了加工和制造IC的复杂度，并且对于实现这些进步来说，需要在加工和制造IC方面的类似发展。在集成电路演进的过程中，功能密度(即，每芯片面积互连器件的数量)通常增加而几何尺寸(即，使用制造工艺可生产的最小部件(或线))减小。可以在半导体IC上形成各种有源或无源电子部件。例如，可以在半导体IC上形成变压器、电感器、电容器等。然而，形成在IC上的传统电子部件会面临诸如过量空间消耗、较差器件性能、不适当的屏蔽和高制造成本的缺点。因此，虽然半导体IC上的现有电子部件通常足以用于它们预期的目的，但它们不能够在每个方面都完全满足要求。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种半导体器件，所述半导体器件包括衬底，具有通过X轴和垂直于所述X轴的Y轴限定的表面；电容器，设置在所述衬底的上方；电感器，设置在所述衬底的所述表面的上方，并具有包围所述电容器的线圈部件；以及屏蔽结构，在所述衬底的上方并配置成围绕所述线圈部件。
在一可选实施例中，所述屏蔽结构配置成与接地电源线耦合。在一可选实施例中，所述电容器和所述电感器耦合以形成电感器电容器(LC)槽。
在一可选实施例中，所述屏蔽结构包括都垂直于所述衬底的所述表面的第一侧部和第二侧部，所述线圈部件置于所述第一侧部和所述第二侧部之间。在一可选实施例中，所述第一侧部和所述第二侧部的每一个都包括第一金属线和第二金属线，每一个都属于对应的金属层；以及通孔部件，沿着与所述X轴和所述Y轴垂直的第三轴连接所述第一金属线和所述第二金属线。在一可选实施例中，所述通孔部件为加长通孔部件。在一可选实施例中，所述屏蔽结构进一步包括配置成与所述第一侧部和所述第二侧部在一起的底部以屏蔽所述电感器的所述线圈部件。在一可选实施例中，所述屏蔽结构的所述底部包括在同一金属层中的多条金属线；以及所述多条金属线被配置为周期性结构，使得相邻金属线之间的距离基本相等。在一可选实施例中，所述屏蔽结构进一步包括配置成与所述第一侧部、所述第二侧部和所述底部在一起的顶部，使得所述线圈部件被包围。在一可选实施例中，所述电容器包括阳极部件和阴极部件，其中，所述阳极部件包括多个第一导电部件，所述阴极部件包括多个第二导电部件，其中，所述第一导电部件与所述第二导电部件相互交叉。 在一可选实施例中，沿着所述Y轴和垂直于所述衬底的表面的Z轴,所述第一导电部件与所述第二导电部件相互交叉。在一可选实施例中，所述第一导电部件和所述第二导电部件的每一个都包括两条金属线，沿着所述X轴延伸；以及至少一个金属通孔，沿着所述Z轴延伸并互连所述两条金属线。
在一可选实施例中，所述第一导电部件和所述第二导电部件的每一个都沿着与所述衬底的表面垂直的Z轴延伸；以及沿着所述X轴和所述Y轴，所述第一导电部件与所述第二导电部件相互交叉。在一可选实施例中，所述第一导电部件和所述第二导电部件的每一个都包括通过多个通孔部件沿着第三轴互连的多条金属线；以及具有多个互连层的互连结构，所述互连结构设置在所述衬底的上方，以及其中，所述金属线的每一条都属于所述互连结构的对应
互连层。在一可选实施例中，所述电感器的所述线圈部件包括在第一金属层中的第一部分和在第二金属层中的第二部分，其中，所述第一部分和所述第二部分通过至少一个通孔部件连接。根据本发明的另一个方面，提供了一种半导体器件，所述半导体器件包括半导体衬底；以及互连结构，形成在所述衬底的上方，所述互连结构包括电容器，具有阳极部件和阴极部件；和电感器，被设置为接近所述电容器并与所述电容器耦合，其中，所述电感器包括线圈部件和包围所述线圈部件的屏蔽结构。在一可选实施例中，所述电感器围绕所述电容器进行卷绕。在一可选实施例中，所述屏蔽结构连接至接地线，并且所述屏蔽结构还包括第一侧部和第二侧部，所述线圈部件置于第一侧部和第二侧部之间；以及底部，在所述线圈部件的下方，并与所述第一侧部和所述第二侧部连接。在一可选实施例中，所述阳极部件包括多个第一导电部件，所述阴极部件包括多个第二导电部件，其中，所述第一导电部件和所述第二导电部件相互交叉。根据本发明的又一个方面，还提供了一种制造半导体器件的方法，所述方法包括提供衬底；以及在所述衬底的上方形成互连结构，所述互连结构具有通过多个通孔互连的多条导线，其中，所述形成互连结构包括使用导线的子集和通孔的子集形成电感器电容器(LC)槽，其中所述LC槽包括电容器，所述电容器被形成为具有阳极部件和与所述阳极部件相互交叉的阴极部件；以及所述LC槽包括电感器，所述电感器具有线圈部件和包围所述线圈部件的屏蔽部件，其中，所述线圈部件和所述屏蔽部件围绕所述电容器进行卷绕。
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚讨论起见，各种部件的尺寸可以被任意增大或缩小。图1是示出 根据本发明各个方面的制造半导体器件的方法的流程图。图2至图3是处于制造的不同阶段的半导体器件的示意性部分横截面侧视图。图4示出了根据一实施例的电感器电容器(LC)槽的透视图。图5示出了图4中的LC槽的电感器的部分透视图。图6和图7示出了根据各个实施例的电感器的截面图和俯视图。图8示出了另一实施例中的电感器的截面图。图9是根据一实施例的图5中电感器的线圈部件的透视图。图10是根据一实施例的LC槽的电容器的透视图。图11是根据另一实施例的LC槽的电容器的透视图。图12是根据另一实施例的LC槽的电容器的透视图。图13是根据另一实施例的LC槽的电容器的透视图。图14和图15是根据其他实施例的LC槽的电感器的透视图。
具体实施例方式应该理解，以下公开提供了许多不同的实施例或实例以用于实现各种实施例的不同特征。以下将描述部件和配置的具体实例以简化本发明。当然，这些仅是实例，并不旨在限制本发明。例如，在以下描述中，第一部件形成在第二部件上或第二部件上方可包括第一部件和第二部件以直接接触的方式形成的实施例，并且还包括另外的部件可以形成在第一部件和第二部件之间使得第一和第二部件可以不直接接触的实施例。此外，本发明可以在各个实例中重复参考数字和/或字符。这种重复是为了简化和清楚的目的，而且其本身没有规定所讨论的各个实施例和/或结构之间的关系
在图1中示出的是用于制造半导体器件的方法20的流程图，其中，该半导体器件包括集成到一起的电容器和电感器。图2和图3是根据本发明的各个方面制造的半导体器件30的示意性部分横截面侧视图。参照图1至图3以及附加参照图4至图15共同描述半导体器件30及其制造方法20。半导体器件30可包括集成电路(IC)芯片、片上系统(SoC)或它们的一部分，其可以包括各种无源和有源微电子器件，诸如电容器、电容器、电感器、二极管、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结晶体管(BTJ)、横向扩散MOS(LDMOS)晶体管、高功率MOS晶体管或其他类型的晶体管。应该理解，为了更好地理解本发明的发明概念，已经简化了本文所讨论的附图。因此，应该注意，可以在图1的方法20之前、期间和之后提供另外的工艺，并且一些其他工艺可以仅在本文进行简要描述。参照图1和图2，方法20开始于块22，其中，提供衬底32。在一个实施例中，衬底32为掺杂有P型掺杂物(诸如硼)或掺杂有N型掺杂物(诸如砷或磷)的硅衬底。衬底32可以由一些其他适当的基本半导体(诸如金刚石或锗)、适当的化学物半导体(诸如碳化硅、砷化铟或磷化铟)或者适当的合金半导体(诸如碳化硅锗、磷化镓砷或磷化镓铟)来制成。进一步地，衬底32能够包括可应变用于性能增强的外延层(epi层)，以及可包括绝缘硅片(SOI)结构。尽管为了简化起见没有具体示出，但可以在衬底32中形成多个电子部件。例如，可以在衬底中形成FET晶体管器件的源极和漏极区域。源极和漏极区域可通过一个或多个离子注入或扩散工艺来形成。作为另一实例，诸如浅沟槽隔离(STI)结构或深沟村隔离(DTI)结构的隔离结构可以形成在衬底中以为各种电子部件提供隔离。这些隔离结构可通过蚀刻衬底32中的凹槽(或沟槽)并在此后用电介质材料(诸如氧化硅、氮化硅、氮氧化硅、掺杂氟的硅酸盐(FSG)和/或本领域已知的低k电介质材料)填充凹槽来形成。衬底32具有上表面 34。表面34为通过X轴和Y轴限定的二维平面，其中，X轴和Y轴彼此垂直或正交。X轴和Y轴还可以分别被称为X方向和Y方向。参照图1和图3，方法20开始于块24，其中，在衬底32的上表面34上方形成互连结构36。换句话说,互连结构36被设置在表面34的上方,垂直于表面34的Z轴或Z方向上。互连结构36包括多个图样化电介质层和互连导电层。这些互连导电层提供形成在衬底32中的电路、输入/输出和各种掺杂部件之间的互连(例如，配线)。更具体地，互连结构36可包括多个互连层，也被称为金属层(例如，M1、M2、M3等)。每个互连层都包括多个互连部件，也被称为金属线。金属线可以为铝互连线或铜互连线，并且可包括导电材料，诸如铝、铜、铝合金、铜合金、铝/硅/铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅、金属硅化物或它们的组合。可通过工艺来形成金属线，所述工艺包括物理气相沉积(PVD)、化学气相沉积(CVD)、溅射、喷镀或它们的组合。在其他实施例中，形成金属线和通孔/接触的方法包括了镶嵌工艺或包括沉积和蚀刻的工艺。互连结构36包括提供第一金属层和衬底之间的隔离的层间电介质(ILD)层，并且包括提供金属层之间的隔离的金属层间电介质(MD)层。ILD和MD层可以包括诸如氧化物材料的电介质材料。互连结构36还包括多个通孔/接触，这些通孔/接触提供不同金属层和/或衬底上的部件之间的电连接。为了简化，本文没有具体示出互连层中的金属线、与金属线互连的通孔/接触和使它们分离的电介质材料。
互连结构36以以下方式形成使得具有集成到一起的电容器和电感器的无源器件38形成在互连结构中。利用互连结构的至少一些导线和至少一些通孔来形成无源器件38。在所示实施例中，无源器件38是可在具有振荡器的集成电路中使用的电感器电容器(LC)槽。使用导线的子集和通孔的子集形成LC槽。LC槽包括具有感应线圈(或者线圈部件或卷绕部件)的电感器，所述感应线圈具有一匝或多匝。在一个实例中，每一匝都设置在一个金属层中并通过通孔部件连接至其他匝。因此，具有多匝的电感器跨越多个金属层(水平)。电感器还包括屏蔽结构，被配置为屏蔽电感器的卷绕部件。LC槽包括具有阳极部件和阴极部件的电容器。具体地，阴极部件与阳极部件互相交叉。电感器和屏蔽结构被配置成包围电容器。在一个实施例中，屏蔽结构配置成耦合至接地线。可选地，屏蔽结构配置成是浮置的。无源器件38进一步在图4中作为示意图示出并进一步进行描述。无源器件38包括电容器40和包围电容器40的电感器42。换句话说，电容器40和电感器42设置在衬底的相同区域中并被配置为使得在俯视图中电容器40位于电感器42内部。在本实例中，如图4所示，电感器42包括两匝。电容器42包括线圈部件和被配置为屏蔽卷绕部件的屏蔽部件。进一步参照图5所示电感器42的部分44描述电感器42的结构。图5是根据本发明各个方面构造的电感器50的一部分的示意图。图6是电感器50的部分截面图。图5和图6所示电感器50仅仅是图4中的电感器42的一段44。参照图4、图5和图6，描述电感器段50。电感器50包括卷绕一匝或多匝的线圈部件52并被配置为得到用于感应的电信号。在一个实施例中，线圈部件52包括利用互连结构的其他部分形成的金属线。电感器50还包括屏蔽结构54，被配置为屏蔽电感器50的卷绕部件52免受电容器40和互连结构的其他接近的导电部件的影响。屏蔽结构54包括多条金属线和连接对应金属线的通孔部件。在一个实施例中，屏蔽结构54被配置为与接地线耦合。因此屏蔽结构54和线圈部件52被配置为传输线结构，其中，线圈部件52是信号线，而屏蔽结构54为接地线。在另一实施例中，以狭槽型结构来设计屏蔽结构54，使得线圈部件位于狭槽中。
在一个实施例中，屏蔽结构54包括设置在线圈部件52两侧上的第一侧部54a和第二侧部54b。侧部54a和54b每个都包括多条金属线和垂直跨越的多个通孔部件，以为线圈部件52提供屏蔽功能。具体地，侧部54a和54b垂直跨越(沿着Z轴)。侧部54a和54b还水平地跨越(在由X轴和Y轴定义的平面中)，并且与线圈部件一起弯曲以包围电容器40并形成一匝或多匝。例如，侧部54a和54b的每一段中的金属线和通孔部件沿着由X轴和Y轴限定的衬底平面中的一方向延伸。在另一实施例中，屏蔽结构54还包括底部54c，底部54c在线圈部件52的对应部分的下面并与第一和第二侧部54a和54b连接。参照图6，电感器50设置在互连结构的多个金属层中。在所示实施例中，互连结构包括多个金属层(诸如Mn、Mn+1和Mn+2)，并且还包括各种通孔部件层(或通孔层)，诸如Vn和Vn+1。在本实例中，线圈部件52设置在金属层Mn+2中；屏蔽结构54的底部54c设置在金属层Mn中；以及屏蔽结构54的侧部54a和54b设置在金属层Mn+1和Mn+2以及通孔层Vn和Vn+1中。侧部54a和54b每个包括具有沿着Z轴堆叠的金属线和通孔部件的导电堆叠。导电堆叠水平延伸，并与线圈部件52 —起弯曲。如图6所示，线圈部件52具有宽度“W”，并且被定位为与侧部(54a和54b)具有间隔“S”。参数S和W是可调节参数，用于调整电感器50的特性。例如，参数S和W可以被设计并定尺寸以产生电感器的慢波特性。在图7中以俯视图进一步示出根据一个实施例构造的屏蔽结构54的底部54c。底部54c在由X轴和Y轴限定的平面中跨越。底部54c包括属于同一金属层(该实例中为Mn)的各种金属线。具体地，底部54c包括定向在第一方向上的多条金属线56，并且还包括定向在与第一方向垂直的第二方向上的两条金属线58。第二方向基本上沿着线圈部件52的方向。因此，第二方向沿着线圈部件变化。换句话说，每一段中的第二方向不同于另一段中的第二方向。因此第一方向发生变化。两条金属线58连接至金属线56并包围金属线56。在一个实施例中，以周期性结构配置多条金属线56。金属线56包括相同的宽度“SL”和相同的间隔“SS”。屏蔽结构的各种几何尺寸(包括W、S、SS和SL)被设计并调整以实现各种器件设计目的，诸如产生用于减小的形状因子和器件尺寸的慢波和/或获得微波电路设计中的预期谐振频率。在又一实施例中，如图8的截面图所示，屏蔽结构54还包括顶部54d，顶部54d在线圈部件52的对应部分的上 方并与第一和第二侧部54a和54b连接。因此，线圈部件52通过对应的第一侧部、第二侧部、底部和顶部包围在屏蔽结构54中。在该实施例中，参照图8，电感器50包括线圈部件52和配置成包围线圈部件的屏蔽结构54，所述屏蔽结构54具有第一和第二侧部54a和54b、底部54c和顶部54d。图8中的电感器50类似于图6中的电感器50，但是在屏蔽结构54中具有附加顶部。仍然参照图8，电感器50被设置在互连结构的多个金属层中。在所示实施例中，互连结构包括多个金属层，诸如Mn、Mn+1、Mn+2和Mn+3，并且还包括各通孔部件层(或通孔层)，诸如\、Vn+1和Vn+2。在本实例中，线圈部件52设置在金属层Mn+2中；屏蔽结构54的底部54c设置在金属层Mn中；屏蔽结构54的顶部54d设置在金属层Mn+3中；以及屏蔽结构54的侧部54a和54b设置在金属层Mn+1和Mn+2以及通孔层Vn、Vn+1和Vn+2中。侧部54a和54b每个包括导电堆叠，所述导电堆叠具有沿着Z轴堆叠的金属线和通孔部件。导电堆叠水平延伸，并与线圈部件52 —起弯曲。如图8所示，线圈部件52具有宽度“W”，并且被定位为与侧部(54a和54b)具有间隔“S”。参数S和W是可调节参数，用于调整电感器50的特性。例如，参数S和W可以被设计并定尺寸以产生电感器的慢波特性。根据一个实施例，屏蔽结构54的底部54c和顶部54d的每一个都被设计为具有图7所示结构。例如，顶部54d(或底部54c)在由X轴和Y轴限定的平面中跨越。顶部54d包括属于同一金属层(该实例中为Mn+3)的各种金属线。具体地，顶部54d具有与底部54c类似或相同的结构。例如，顶部54d包括定向在第一方向上的多条金属线，并且还包括定向在与第一方向垂直的第二方向上的两条金属线。第二方向基本上沿着线圈部件52的方向。因此，第二方向沿着线圈部件改变。侧边的两条金属线连接至所述多条金属线并包围所述多条金属线。在一个实施例中，多条金属线以具有相同宽度“SL”和相同间隔“SS”的周期性结构进行配置。设计并调整屏蔽结构54的各种几何尺寸，包括W、S、SS和SL，被以产生用于减小的r形状因子和器件尺寸的慢波。在各种实施例中，屏蔽结构54的设计可以不同。在一个实施例中，具有两个侧部54a和54b、底部54c和顶部54d的屏蔽结构54包括其他数量的金属层，诸如三个金属层Mn、Mn+1、Mn+2。在这种情况下，线圈部件52被设置在Mn+1层中。回到线圈部件52，其可以设计为具有各种几何尺寸和任何适当数量的匝数。进一步参照图9进行描述，图9是电感器线圈52的透视图。电感器52包括两个示例性匝，每一个都设置在对应的金属层中并通过通孔部件或通过一个或多个金属层和一个或多个通孔层中的各种金属部件的垂直堆叠来连接。电感器52的每一匝都可以被设计为多边形，诸如八边形、矩形或正方形。在另一实施例中，电感器52包括垂直延伸的多匝，使得电容器基本上被包围并且有效地将电容器屏蔽从而使其与对应的无源器件(诸如LC槽)周围的导电部件隔开。现在，返回参照图4，无源器件38中的电容器40包括阳极部件和阴极部件。具体地，阴极部件与阳极部件相互交叉。以下提供并描述电容器40的各种实施例。图10是图4的电容器40的一个实施例的透视图。在图10中，电容器60包括阳极部件62和阴极部件64。阳极部件62包括多个横向延伸的加长部件66，而阴极部件64包括多个横向延伸的加长部件68。在一个实施例中，加长部件66和68在与衬底32的表面34基本平行的平面中延伸。延长部件66和68可以属于互连结构36中的多个不同金属层。在所示实施例中，这些延长部件66在Y方向上与延长部件68相互交叉，以增加有效电容。图11是图4的电容器40的另一实施例的透视图。在图11中，电容器器件70包括阳极部件72和阴极部件74。阳极部件72包括多个横向延伸的加长部件76，而阴极部件74包括多个横向延伸的加长部件78。在一个实施例中，加长部件76和78在与衬底32的表面34基本平行的平面中延伸。加长部件76和78可以属于互连结构36中的多个不同的金属层。在所示实施例中，这些加长部件76在Z方向和Y方向上与加长部件78相互交叉，以增加有效电容。图12是根据本发明各个 方面构造的图4的电容器40的另一实施例的透视图。电容器80包括阳极部件82和阴极部件84。阳极部件82包括多个导电堆叠86。阴极部件84包括多个导电堆叠88。根据本发明的各个方面，这些导电堆叠86和88每一个均包括与导电部件互连的多条金属线和多个通孔。作为一个实例，其包括金属线89A、89B、89C和89D以及通孔90A、90B、90C和90D。在一个实施例中，金属线89A至89D为属于图3的互连结构36的不同互连层(或金属层)的金属线的子集。在本实施例中，金属线89A至89D以及通孔90A至90D基本上在沿着Z轴的方向上对齐。然而，应该理解，可以在其他实施例中实施可选结构。例如，每个导电堆叠的金属线和通孔可以互连，但是不是必须垂直对齐。根据本发明的各个方面，每个导电堆叠还在X方向和Y方向(或沿着X和Y轴)与相反极性的导电堆叠相互交叉。阳极部件82还包括侧部82A和顶部82B，并且阴极部件84还包括侧部84A和底部84B。侧部82A和84A每一个均包括通过通孔垂直(在Z方向上)互连的多条加长金属线，其中，加长金属线在Y方向上延伸。顶部和底部82B和84B每一个均包括在X方向延伸的多条加长金属线。顶部82B的加长金属线是同一金属层中的金属线，底部84B的加长金属线是同一金属层(但是是与顶部82B的金属线不同的金属层)中的金属线。应该理解，电容器80可以在其他实施例中以不同方式实施。例如，电容器80可使用在 2011 年 6 月 10 日提交的标题为 “A VERTICAL INTERDIGITATED SEMICONDUCTORCAPACITOR”的美国专利申请第13/158,044号中描述的交叉结构来实施，其全部内容通过参考合并于此。在一个实施例中，阳极部件82可具有底部，相反阴极部件84可具有顶部。在其他实施例中，侧部以及顶部和底部还可以具有可选形状和设计。
图13是根据本发明各个方面构造的图4的电容器40的另一实施例的透视图。电容器90包括阳极部件92和阴极部件94。阳极部件92和阴极部件94每一个均包括多个导电部件。具体地，阳极部件92包括多个第一导电部件96。阴极部件94包括多个第二导电部件98。第一导电部件96沿着Y轴和Z轴与第二导电部件98相互交叉。根据本发明的各个方面，这些导电部件96和98每一个均包括沿着X方向延伸的两条金属线；以及沿着Z方向延伸并与两条金属线互连的至少一个通孔部件。通孔部件被设计成沿着X方向和Y方向基本具有相同的尺寸。可选地，通孔部件被设计成跨越沿着X方向的第一尺寸和沿着Y方向的第二尺寸。第一尺寸基本上大于第二尺寸。在可选实施例中，导电部件96和98仅在Y方向上相互交叉。阳极部件92还包括侧部92A，阴极部件94还包括侧部94A。侧部92A和94A每一个均包括通过通孔垂直互连(在Z方向上)的多条金属线，其中，金属线在Y方向上延伸。侧部92A和94A中的金属线属于对应的金属层。如图13示出的一个实例，侧部92A和94A形成在六个连续的金属层中。在一个实施例中，侧部92A和94A每一个跨越由Y轴和Z轴限定的平面。此外，当在X方向上看时，侧部92A和94A限定在与导电部件96和98的阵列对齐的区域中。导电部件96在X方向上延伸并连接至侧部92A。导电部件98在X方向上延伸并连接至侧部94A。应该理解，在其他实施例中，阳极部件92可具有定位在右侧并连接至导电部件96的侧部92A，阴极部件94可具有定位在左侧并连接至导电部件94A的侧部98。在其他实施例中，侧部还可以具有可选形状和设计。根据其他实施例，在图14和图15中附加地示出电感器42的结构。图14和图15是电感器50的一部分的示意图。图14(或图15)所示的电感器50仅是图4中的电感器42的一段44。参照图14，电感器50包括卷绕一匝或多匝并被配置为得到用于感应的电信号的线圈部件52。在一个实施例中，线圈部件52包括利用互连结构的其他部分形成的金属线。电感器50还包括屏蔽结 构54，被配置为将电感器50的线圈部件52屏蔽从而使线圈部件52与电容器40和互连结构的其他接近的导电部件隔开。屏蔽结构54包括多条金属线和连接对应金属线的通孔部件。在所示实施例中，屏蔽结构54被配置为与接地线耦合。在另一实施例中，以狭槽型结构来设计屏蔽结构54，从而使得线圈部件位于狭槽中。具体地，屏蔽结构54包括设置在线圈部件52两侧上的第一侧部54a和第二侧部54b。侧部54a和54b每一个均包括多条金属线和垂直跨越的多个通孔部件，以为线圈部件52提供屏蔽功能。具体地，侧部54a和54b垂直跨越(沿着Z轴)。侧部54a和54b还水平地跨越(在由X轴和Y轴定义的平面中)，并且与线圈部件一起弯曲以包围电容器40并形成一匝或多匝。例如，侧部54a和54b的每一段中的金属线和通孔部件沿着由X轴和Y轴限定的衬底平面中的方向延伸。屏蔽结构54还包括底部54c，其在线圈部件52的对应部分的下面并与第一和第二侧部54a和54b连接。在图15所示电感器15的另一实施例中，屏蔽结构54还包括顶部54d，其在线圈部件52的对应部分的上面并与第一和第二侧部54a和54b连接。应该理解，在其他实施例中可以不同地实施无源器件38。例如，可以使用交叉结构实施电容器40。在一些其他实施例中，电容器40可以使用变容二极管来实施，诸如FinFET变容二极管、具有金属栅极的变容二极管或它们的组合。。本发明的电感器器件和包含电感器器件的LC槽提供了优于传统电感器和传统LC槽的优点。应该理解，其他实施例可以提供不同的优点，并且对于所有实施例不要求特定优点。由无源器件38提供的一个优点为减小的电路面积，并且所公开的设计对于围绕无源器件的互连结构的配置更加抗干扰。由于电感器的线圈部件52通过所公开的屏蔽结构54来屏蔽，所以电容器40能够被放置在与电感器42相同的区域中。具体地，电容器40被设置在电感器内部而不引起干扰。该结构提供了灵活的金属布线。狭槽屏蔽结构产生慢波效应，从而使得更加有效地利用有价值的芯片面积。由无源器件38提供的另一优点为所公开的结构和方法提供了用于精确电感预测的有效方法。在现有方法中，这占用了更多的硅试产时间和努力以获得微波电路设计中的预期谐振频率。所公开的无源器件38 (诸如LC槽)的结构和方法具有屏蔽结构54，其限定返回路径(_屏蔽结构)，从而可以灵活进行电感值调整。由无源器件38提供的另一优点是无源器件对周围环境的抗干扰以及减小衬底中和围绕无源器件38的互连结构中的损耗。由本发明的具有屏蔽结构54的无源器件提供的又一优点是较低的热噪声。这里的电感器在使用较短长度的线圈时可以实现与传统电感器相同的电感值。较短长度的线圈导致电感器的较低寄生电阻值。较低的电阻值减小了与4KTR相关的热噪声，其中，K为玻尔兹曼常数，T为电阻器的绝对温度(单位为开尔文)，R为电阻器的电阻值(单位为欧姆)。因此，本文的电感器器件可以比传统电感器器件实现较低的热噪声。此外，减小的寄生电阻增加了电感器以及对应无源器件的品质因数。由具有屏蔽结构的无源器件提供的又一优点是更加精确的谐振频率调整。本文公开的LC槽清楚限定了返回路径。电感器器件的电感值可以通过改变其卷绕来灵活调整。LC槽的谐振频率与(电感器的电感X电容器的电容)的平方根的倒数相关，如频率~ I/(LC)1/2，其中，L和C分别是对应的电感和电容。因此，电感调整的灵活性意味着还可以灵活地调整谐振频率。这还可以减小硅试产时间，这减小了制造成本并减小了上市时间的延迟。尽管本发明提供 了无源器件的各种实施例，其包括耦合的电感器和电容器以形成功能电路或诸如LC槽的电路的一部分。具体地，在无源器件中，电容器被电感器包围。电感器包括线圈部件和环绕线圈部件的屏蔽部件。屏蔽部件可以被配置成连接至接地线并与线圈部件一起形成传输线电感器结构。根据本发明的精神，可以实施其他实施例。在一个实施例中，可以在更多金属层中形成屏蔽结构的侧部。在另一实施例中，电容器可以包括其他合适的电容结构，诸如变容二极管。在又一实施例中，电感器包括一匝，一匝的一部分、两匝或多匝。例如，线圈仅包括半匝或者甚至包括一条直线或两条为相连接的直线。相应地，配置屏蔽结构。在又一实施例中，屏蔽结构包括板状屏蔽部件，其仅为导电片并且不具有任何限定在其中的图案。例如，屏蔽结构的侧部是两个板状部件，每一个都包括两条或多条金属线以及至少一个加长通孔部件，这些金属线和通孔部件被配置从而形成导电板。在另一实例中，底部(和/或顶部)包括在一个金属层中的导电板。在该实例中，导电板可以认为是多个合并到一起形成大的连续导电部件的平行金属线。在又一实施例中，至少屏蔽结构的侧部、底部和底部的子集包括导电板。导电板为在二维(例如，X和Y方向)上跨越的部件，所述二维具有在第一方向上的第一维Dl和在第二方向上的第二维D2。第一维Dl和第二维D2的每一个都基本上大于金属线的对应宽度。
因此，本发明提供了半导体器件的一个实施例。该半导体包括衬底，该衬底具有通过X轴和垂直于X轴的Y轴限定的表面；电容器，设置在衬底的上方；电感器，设置在衬底的表面的上方并具有包围电容器的线圈部件；以及屏蔽结构，在衬底的上方并被配置为围绕线圈部件。在一个实施例中，稱合电容器和电感器以形成电感器电容器(LC)槽。在另一实施例中，屏蔽结构配置成与接地电源线耦合。在又一实施例中，屏蔽结构包括垂直于衬底的表面的第一侧部和第二侧部，线圈部件置于第一侧部和第二侧部之间。在一个实例中，第一侧部和第二侧部每一个都包括第一金属线和第二金属线，每一个都属于对应的金属层；以及通孔部件，沿着与X轴和Y轴垂直的第三轴连接第一金属线和第二金属线。在又一实例中，通孔部件为加长通孔部件。在另一实施例中，屏蔽结构进一步包括与第一侧部和第二侧部配置在一起的底部以屏蔽电感器的线圈部件。在一个实例中，屏蔽结构的底部在同一金属层中包括多条金属线；并且所述多条金属线被配置成周期性结构，从而使得相邻金属线之间的距离基本相等。在又一实施例中，屏蔽结构进一步包括与第一侧部、第二侧部和底部配置在一起的顶部，从而使得线圈部件被包围。在另一实施例中，电容器包括阳极部件和阴极部件，其中，阳极部件包括多个第一导电部件，阴极部件包括多个第二导电部件，其中，第一导电部件与第二导电部件相互交叉。在一个实例中，沿着Y轴和垂直于衬底的表面的Z轴，第一导电部件与第二导电部件相互交叉。在又一实例中，第一导电部件和第二导电部件每一个都包括沿着X轴延伸的两条金属线；以及沿着Z轴延伸并与这两条金属线互连的至少一个金属通孔。在另一实例中，第一导电部件和第二导电部件每一个都沿着与衬底的表面垂直的Z轴延伸；并且沿着X轴和 Y轴，第一导电堆叠与第二导电堆叠相互交叉。在另一实例中，第一导电部件和第二导电部件每一个都包括通过多个通孔部件沿着第三轴互连的多条金属线；以及设置在衬底上方的具有多个互连层的互连结构，其中，金属线的每一条都属于互连结构的对应互连层。在又一实施例中，电感器的线圈部件包括第一金属层中的第一部分和第二金属层中的第二部分，其中，第一部分和第二部分通过至少一个通孔部件连接。本发明还提供了半导体器件的另一实施例。该半导体器件包括半导体衬底；以及形成在衬底的上方的互连结构。互连结构包括具有阳极部件和阴极部件的电容器，；以及在电容器周围卷绕并与电容器耦合的电感器，其中，电感器包括线圈部件和围绕线圈部件的屏蔽结构。在半导体器件的一个实施例中，屏蔽结构连接至接地线，并且屏蔽结构还包括第一侧部和第二侧部，线圈部件介于两侧部之间；以及底部，所述底部在线圈部件的下方并与第一侧部和第二侧部连接。在又一实施例中，底部包括均等间隔的多条金属线。在另一实施例中，电容器包括阳极部件和阴极部件，阳极部件包括多个第一导电部件，阴极部件包括多个第二导电部件，第一导电部件和第二导电部件相互交叉。本发明还提供了制造半导体器件的方法的实施例。该方法包括提供衬底；以及在衬底的上方形成互连结构，所述互连结构具有通过多个通孔互连的多条导线，其中，形成互连结构包括使用导线的子集和通孔的子集形成电感器电容器(LC)槽。LC槽包括电容器，电容器被形成为具有阳极部件和与阳极部件相互交叉的阴极部件。LC槽包括电感器，电感器具有线圈部件和围绕线圈部件的屏蔽部件，其中，线圈部件和屏蔽部件在电容器的周围卷绕。前面概述了几个实施例的特征以便本领域的技术人员可以更好地理解本发明的详细描述。本领域技术人员应该意识到，他们可以容易地使用本公开作为基础来设计或修改其他工艺和结构以实现相同目的和/或取得与本文提出的实施例相同的优点。本领域技术人员还应该意识到 ，这种等效构造不会背离本发明的精神和范围，并且在不背离本发明的精神和范围的情形下可以对本发明进行各种改变、替换和修改。
权利要求
1.一种半导体器件，包括 衬底，具有通过X轴和垂直于所述X轴的Y轴限定的表面； 电容器，设置在所述衬底的上方； 电感器，设置在所述衬底的所述表面的上方，并具有包围所述电容器的线圈部件；以及 屏蔽结构，在所述衬底的上方并配置成围绕所述线圈部件。
2.根据权利要求1所述的半导体器件，其中，所述屏蔽结构配置成与接地电源线耦合。
3.根据权利要求1所述的半导体器件，其中，所述电容器和所述电感器耦合以形成电感器电容器(LC)槽。
4.根据权利要求1所述的半导体器件，其中，所述屏蔽结构包括都垂直于所述衬底的所述表面的第一侧部和第二侧部，所述线圈部件置于所述第一侧部和所述第二侧部之间。
5.根据权利要求4所述的半导体器件，其中，所述第一侧部和所述第二侧部的每一个都包括 第一金属线和第二金属线，每一个都属于对应的金属层；以及通孔部件，沿着与所述X轴和所述Y轴垂直的第三轴连接所述第一金属线和所述第二金属线。
6.一种半导体器件，包括 半导体衬底；以及 互连结构，形成在所述衬底的上方，所述互连结构包括 电容器，具有阳极部件和阴极部件；和 电感器，被设置为接近所述电容器并与所述电容器耦合，其中，所述电感器包括线圈部件和包围所述线圈部件的屏蔽结构。
7.根据权利要求6所述的半导体器件，其中，所述电感器围绕所述电容器进行卷绕。
8.根据权利要求6所述的半导体器件，其中，所述屏蔽结构连接至接地线，并且所述屏蔽结构还包括 第一侧部和第二侧部，所述线圈部件置于第一侧部和第二侧部之间；以及 底部，在所述线圈部件的下方，并与所述第一侧部和所述第二侧部连接。
9.根据权利要求6所述的半导体器件，其中，所述阳极部件包括多个第一导电部件，所述阴极部件包括多个第二导电部件，其中，所述第一导电部件和所述第二导电部件相互交叉。
10.一种制造半导体器件的方法，包括 提供衬底；以及 在所述衬底的上方形成互连结构，所述互连结构具有通过多个通孔互连的多条导线，其中，所述形成互连结构包括使用导线的子集和通孔的子集形成电感器电容器(LC)槽，其中 所述LC槽包括电容器，所述电容器被形成为具有阳极部件和与所述阳极部件相互交叉的阴极部件；以及 所述LC槽包括电感器，所述电感器具有线圈部件和包围所述线圈部件的屏蔽部件，其中，所述线圈部件和所述屏蔽部件围绕所述电容器进行卷绕。
全文摘要
本发明涉及半导体器件。半导体器件包括衬底；设置在衬底上方的电容器；设置在衬底上方并具有包围电容器的线圈部件的电感器；以及在衬底上方并配置成围绕线圈部件的屏蔽结构。本发明还提供了垂直定向的半导体器件及其屏蔽结构。
文档编号H01L23/522GK103050483SQ201210021708
公开日2013年4月17日 申请日期2012年1月30日 优先权日2011年10月13日
发明者卓秀英 申请人:台湾积体电路制造股份有限公司