专利名称：薄膜晶体管阵列面板的利记博彩app
技术领域：
本发明涉及一种薄膜晶体管阵列面板及其制造方法。
背景技术：
薄膜晶体管被用作开关元件，以独立地驱动诸如液晶显示器或有机发光装置的平板显示装置中的每个像素。包括薄膜晶体管的薄膜晶体管阵列面板包括用于将扫描信号传送至薄膜晶体管的扫描信号线(或栅线)和用于传送数据信号的数据线、以及连接至薄膜晶体管的像素电极。薄膜晶体管由连接至栅线的栅电极、连接至数据线的源电极、连接至像素电极的漏电极、以及在源电极与漏电极之间在栅电极上设置的半导体层形成，并且数据信号根据来自栅线的栅信号从数据线传送至像素电极。在这种情况下，薄膜晶体管的半导体层由多晶硅、非晶硅、或氧化物半导体形成。薄膜晶体管的栅绝缘层或钝化层可以由氧化硅或氮化硅制成。然而，氧化硅的沉积速度低，对于干法蚀刻来说，蚀刻时间长，并且在刻蚀过程中会产生许多颗粒。而且，当沉积氮化硅时，氧化物半导体的氧化物通过氢的还原过程而还原，使得薄膜晶体管的电特性可能被劣化。在该背景技术部分中公开的以上信息仅是为了增强对本发明背景的理解，因此它可能包含并不构成在本国对于本领域普通技术人员来说已经已知的现有技术这样的信息。
发明内容
本发明的示例性实施方式提供了一种可以防止薄膜晶体管的电特性降低的薄膜晶体管阵列面板、以及其制造方法。本发明的另外特征将在下面的描述中阐述，并且部分地会从该描述中显而易见， 或者可以通过本发明的实践而获知。本发明的示例性实施方式公开了一种薄膜晶体管阵列面板，包括绝缘基板；设置在绝缘基板上的栅线；与栅线交叉的数据线；连接至栅线和数据线的薄膜晶体管；在薄膜晶体管的栅电极与薄膜晶体管的半导体之间的栅绝缘层；连接至薄膜晶体管的像素电极；以及设置在像素电极与薄膜晶体管之间的钝化层，其中，栅绝缘层和钝化层中的至少一个包括氮化硅层，并且氮化硅层包括小于2 X IO22原子数/cm3或4原子％的氢。本发明的示例性实施方式公开了一种薄膜晶体管阵列面板的制造方法，包括在绝缘基板上形成栅线；形成与栅线交叉的数据线；形成与栅线和数据线连接的薄膜晶体管；在薄膜晶体管上形成钝化层；以及形成定位在钝化层上并连接至薄膜晶体管的像素电极，其中，钝化层和设置在薄膜晶体管的栅电极与半导体之间的栅绝缘层中的至少一个包括氮化硅层，并且氮化硅层通过保持低于1500毫托的沉积室压力和高于80的N2/SiH4流量比来形成。应该理解，上述一般描述和下面的详细描述两者均是示例性的和说明性的，并且旨在提供如所要求的本发明的进一步解释。从下面的详细描述、附图和权利要求书，其它特征和方面会显而易见。
被包括以提供对本发明的进一步理解并且结合在本说明书中且构成本说明书一部分的
了本发明的实施方式，并且与描述一起用来解释本发明的原理。图I是根据本发明示例性实施方式的薄膜晶体管的示图。图2是示出了根据示例性实施方式的制造图I的薄膜晶体管的方法的截面图。图3是示出了根据本发明示例性实施方式的制造图I的薄膜晶体管的方法的截面图。图4是比较包括在根据示例性实施方式和常规技术形成的氮化硅层中的氢含量的FT-IR分析曲线图。图5是根据常规技术形成的包括栅绝缘层和钝化层的薄膜晶体管的Ids-V曲线图。图6是根据本发明示例性实施方式形成的包括栅绝缘层和钝化层的薄膜晶体管的Ids-V曲线图。图7是根据本发明示例性实施方式形成的包括栅绝缘层和钝化层的薄膜晶体管的Ids-V曲线图。图8是根据本发明示例性实施方式的薄膜晶体管阵列面板的布局图。图9是沿图8的线IX-IX截取的截面图。
具体实施例方式在下文中参照附图更充分地描述了本发明，在附图中示出了本发明的实施方式。 然而，本发明可以以许多不同的形式来体现，并且不应被解释为限于本文中阐述的实施方式。相反，提供这些实施方式，使得本公开内容彻底，并且将本发明的范围充分传达给本领域技术人员。在附图中，为了清楚起见，层和区域的尺寸和相对尺寸可能会被放大。附图中相同的参考数字表示相同的元件(要素)。应当理解，当提及一个元件或层为在另一个元件或层“之上”或“连接至”另一个元件或层时，其可以直接地位于另一个元件或层之上或者直接连接至另一个元件或层，或者可以存在插入元件或层。相反，当提及一个元件为“直接在(另一个元件或层)之上”或者“直接连接至”另一个元件或层时，则不存在插入元件或层。图I是根据本发明示例性实施方式的薄膜晶体管的示图。虽然图I的薄膜晶体管显示为底栅型薄膜晶体管，但本发明的示例性实施方式可以以其他构造诸如顶栅型薄膜晶体管使用。如图I中所示，在基板110上形成栅电极124，并且在栅电极124上形成栅绝缘层140。栅绝缘层140包括氮化硅层，并且氮化硅层中的氢含量可以低于2X IO22原子数/ cm3(每cm3的原子数)或约4原子％ (原子百分比)。氮化硅层的折射率可以在I. 86至
2.O的范围内。在栅绝缘层140上形成氧化物半导体154。氧化物半导体154可以包括锌(Zn)、 镓(Ga)、锡(Sn)、或铟(In)中的至少一种的氧化物，例如氧化锌(ZnO)、作为其复合氧化物的铟镓锌氧化物(氧化铟镓锌)(InGaZnO4)、铟锌氧化物(氧化铟锌)(Zn-In-O)、或锌锡氧
化物(氧化锌锡)(Zn-Sn-O)。应当理解，对于本公开内容的目的来说，“......中的至少一
个”将解释为表示遵循各自语言的所列举元素的任何组合，包括多个所列举元素的组合。例如，“X、Y和Z中的至少一个”应解释为表示仅X，仅Y，仅Z，或两个或更多个项X、Y和Z的任何组合(例如，XYZ、XZ、YZ)。在示例性实施方式中，与非晶硅相比，氧化物半导体154具有较大有效的电荷迁移率和极好的稳定性特性。在示例性实施方式中，氧化物半导体154与源电极和漏电极具有良好的欧姆接触特性，使得可以不需要形成额外的欧姆接触。覆盖氧化物半导体154且彼此面对的源电极173和漏电极175在栅绝缘层140上形成。在示例性实施方式中，源电极173和漏电极175可以由能够与氧化物半导体形成欧姆接触的材料、或者包括具有低电阻率的金属的多层制成。在源电极173和漏电极175上形成钝化层180。在示例性实施方式中，钝化层180 可以由与栅绝缘层140相同的材料、或者具有低于4. O的低介电常数的有机材料形成。将参照图2和图3以及上面描述的图I对薄膜晶体管的制造方法进行描述。图2是示出了根据本发明示例性实施方式的制造图I的薄膜晶体管的方法的截面图。在图2中，在基板110上形成金属层，然后对该金属层进行图案化以形成栅电极 124。在栅电极124上形成栅绝缘层140。栅绝缘层140可以通过反应性化学气相沉积或物理气相沉积如溅射来形成。例如，低温化学气相沉积或低温物理气相沉积可以用来形成栅绝缘层140。栅绝缘层140包括氮化硅层。控制氮化硅层的生产过程，以使可能在氮化硅层的沉积过程(沉积工艺)中产生的氢(H)基的数量最小化，使得氮化硅层包括少于2 X IO22原子数/cm3(每cm3的原子数)或约4原子％ (原子百分比)的氢。在示例性实施方式中，氮化娃层中的Si-H拉伸面积(伸展面积，stretching area)与N-H拉伸面积的比率可以大于I。例如，当通过低温化学气相沉积形成氮化硅层时，功率可以设定为1000W，压力可以设定为IOOOmT,并且温度可以设定为280°C。另外，注入8000sccm的N2气和IOOsccm的 SiH4以在栅绝缘层中获得I. 5 X IO22原子数/cm3(每cm3的原子数)的氢含量。可替换地，当注入80sccm的SiH4时，栅绝缘层中的氢含量可以为I. 4X IO22原子数/cm3 (每cm3的原子数)。图4是比较包括在根据示例性实施方式和常规技术形成的氮化硅层中的氢含量的FT-IR分析曲线图。实线是描述根据本发明示例性实施方式的氮化硅层中测量的氢含量的线，而点划线是描述根据常规技术的氮化硅层中测量的氢含量的线。
参考图4,与常规技术的N-H弯曲吸收峰(bending absorption peak)相比,根据本发明示例性实施方式的曲线图中的N-H弯曲的吸收峰降低。图3是示出了根据本发明示例性实施方式的制造图I的薄膜晶体管的方法的截面图。如图3所示，在栅绝缘层140上形成氧化物半导体154。在示例性实施方式中，氧化物半导体154可以通过涂覆并图案化氧化物半导体材料来形成。然而，方式不需要限制于此，使得氧化物半导体材料可以通过作为一种方案(solution)的喷墨法形成。如果通过喷墨法形成氧化物半导体，则可以形成围绕氧化物半导体的分区(partition)。金属层形成在氧化物半导体154上并被图案化以形成源电极173和漏电极175。如图I所示，在源电极173和漏电极175上形成钝化层180。在示例性实施方式中，钝化层180可以由两层氮化硅制成。该氮化硅层可以通过与栅绝缘层140的氮化硅层相同的方法形成，使得在氮化硅层中氢含量小于2 X IO22原子数 /cm3(每cm3的原子数)或4原子％ (原子百分比)。在示例性实施方式中，在氮化硅层中 Si-H拉伸面积与N-H拉伸面积的比率可以大于I。当通过根据本发明示例性实施方式的方法形成包括氮化硅层的栅绝缘层140或钝化层180时，可以获得与常规薄膜晶体管相比具有改善的电特性的薄膜晶体管阵列面板。图5是根据常规技术形成的包括栅绝缘层和钝化层的薄膜晶体管的Ids-V曲线图。栅绝缘层和钝化层可以由双层形成，具有高密度的薄膜形成在与通道接触的部分，而具有低密度和短沉积时间的薄膜形成在不与通道接触的部分，以减少漏电流。图5的栅绝缘层包括第一栅绝缘层和第二栅绝缘层，所述第一栅绝缘层在370°C 的温度下由具有4000A厚度的低密度氮化硅层制成，所述第二栅绝缘层在370°C的温度下由具有500A厚度的高密度氮化硅层制成。钝化层在245°C的温度下由具有2000A厚度的氮化娃层制成。图6是根据本发明示例性实施方式形成的包括栅绝缘层和钝化层的薄膜晶体管的Ids-V曲线图。图6的栅绝缘层通过使用3000sccm至8000sccm的N2气和大于IOOsccm至小于 140sccm的SiH4形成，使得N2与SiH4的比率小于80。图6的栅绝缘层包括第一栅绝缘层和第二栅绝缘层，所述第一栅绝缘层在370°C 的温度下由具有4000A厚度的低密度氮化硅层制成，所述第二栅绝缘层在370°C的温度下由具有500A厚度的高密度氮化硅层制成。钝化层包括第一钝化层和第二钝化层，所述第一钝化层在150°C的温度下由具有2000A厚度的高密度氮化硅层制成，所述第二钝化层在 245 V的温度下由具有1000A厚度的低密度氮化硅层制成。图7是根据本发明示例性实施方式形成的包括栅绝缘层和钝化层的薄膜晶体管的Ids-V曲线图。图7的栅绝缘层包括第一栅绝缘层和第二栅绝缘层，所述第一栅绝缘层在370°C 的温度下由具有4,OOOA厚度的低密度氮化硅层制成，所述第二栅绝缘层在370°C的温度下由具有500A厚度的高密度氮化硅层制成。钝化层包括第一钝化层和第二钝化层，所述第一钝化层在245°C的温度下由具有2,000A厚度的高密度氮化硅层制成，所述第二钝化层在245 V的温度下由具有1,000A厚度的低密度氮化硅层制成。根据本发明的示例性实施方式，图6的第二栅绝缘层和图7的第一钝化层通过注 Λ 8000sccm的队气和80sccm至IOOsccm的SiH4来形成，因此N2与SiH4的比率可以大于80，导致图6的第二栅绝缘层和图7的第一钝化层中的氢含量为约I. 5 X IO22原子数/ cm3 (每cm3的原子数)。再次参照图5，根据常规技术的薄膜晶体管并不具有半导体的特性，而是具有导体的特性。相反，图6和图7的Ids-V曲线图描述了期待的半导体Ids-V曲线图的特性。此外， 图6的Ids-V曲线I 9与图7的Ids-V曲线I 9的偏差不显著。将对包括上面描述的薄膜晶体管的薄膜晶体管阵列面板进行描述。图8是根据本发明示例性实施方式的薄膜晶体管阵列面板的布局图。图9是沿图 8的线IX-IX截取的截面图。如图8和图9所示，传送栅信号的多条栅线121形成在由诸如透明玻璃或塑料的材料制成的绝缘基板110上。栅线121在横向方向上延伸，并且包括栅电极124。在栅线121上形成栅绝缘层140。栅绝缘层140可以是由氮化硅制成的单层；然而，栅绝缘层140可以由具有不同密度的两层薄膜形成。可以认为两层能减少漏电流和层的沉积时间。在示例性实施方式中，可以形成具有快沉积速度和低密度的第一氮化硅层，并且可以形成具有慢沉积速度和高密度的第二氮化硅层。使用这两个层能降低漏电流，这是因为在具有低密度的第一氮化硅层上形成具有高密度的第二氮化硅层。可以以在2000A至 5000A范围内的厚度形成栅绝缘层140。在示例性实施方式中，氮化硅层的氢含量可以为I. 4X IO22原子数/cm3(每cm3的原子数)。如果使用多层来形成栅绝缘层140，则定位于上面部分的层的氢含量可以低于定位于下面部分的层的氢含量。在栅绝缘层140上形成覆盖栅电极124的氧化物半导体154。氧化物半导体154可以包括锌(Zn)、镓(Ga)、锡(Sn)、或铟(In)中的至少一种的氧化物，例如，氧化锌(ZnO)、作为其复合氧化物的铟镓锌氧化物(InGaZnO4)、铟锌氧化物 (Zn-In-O)、或锋锡氧化物(Zn-Sn-O)。在氧化物半导体154和栅绝缘层140上形成多条数据线171和多个漏电极175。数据线171在纵向方向上延伸，并且与栅线121交叉。数据线171传送数据电压 (电压数据)。数据线171包括覆盖氧化物半导体154的源电极173。当相对于栅电极124观看时，漏电极175覆盖氧化物半导体154并面向源电极 173。栅电极124、源电极173和漏电极175与氧化物半导体154和在源电极173与漏电极175之间在氧化物半导体154上形成的通道一起形成薄膜晶体管(TFT)。保护通道的钝化层180在数据线171和漏电极175上形成。在示例性实施方式中， 钝化层180可以包括氮化硅层。在示例性实施方式中，钝化层180可以形成为具有与栅绝缘层140相等的面积，并且可以由单层或多层制成。钝化层180包括暴露漏电极175的接触孔185。通过接触孔185连接至漏电极175的像素电极191形成在钝化层180上。像素电极191可以由透明导电材料制成。在本发明中，栅绝缘层的氢含量是这样的，使得通过使用由氮化硅制成的栅绝缘层而不使用由氧化硅制成的栅绝缘层，可以改善薄膜晶体管的电特性。此外，通过不使用氧化硅来形成栅绝缘层或钝化层，在本发明中不存在可能在蚀刻过程中产生或还原的颗粒。从而可以产生高质量的薄膜晶体管阵列面板。对于本领域技术人员来说，显而易见的是，在不背离本发明的精神或范围的情况下，可以在本发明中进行各种更改和变化。因此，本发明旨在涵盖本发明的更改和变化，只要它们在所附权利要求和它们的等价物范围内。
权利要求
1.一种薄膜晶体管阵列面板，包括基板；定位在所述基板上的栅线；与所述栅线交叉的数据线；连接至所述栅线和所述数据线的薄膜晶体管，所述薄膜晶体管包括半导体；设置在所述薄膜晶体管的栅电极与所述薄膜晶体管的所述半导体之间的栅绝缘层；连接至所述薄膜晶体管的像素电极；以及设置在所述像素电极与所述薄膜晶体管之间的钝化层，其中，所述栅绝缘层和所述钝化层中的至少一个包括氮化硅层，并且所述氮化硅层包括小于2X IO22原子数/cm3或4原子％的氢。
2.根据权利要求I所述的薄膜晶体管阵列面板，其中，所述氮化硅层包括具有第一密度的第一氮化硅层和具有第二密度的第二氮化硅层，并且其中，所述第一密度和所述第二密度不同。
3.根据权利要求2所述的薄膜晶体管阵列面板，其中，所述氮化硅层的折射率在I. 86至2. O的范围内。
4.根据权利要求2所述的薄膜晶体管阵列面板，其中，所述第一氮化硅层设置为比所述第二氮化硅层更接近于所述半导体。
5.根据权利要求4所述的薄膜晶体管阵列面板，其中，所述第一氮化硅层的所述第一密度高于所述第二氮化硅层的所述第二密度。
6.根据权利要求I所述的薄膜晶体管阵列面板，其中，所述氧化物半导体由锌(Zn)、镓(Ga)、锡(Sn)、或铟(In)、或它们的组合中的至少一种的氧化物制成。
7.根据权利要求I所述的薄膜晶体管阵列面板，其中，所述氧化物半导体由氧化锌(ZnO)、铟镓锌氧化物(InGaZnO4)、铟锌氧化物(Zn-In-O)、 或锌锡氧化物(Zn-Sn-O)中的至少一种制成。
8.根据权利要求4所述的薄膜晶体管阵列面板，其中，所述第一氮化硅层的所述第一密度低于所述第二氮化硅层的所述第二密度。
9.根据权利要求I所述的薄膜晶体管阵列面板，其中，所述氮化硅层中的氢含量为约I. 5X IO22原子数/cm3。
10.根据权利要求I所述的薄膜晶体管阵列面板，其中，所述氮化硅层中的氢含量为约I. 4X IO22原子数/cm3。
11.一种用于制造薄膜晶体管阵列面板的方法，包括在基板上形成栅线；形成与所述栅线交叉的数据线；形成连接至所述栅线和所述数据线的薄膜晶体管；在所述薄膜晶体管上形成钝化层；以及形成设置在所述钝化层上并连接至所述薄膜晶体管的像素电极，其中，所述钝化层和设置在所述薄膜晶体管的栅电极与半导体之间的栅绝缘层中的至少一个包括氮化硅层，并且所述氮化硅层通过保持低于1500毫托的沉积室压力和高于80的N2/SiH4流量比来形成。
12.根据权利要求11所述的方法，其中，所述氮化硅层包括小于2X IO22原子数/cm3的氢。
13.根据权利要求11所述的方法，其中，所述氮化硅层包括小于4原子％(原子百分比)的氢。
14.根据权利要求11所述的方法，其中，所述氮化硅层的折射率在I. 86至2. O的范围内。
15.根据权利要求12所述的方法，其中，所述栅绝缘层和所述钝化层中的至少一个包括具有第一密度的第一氮化硅层和具有第二密度的第二氮化硅层，其中，所述第一密度和所述第二密度不同。
16.根据权利要求15所述的方法，其中，所述第一氮化硅层的所述第一密度高于所述第二氮化硅层的所述第二密度。
17.根据权利要求15所述的方法，其中，所述第一氮化硅层的所述第一密度低于所述第二氮化硅层的所述第二密度。
18.根据权利要求15所述的方法，其中，所述半导体包括氧化物半导体。
19.根据权利要求18所述的方法，其中，所述氧化物半导体由锌(Zn)、镓(Ga)、锡(Sn)、铟(In)、或它们的组合中的至少一种的氧化物制成。
20.根据权利要求18所述的方法，其中，所述氧化物半导体由氧化锌(ZnO)、铟镓锌氧化物(InGaZnO4)、铟锌氧化物(Zn-In-O)、 或锌锡氧化物(Zn-Sn-O)中的至少一种制成。
21.根据权利要求12所述的方法，其中，所述氮化硅层中的氢含量为约I. 5X IO22原子数/cm3。
22.根据权利要求12所述的方法，其中，所述氮化硅层中的氢含量为约I. 4X IO22原子数/cm3。
23.一种薄膜晶体管，包括基板；布置在所述基板上的控制电极；输入电极和输出电极；设置在所述控制电极与所述输入电极和输出电极之间的半导体；以及设置在所述控制电极与所述半导体之间的绝缘层，其中，所述绝缘层包括含有小于2X 1022原子数/cm3的氢的氮化硅层。
24.根据权利要求23所述的薄膜晶体管，其中，所述氮化硅层包括具有第一密度的第一氮化硅层和具有第二密度的第二氮化硅层，并且其中，所述第一密度和第二密度不同。
全文摘要
本发明提供了一种薄膜晶体管阵列面板，包括基板；定位在基板上的栅线；与栅线交叉的数据线；连接至栅线和数据线的薄膜晶体管；在薄膜晶体管的栅电极与薄膜晶体管的半导体之间的栅绝缘层；连接至薄膜晶体管的像素电极；以及定位在像素电极与薄膜晶体管之间的钝化层，其中，栅绝缘层和钝化层中的至少一个包括氮化硅层，并且氮化硅层包括小于2×1022原子数/cm3或4原子％的氢含量。
文档编号H01L29/786GK102610618SQ20121000956
公开日2012年7月25日 申请日期2012年1月13日 优先权日2011年1月19日
发明者俞炯硕, 李制勋, 李政奎, 郑敞午, 金周汉, 金圣训 申请人:三星电子株式会社