专利名称：半导体器件及其制造方法
技术领域：
本发明通常涉及半导体器件以及制造半导体器件的方法。
背景技术：
在各种系统中采用半导体器件用于广泛的多种应用。器件制造典型地牵涉一系列工艺步骤，包括在半导体基板晶片上使材料成层、对一个或多个材料层进行图案化和刻蚀、 掺杂选择的层以及清洗晶片。半导体制造商不断寻求新的改进性能、降低成本和提高半导体器件容量的方式。 容量和成本改进可以通过缩小器件尺寸来实现。例如，在沟槽电容器的情况下，通过减小诸如电容器和晶体管的存储器单元部件的尺寸，越来越多的单元可以装配到芯片上。尺寸减小导致了芯片的更大的存储器容量。成本减小通过规模经济来实现。不幸地，当器件部件尺寸减小时，性能可能受损。因此，使性能与其他制造约束进行平衡是一种挑战。
发明内容
根据本发明的实施例，公开了一种用于制造半导体器件的方法。该方法包括在基板中形成沟槽，利用第一半导体材料部分地填充沟槽，沿第一半导体材料的表面形成界面， 以及利用第二半导体材料填充沟槽。根据本发明的另一实施例，公开了一种半导体器件。该半导体器件包括沿沟槽的侧壁布置的第一电极和布置在第一电极上的电介质。该半导体器件进一步包括至少部分地填充沟槽的第二电极，其中第二电极包括第二电极内的界面。
为了更完整地理解本发明及其优点，现在参照结合附图进行的以下描述，在附图中
图Ia示出了常规沟槽电容器的横截面视图Ib示出了示出孔隙(void)的常规沟槽电容器的横截面视图2至7c示出了根据本发明的实施例的处于各个制造阶段的沟槽电容器的横截面视图；以及
图8a至Sc示出了本发明的实施例的流程图。
具体实施方式
下面详细讨论目前优选的实施例的实现和使用。然而，应当明白，本发明提供了许多可应用的发明概念，其可以在广泛的多种具体背景下实施。所讨论的具体实施例仅说明了用于实现和使用本发明的具体方式，而并非限制本发明的范围。将在具体背景即沟槽电容器下关于实施例来描述本发明。然而，本发明也可以应用于沟槽晶体管或者其他具有沟槽的半导体器件。图Ia示出了常规沟槽电容器100。可以通过在基板105中形成沟槽110来形成沟槽电容器100。可以沿沟槽110的侧壁115和底表面116形成第一电极或外电极120。可以在第一电极120上形成介电层130。可以通过在介电层130上填充沟槽110来形成第二电极或内电极140。第二电极140可以是掺杂的无定形硅或者掺杂的多晶硅。利用无定形硅或多晶硅填充沟槽110可能在沟槽110的中间形成假想线(seem line)或者孔隙序列145。 当填充沟槽110时，在无定形硅或多晶硅一起生长的位置形成了假想线或者孔隙序列145。可以使无定形硅或多晶硅退火到600 °C以上的温度，即典型地到约900 °C或更高的温度。退火可以改变无定形硅或多晶硅的结晶结构并且可能创建孔隙150，如图Ib中所示。孔隙150可以主要沿其中这些层一起生长的中心线145创建。如图Ib中可见，孔隙 150可以朝向沟槽110的侧壁115和底表面116移动，同时多晶硅再结晶。孔隙150可以最终沿沟槽110的侧壁115和底表面116聚集在介电层130处，从而对沟槽电容器100的电性质和可靠性具有负面的影响。通过本发明的实施例，通常解决或规避了这些和其他问题，并且通常实现了技术优点。在一个实施例中，可以在沟槽的半导体填充内形成界面。该界面可以防止孔隙移动到沟槽的侧壁和/或底表面。该界面可以用作孔隙陷阱。防止孔隙移动到沟槽的侧壁和/ 或底表面改进了半导体器件的电性能和可靠性。在一个实施例中，该界面是晶界。可以通过利用形成第二电极的至少两种半导体填充材料来填充沟槽而生成晶界。半导体填充材料可以是在两个工艺步骤中沉积的相同材料。在一个实施例中，界面是薄隔离层。该薄隔离层可以是厚度小于约3 nm的氮化物或氧化物。在一个实施例中，薄隔离层可以在应用高温工艺之后形成岛状物(island)的氧化物层。岛状物可以具有与珍珠项链类似的形式。实施例的一个优点在于不论沟槽设计如何，可以避免沿沟槽的侧壁和底表面在介电层上的孔隙。实施例的另一优点在于半导体填充材料可以不掺杂有具体的掺杂材料和/或具体的掺杂浓度以便抑制孔隙的移动。图2至7b示出了根据本发明的实施例的处于各个制造阶段的沟槽电容器的横截面视图。图2示出了包括基板205上的焊盘堆叠220的工件200。基板205可以是硅(Si)、 硅-锗(SiGe )、砷化镓(GaAs )、磷化铟(InP )、碳化硅(SiC )等。基板可以是例如体(buIk )硅或者绝缘体上硅(SOI)。焊盘堆叠220可以是焊盘氧化物、焊盘氮化物或者多层材料堆叠。 可以应用已知的方法来结构化焊盘堆叠220。焊盘堆叠220可以被开口并且沟槽210可以形成到基板205中。例如，可以通过应用反应离子刻蚀(RIE)或者类似的工艺来形成沟槽。 沟槽包括侧壁215和底表面216。可以在刻蚀工艺完成之后冲洗沟槽210。如图3中所示，可以在沟槽侧壁215和底表面216中形成第一电极230。可以通过将掺杂剂注入到沟槽210的侧壁215和底表面216中来形成第一电极230。可以通过气相掺杂、扩散或者通过使用掺杂的体材料来形成第一电极230。可替选地，可以通过沉积诸如掺杂的多晶硅的导电材料而沿沟槽210的侧壁215和底表面216且在沟槽210的侧壁215 和底表面216上形成第一电极230。第一电极230可以是n或p掺杂的。现在参照图4，可以沿第一电极230且在第一电极230上形成介电层240。介电层 240可以包括单个层或多个层。介电层240可以是节点电介质。节点电介质可以是氧化物、 氮化物、高k电介质材料或者它们的组合。节点电介质可以例如是诸如氧化物氮化物氧化物(ONO)的多层电介质。可替选地，节点电介质可以是ON、ONON或者任何其他类型的氧化物/高k/氮化物堆叠。介电层240的厚度可以根据最大击穿电压要求进行选择。例如，介电层240可以厚为约2 nm至约50 nm。对于高电压应用，介电层240可以厚为约100 nm或更大。如图5-7b中所示，可以在沟槽中形成第二电极250/270。第二电极250/270可以填充整个沟槽210或者可以仅填充沟槽210的一部分。如果第二电极250/270仅填充沟槽 210的一部分，则沟槽210的剩余部分可以填充有与第二电极250/270的材料不同的填充材料。第二栅电极250/270可以是诸如金属的导电材料、半导体材料或者掺杂的半导体材料。如图5中所示，可以利用第一半导体材料250将沟槽填充到高达第一厚度。硅材料250的第一厚度可以包括约10%至90%的沟槽填充。一方面，硅材料250可以至少厚到足以使得孔隙不能过于接近沟槽的侧壁/底表面215/216。另一方面，在形成硅材料250之后，沟槽210仍可以包括用于进一步沉积硅材料的开口。例如，对于I Pm的沟槽开口，第一半导体材料250的厚度可以大约为50 nm至450 nm。第一半导体材料250可以退火到再结晶温度以上的温度，例如退火到约800 1或更高的温度。第一半导体材料250可以在退火时收缩并且改变其结晶结构。由于第一半导体材料250未完全填充沟槽，因此可能未创建孔隙或者仅创建少量孔隙。现在参照图6a和7a，在使第一半导体材料250退火之后，在一个实施例中可以利用第二半导体材料270填充沟槽210。第二半导体材料270可以完全填充沟槽，从而沿中心线创建假想线或者孔隙序列。第二半导体材料270可以被退火到结晶温度以上的温度，例如退火到约800 1或更高的温度。第二半导体材料270可以在退火时改变其结晶结构。通过主要沿假想线275的结晶结构中的体积改变，可以创建额外的孔隙。孔隙280可以朝向沟槽210的侧壁215和底表面216移动但是在由晶界形成的界面260处被捕捉。由于先前的退火，在第一半导体材料250的表面上形成了晶界。孔隙280可以在界面260处而非在沟槽210的侧壁215和底表面216上的介电层240处聚集或汇集。在第一半导体材料250 中可以未发现孔隙280或者可以以显著减小的方式发现孔隙280。第一半导体材料250和第二半导体材料270可以是相同的材料或不同的材料。第一和第二半导体材料250/270可以是硅、锗、氮化镓(GaN)、SiC、GaAs等。第一和第二半导体材料250/270可以被形成为掺杂的或未掺杂的半导体材料。第一和第二半导体材料 250/270可以被沉积为无定形或者结晶半导体材料。在一个实施例中，第二半导体材料270可以将沟槽210仅填充到高达第二厚度。在使第二半导体材料退火之后，利用第三半导体材料将沟槽填充到高达第三厚度并且随后对该沟槽退火。沟槽可以完全填充有若干半导体材料层,它们中的每个被沉积到高达特定的厚度并且随后被退火。这样的工艺可以形成具有若干晶界界面的第二栅电极。
现在参照图6b和7b_7c，在形成第一硅材料250之后，形成薄隔离层作为界面 260。薄隔离层260可以包括例如氧化物或氮化物。薄隔离层260可以厚为小于约3 nm，或者可替选地，厚为约O. 5 nm至约3 nm。第一和第二半导体材料250/270以及薄隔离层260可以退火到结晶温度以上的温度，例如退火到约800 1或更高的温度。在结晶温度以上，半导体材料可以再结晶。通过主要在第二半导体材料270中的体积改变，可以创建额外的孔隙280。孔隙280可以朝向沟槽 210的侧壁215和底表面216移动但是可以停止在薄隔离层260处。孔隙280不能在接近沟槽210的侧壁215或底表面216的介电层240处聚集。在一个实施例中，薄隔离层260是氮化物，第一和第二半导体材料可以穿过该氮化物电连接。在一个实施例中，薄隔离层260是在约1000 °C或更高的温度下形成岛状物265的氧化物。两种半导体材料250/270可以重组并且可以在岛状物265之间的区域中电连接。 孔隙280保持在界面260处并且可以不朝向沟槽210的侧壁215和底表面216移动，因为半导体材料的再结晶和/或孔隙280的移动在形成岛状物265之前完成。孔隙280可以由岛状物265钉住。这在图7c中示出。在一个实施例中，第二半导体材料可以将沟槽仅填充到高达第二厚度。第二薄隔离层在第二半导体材料上形成。在第二薄隔离层上将第三半导体材料形成到高达第三厚度。在第三半导体材料上形成第三薄隔离层，诸如此类。在使层堆叠退火以形成第二栅电极之前，沟槽可以填充有若干半导体材料层和若干薄隔离层。这样的工艺可以形成具有若干界面的分层的第二栅电极。在一个实施例中，所有薄隔离层是氧化物层，或者所有薄隔离层是氮化物层。可替选地，薄隔离层是氧化物和氮化物层的组合。在一些实施例中，分层的第二栅电极可以包括晶界、薄氮化物层、薄氧化物层或者它们的组合。图8a示出了用于包括晶界界面260的第二栅电极250/270的沉积工艺的实施例的流程图。工件200可以在沉积或生长介电层240之后被放在化学汽相沉积(CVD)设备的工
艺室中。在步骤300中，在低压CVD(LPCVD)工艺中利用无定形或多晶硅将沟槽210填充到第一厚度。可替选地，可以使用其他沉积工艺，诸如例如原子层沉积(ALD)、类ALD的工艺或者等离子体增强CVD (PECVD)0沟槽210可以暴露于一种或多种挥发性前体(precursor)， 这些前体可以在沟槽中反应和/或分解以产生期望的沉积物。也可能产生挥发性副产物， 其可以由穿过反应室的气流去除。可以使用硅烷(SiH4)来形成无定形或多晶硅。该反应可以是SiH4_>Si+2 H2。可以使用约600 °C以下的温度(例如，从约500 °C至约560 °C的温度)和1000毫托以下的压力来沉积无定形娃。利用快速热CVD (RTCVD)工艺,可以高达约650 °C沉积无定形娃。可以使用约600 °C以上的温度(例如，从约610 °C至约650 °C的温度)和1000毫托以下的压力来沉积多晶硅。RTCVD多晶硅工艺可以在约650 °C以上的温度下运行。在步骤310中，使设置的硅退火到结晶温度以上的温度(例如800 °C或更高)，导致硅的收缩。这降低了在完全填充沟槽之后额外的孔隙创建的趋势。在步骤320中，如果沉积无定形硅，则工艺室中的温度可以降低到约600 °C以下，例如从约500 °C到约560 1的温度。如果沉积多晶硅，则温度可以降低到约600 °C以上， 例如从约610 °C到约650 1的温度。第二硅沉积工艺可以完全填充沟槽210并且可以沿中心线275创建孔隙。在步骤330中，可以再次使该硅退火到结晶温度以上的温度，例如约800 °C或更高的温度。该硅再结晶并且可能形成额外的孔隙280。孔隙280可以朝向沟槽的侧壁215 和底表面216移动但是在晶界界面260处被捕捉。孔隙可以不移动到沟槽210的侧壁215 或底表面216。在可选的工艺步骤340中，重复地进行硅层的形成和退火，从而形成具有多个硅层和若干晶界界面的第二电极。图8b示出了用于包括氧化物界面260的第二栅电极250/270的沉积工艺的实施例的流程图。工件200在沉积介电层240之后被放在化学汽相沉积(CVD)设备的工艺室中。在步骤400中，在低压CVD (LPCVD)工艺中利用无定形或多晶硅将沟槽210填充到高达第一厚度。可替选地，可以使用其他沉积工艺，诸如例如ALD或类ALD的工艺。可以使用娃烧(SiH4)来形成无定形或多晶娃。该反应可以是SiH4_>Si+2 H2。可以使用约600 °C以下的温度(例如，从约500 °C至约560 °C的温度)和约1000毫托以下的压力来沉积无定形娃。利用RTCVD工艺,可以高达约650 °C沉积无定形娃。可以使用约600 V以上的温度(例如，从约610 °C至约650 V的温度)和约1000毫托以下的压力来沉积多晶硅。RTCVD多晶硅工艺可以在约650 °C以上的温度下运行。可以通过关闭源气体硅烷来控制第一硅材料250的厚度。在步骤410中，将薄氧化硅层260沉积在第一硅层250的表面上。在一个实施例中，使用硅烷和氧气来形成薄氧化硅层260。该反应可以是SiH4+02->Si02+ 2 H2。在一个实施例中，通过使用二氯硅烷(SiCl2H2)和一氧化二氮(N2O)来形成薄氧化硅层260。该反应可以是SiCl2H2 + 2 N20->Si02+2N2+2 HCl0在一个实施例中，通过在约500 °C或更高的温度下使例如02、03、N20的氧前体流到室中来形成薄氧化物层260。可以在不从工艺室中取出工件200的情况下通过打开工艺气体来形成薄氧化物层260。在形成具有期望厚度的薄氧化物层260之后，可以关闭工艺气体并且可以使用惰性气体来净化(purge)工艺室。在净化工艺室之后，在薄氧化物层260上沉积第二无定形或多晶硅。可以通过再次打开源气体硅烷来形成第二硅材料270，直至沟槽210完全填充有第二硅材料270 (原位工艺)为止。这在步骤420中示出。在可替选实施例中，硅和薄氧化物层的沉积可以在不同的反应室中完成(异位(ex-situ)工艺)。在步骤430中，使第一和第二硅和薄氧化物层退火到约800 1或更高的温度。第一和第二硅材料250/270再结晶并且可能创建额外的孔隙280。孔隙280主要沿假想线275 创建并且朝向沟槽210的侧壁215和底表面216移动但是在薄氧化物层260处被捕捉。仅仅只要硅再结晶，孔隙280可以移动。如果完成再结晶工艺(这典型地以约800 1或更高退火数秒而发生)，则孔隙280不再移动。在约900 °C以上的温度下，薄氧化物层260可以形成岛状物，使得第一和第二硅材料250/270可以物理且电连接。即使在第一和第二硅材料 250/270连接之后，孔隙280将不朝向侧壁215或底表面216移动，因为再结晶已经完成。
在一个实施例中，沉积步骤420利用第二硅材料270将沟槽210仅填充到高达第二厚度。可以在第二硅材料270上沉积或生长第二薄氧化物层。可以在第二薄氧化物层上形成第三硅材料，诸如此类。如步骤440中所示，如果期望，可以重复该工艺以形成分层的第二栅电极。图8c示出了用于包括氮化物界面260的第二栅电极250/270的沉积工艺的实施例的流程图。工件200在沉积介电层240之后被放在化学汽相沉积(CVD)设备的工艺室中。在步骤500中，在低压CVD (LPCVD)工艺中利用无定形或多晶硅250将沟槽210 填充到高达第一厚度。可替选地，可以使用其他沉积工艺，诸如例如ALD或类ALD的工艺。可以使用娃烧(SiH4)来形成无定形或多晶娃。该反应可以是SiH4_>Si+2 H2。可以使用约600 °C以下的温度(例如，从约500 °C至约560 °C的温度)和约1000毫托以下的压力来沉积无定形娃。利用RTCVD工艺,可以高达约650 °C沉积无定形娃。可以使用约600 V以上的温度(例如，从约610 °C至约650 V的温度)和约1000毫托以下的压力来沉积多晶硅。RTCVD多晶硅工艺可以在约650 °C以上的温度下运行。可以通过关闭源气体硅烷来控制第一硅材料250的厚度。在步骤510中，将薄氮化娃层沉积在第一娃层250的表面上。在一个实施例中，使用硅烷和氨(NH3)作为工艺气体来形成薄氮化硅层260。该反应可以是3 SiH4+ 4 NH3->Si3N4+ 12 H2。也可以使用二氯娃烧(SiCl2H2)和氨来沉积氮化娃。该反应可以是 3SiCl2H2+4 NH3->Si3N4+6 HC1+6 H2。可以在不从工艺室中取出工件200的情况下通过打开工艺气体来形成薄氮化硅层260。在形成具有期望厚度的薄氮化物层260之后，可以关闭工艺气体并且可以使用惰性气体来净化工艺室。可以通过使NH3在约700 °C至约1100 °C的温度下流到处于低或者大气压力的工艺室中来生长薄氮化硅层260。在净化工艺室之后，在薄氮化硅层260上沉积第二无定形或多晶硅270。可以通过再次打开源气体硅烷来形成第二硅材料270，直至沟槽210完全填充有第二硅材料270 (原位工艺)为止。这在步骤520中示出。在可替选实施例中，硅和薄氮化硅层的沉积可以在不同的反应室中完成(异位工艺)。在步骤530中，使第一和第二硅材料250/270和薄氮化物层260退火到结晶温度以上的温度，例如约800 1或更高的温度。第一和第二硅材料再结晶并且可能创建额外的孔隙280。孔隙280主要沿假想线275创建并且朝向沟槽210的侧壁215和底表面216移动但是在薄氮化物层260处被捕捉。第一和第二硅材料250/270可以穿过薄氮化物层260 电连接。在一个实施例中，沉积步骤520确实利用第二硅材料270将沟槽210仅填充到高达第二厚度。可以在第二硅材料270上沉积或生长第二薄氮化物层。可以在第二薄氮化物层上形成第三硅材料，诸如此类。如步骤540中所示，如果期望，可以重复该工艺以形成分层的第二栅电极。尽管已详细描述了本发明及其优点，但是应当理解，在不偏离如所附权利要求限定的本发明的精神和范围的情况下，在这里可以进行各种改变、替换和变更。此外，本发明的范围不旨在限于说明书中描述的工艺、机器、制造、物质组分、装置、方法和步骤的特定实施例。如本领域的一位普通技术人员将根据本发明的公开内容而容易明白的，根据本发明可以利用执行与在这里描述的对应实施例基本上相同的功能或者实现与之基本上相同的结果的、现存的或者以后将开发的工艺、机器、制造、物质组分、装置、方法或步骤。因此，所附权利要求旨在在其范围内包括这样的工艺、机器、制造、物质组分、装置、方法或步骤。
权利要求
1.一种用于制造半导体器件的方法，所述方法包括在基板中形成沟槽；利用第一半导体材料部分地填充所述沟槽；沿所述第一半导体材料的表面形成界面；以及利用第二半导体材料填充所述沟槽。
2.根据权利要求I所述的方法，其中沿所述第一半导体材料的表面形成所述界面包括在所述第一半导体材料的表面上形成薄层。
3.根据权利要求2所述的方法，其中所述薄层的厚度小于2nm。
4.根据权利要求2所述的方法，其中所述薄层是氧化硅或氮化硅。
5.根据权利要求I所述的方法，其中沿所述第一半导体材料的表面形成所述界面包括在所述第一半导体材料的表面上形成晶界。
6.根据权利要求5所述的方法，进一步包括在形成所述第二半导体材料之前、期间或之后在约800 °C或更高的温度之上使所述第一半导体材料退火。
7.根据权利要求2所述的方法，进一步包括在约9001的温度之上使所述薄隔离层退火。
8.根据权利要求I所述的方法，其中利用所述第一半导体材料部分地填充所述沟槽以及利用所述第二半导体材料填充所述沟槽包括沉积无定形硅或多晶硅。
9.根据权利要求4所述的方法，其中形成所述薄隔离层包括使用O2或N2O沉积或生长氧化物或者使用NH3形成氮化物。
10.根据权利要求I所述的方法，其中利用所述第一半导体材料部分地填充所述沟槽包括利用所述第一半导体材料全部覆盖所述沟槽的侧壁和底表面。
11.一种半导体器件，包括沿沟槽的侧壁布置的第一电极；布置在所述第一电极上的电介质；以及至少部分地填充所述沟槽的第二电极，其中所述第二电极包括所述第二电极内的界面。
12.根据权利要求
13.根据权利要求
14.根据权利要求连续的层形成岛状物。
15.根据权利要求的多晶硅。
16.根据权利要求或氧化硅的薄层。
17.根据权利要求11所述的半导体器件，其中所述界面包括氮化硅或氧化硅的薄层。 12所述的半导体器件，其中氮化硅或氧化硅的薄层小于2 nm厚。13所述的半导体器件，其中氧化硅的薄层形成不连续的层，所述不13所述的半导体器件，其中所述第一电极和所述第二电极包括掺杂13所述的半导体器件，其中在所述第二电极中层叠具有多个氮化硅11所述的半导体器件，其中所述界面包括晶界。
18.—种电容器阵列,包括多个沟槽电容器，其中每个沟槽电容器包括第一电极、第二电极和电容器电介质， 其中所述第一电极在沟槽的侧壁中或者在沟槽的侧壁上形成，其中所述电容器电介质在所述第一电极上形成，其中所述第二电极在所述电容器电介质上形成，并且其中所述第二电极包括孔隙停止界面。
19.根据权利要求18所述的电容器阵列，其中所述孔隙停止界面包括晶界。
20.根据权利要求18所述的电容器阵列，其中所述孔隙停止界面包括薄氧化物层或薄氮化物层。
全文摘要
本发明涉及半导体器件及其制造方法。公开了一种用于制造半导体器件的方法和一种半导体器件。该方法包括在基板中形成沟槽，利用第一半导体材料部分地填充沟槽，沿第一半导体材料的表面形成界面，以及利用第二半导体材料填充沟槽。该半导体器件包括沿沟槽的侧壁布置的第一电极和布置在第一电极上的电介质。该半导体器件进一步包括至少部分地填充沟槽的第二电极，其中第二电极包括第二电极内的界面。
文档编号H01L21/02GK102592971SQ20121000954
公开日2012年7月18日 申请日期2012年1月13日 优先权日2011年1月14日
发明者M.斯塔特米勒, M.迈耶, S.庞普尔, W.莱纳特 申请人:英飞凌科技股份有限公司