专利名称：芯片构装的利记博彩app
技术领域：
本发明涉及一种芯片构装。
技术背景
在现今资讯爆炸的世界，集成电路已与日常生活有密不可分的关系，无论在食衣住行育乐方面，都常会用到集成电路元件所组成的产品。随着电子科技的不断演进，更人性化、功能性更复杂的电子产品不断推陈布新，然而各种产品无不朝向轻、薄、短、小的趋势设计，以提供更便利舒适的使用。
集成电路antegrated Circuits, IC)的生产，主要分为三个阶段硅芯片的制造、集成电路的制作以及集成电路的封装(lockage)等。就集成电路的封装而言，此即是完成集成电路成品的最后步骤。
一般而言，用于芯片构装的一承载器包含一导线架以及配置于导线架的一包覆材。由于包覆材可能因温度变化等因素而产生水平或垂直应力，使得其与导线架之间发生脱层(delamination)的状况，而导致芯片构装失败。目前多在导线架上以蚀刻或冲压等方式加工，形成可增进导线架与包覆材结合性的结构。但此类方式存在最小尺寸限制、公差控制不易及施作区域受限等问题。发明内容
本发明的目的在于提供一种芯片构装，其可降低承载器中本体与包覆材之间发生脱层的状况。
为达上述目的，本发明提出一种芯片构装，包括一承载器、一芯片及多个电连接件。承载器包括一本体、多个嵌固件及一包覆材。本体具有一功能区以及功能区以外的一覆盖区。多个嵌固件接合至覆盖区的一表面，其中各嵌固件相对于表面的一垂直投影超出各嵌固件与表面的一接合区之外。包覆材配置于本体上，以覆盖覆盖区以及这些嵌固件。芯片配置于功能区内。电连接件连接芯片与本体。
基于上述，本发明的芯片构装利用接合于本体的覆盖区的嵌固件来嵌合配置于本体上的包覆材，以增加包覆材与本体之间的密着性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
图1是本发明的一实施例的承载器的剖面示意图2是本发明的另一实施例的承载器的剖面示意图3是本发明的又一实施例的承载器的剖面示意图4是本发明的再一实施例的承载器的局部剖面示意图5是本发明的再一实施例的承载器的俯视示意图6是本发明的一实施例的一种芯片构装的剖面示意图7是本发明的另一实施例的一种芯片构装的剖面示意图。
主要元件符号说明
60、70:芯片构装
100、200、300、400、500、600、700 承载器
110、210、310、410、610、710 本体
112、512、612 功能区
114、214、314、414、514、614 覆盖区
114a、214a、314a、414a、614a、714a 表面
114b、214b、614b、714b 接合区
120、220、320、420、520、620、720 嵌固件
122 结线凸块
130、230、330、430、530、630、730 包覆材
222、522 球形凸块
322,524 勾线
322a 端
322b:中央段
422:头部
424 颈部
440 粘着层
650 发光二极管芯片
660、760:电连接件
670 封胶体
680 光转变层
750 芯片具体实施方式
请参阅图1，其绘示应用于芯片构装的一承载器100。承载器100包括一本体110、 多个嵌固件120及一包覆材130。本体110可为一线路基板或一导线架，本体110具有一功能区112以及功能区112以外的一覆盖区114，且功能区112适于配置一芯片。多个嵌固件 120接合至覆盖区114的一表面114a。各嵌固件120相对于表面11 的一垂直投影超出各嵌固件120与表面11 的一接合区114b之外。包覆材130配置于本体110上，以覆盖覆盖区114以及这些嵌固件120，并暴露出功能区112以形成一凹穴(cavity)而供芯片容置。在本实施例中，包覆材130的材质可以是透明聚合物(transparent polymer)或是半透明聚合物(translucent polymer)，例如软胶(soft gel)弹性物质(elastomer)或是树脂(resin)，其中树脂可为环氧树脂(印oxy resin)、硅胶(silicone)或是环氧-硅胶混合树脂(印oxy-silicone hybrid resin)。但包覆材130的种类不以上述为限制。
本实施例选择利用打线技术在承载器100的本体110的表面11 上形成结线凸块122，以作为嵌固件120。嵌固件120的材质可选择为会与本体形成共晶的金属，以使嵌固件120与本体110之间以例如共晶的方式接合。在此状况下所形成的嵌固件120可承受例如至少100公克重的水平应力或垂直应力，而不脱离于本体110。
此外，在本实施例中，嵌固件120用以与接合区114b连接的部位内缩，使得嵌固件 120相对于表面11 的垂直投影的面积大于接合区114b的面积。如此，在后续形成包覆材 130时，包覆材130可咬合于嵌固件120内缩的部位，以使包覆材130不轻易与嵌固件120 分离。换言之，承载器100利用嵌固件120来增加了本体110与包覆材130之间的结合性及接合面积。当温度变化或其他因素而在包覆材130与嵌固件120之间产生水平或垂直方向应力时，嵌固件120的设置可避免本体110与包覆材130之间发生脱层的状况。
当然，在其他实施例中，嵌固件相对于表面的垂直投影的面积也可能不大于接合区的面积。本发明不限制嵌合件的形状，概括而言，只要嵌固件相对于表面的垂直投影超出接合区的范围，而包覆材得以填充于嵌固件上未与接合区连接的部分与表面之间的空隙， 使包覆材咬合于嵌合件，即可达到相同或类似的效果。下文更进一步列举多个实施例来说明嵌固件可能的态样。
请参阅图2，其绘示应用于芯片构装的另一承载器。在本实施例中，嵌固件220为一球形凸块222。在制作工艺上，可利用例如植球技术在覆盖区214的表面21 形成球形凸块222 (或金属球)，以作为嵌固件220。在本实施例中，嵌固件220与本体210之间以共晶的方式接合，在其他实施例中，也可采用粘合等方式将嵌固件220结合于本体。并且，由于嵌固件220连接接合区214b的部位内缩且被包覆材230咬合，使得包覆材230与嵌固件 220之间具有一定程度的结合性，因此可有效避免本体210与包覆材230之间发生脱层的状况。
此外，如图3的实施例所示，嵌固件320为一勾线322。制作工艺上，可在承载器 300的本体310上进行打线制作工艺，以形成勾线322。此勾线322的两端32 例如是以共晶的方式连接于表面31 ，而可承受例如至少100公克重的水平应力或垂直应力。并且， 勾线322具有一中央段322b位于表面31 上方。此勾线322的结构同样符合前述嵌固件的设计原则，即勾线322的中央段322b相对于表面31 的垂直投影超出勾线322的两端 322a相对于表面31 的垂直投影之外。如此，后续形成的包覆材330可以包覆中央段322b 并且填入中央段322b与表面31 之间的空隙，使得嵌固件320与包覆材330之间存在较佳的结合性，可以有效避免因温度变化或其他因素而在包覆材330与嵌固件320之间产生水平或垂直方向应力，而使包覆材330脱离本体310。
在制作上述多个实施例的承载器时，可使用现有的打线设备或是植球设备在承载器的本体上上形成嵌固件。换言之，本发明的嵌固件的制作可以相容于既有制作工艺步骤与设备，不会造成制作成本上的额外负担。
除此之外，本发明还可以采用其他可能的方式来形成嵌固件。例如，可先完成嵌固件的制作，再将嵌固件接合至承载器的本体上。此种制作方式可以提供嵌固件更多的设计弹性，例如采用各种可能的材质或方法来制作嵌固件，而嵌固件的形状也更多变。
请参阅图4，此为应用于芯片构装的再一实施例的承载器。在本实施例中，嵌固件 420包括一头部422以及一颈部424，且颈部似4位于头部422与覆盖区414的表面41 之间，头部422相对于表面41 的垂直投影的面积大于颈部422相对于表面41 的垂直投影的面积。在制作的方式上，可先将嵌固件420预先成形后，再以共晶或是粘合的方式固定于表面414a。在本实施例中，嵌固件420的材质包括陶瓷或高分子材料，将嵌固件420的颈部似4通过一粘着层440配置于覆盖区414的表面41 上。此外，包覆材430会填充于嵌固件420的颈部424的周围，并卡合于头部422。承载器400通过嵌固件420加强本体410 与包覆材430之间的结合性以避免发生脱层的状况。
另外，制造者可视需求组合不同形状的嵌固件以对本体与包覆材之间提供较佳的结合性。请参阅图5，在图5中，将包覆材隐藏以方便了解嵌固件的配置状况。如图5所示， 覆盖区514围绕着功能区512，且嵌固件520以环绕于功能区512的排列方式设置于覆盖区 514。在本实施例中，嵌固件520包括球状凸块522及勾线524。以功能区512为中心，球状凸块522、勾线5 及球状凸块522分别以不同的半径环绕功能区512。在本实施例中，球状凸块522可如同图2的实施例中的球状凸块222，且勾线5M可如同图3的实施例中的勾线322。在其他实施例中，承载器500也可以组合其他各种类型的嵌固件520，并以其他的方式排列于覆盖区514，以使承载器500可通过嵌固件520加强本体510的特定区域与包覆材之间的结合性。
简言之，嵌固件的形状、材质、制作方式、与本体之间的结合方式、组合及排列于本体上的方式均不以上述实施例为限。
上述的承载器可适用于各类型的芯片构装。以发光二极管的芯片构装为例，请参阅图6，芯片构装60包括一承载器600、一发光二极管芯片650、多个电连接件660、一封胶体670及一光转变层680。本实施例可采用图1的承载器100来形成所述芯片构装60。具体而言，承载器600包括一本体610、多个嵌固件620及一包覆材630。本体610为一导线架，本体610具有一功能区612以及功能区612以外的一覆盖区614。多个嵌固件620接合至覆盖区614的一表面61 ，其中各嵌固件620相对于表面61 的一垂直投影超出各嵌固件620与表面61 的一接合区614b之外。包覆材630配置于本体610上，以覆盖覆盖区 614以及嵌固件620。在本实施例中，嵌固件620的形状、材质与制作方式前述图1所示的实施例类似，此处不再赘述。
此外，发光二极管芯片650配置于功能区612内。电连接件660例如是多条导线， 分别连接发光二极管芯片650与本体610，使得发光二极管芯片650可通过电连接件660电连接于本体610上。封胶体670填入凹穴内，以覆盖发光二极管芯片650与这些电连接件 660。如图6所示，封胶体670顶部可选择形成透镜，以增加出光效果。封胶体670与芯片 650之间可设置包含光转变物质颗粒的光转变层680，或者封胶体670本身可掺杂光转变物质颗粒，使得发光二极管芯片650射出的光线，例如蓝光，可以被光转变物质颗粒转换为不同颜色的光线，例如绿光、黄光或红光，且发光二极管芯片650射出的光线与光转变物质颗粒发出的光线可相互混光为白光。
本实施例的芯片构装60利用嵌固件620来增加承载器600的本体610与包覆材 630之间的结合性及接合面积。当温度变化或其他因素而在包覆材630与嵌固件620之间产生水平或垂直方向应力时，嵌固件620的设置可避免承载器600的本体610与包覆材630 之间发生脱层的状况。
除了发光二极管的芯片构装之外，图7更绘示应用本发明的另一种芯片构装。如图7所示，芯片构装70包括一承载器700、一芯片750及多个电连接件760。承载器700包括一本体710、多个嵌固件720及一包覆材730。本实施例的嵌固件720采用图2实施例中的嵌固件220。具体而言，在本实施例中，本体710为一基板，嵌固件720结合于本体710 的一表面71 且芯片750通过电连接件760电连接至本体740。嵌固件720相对于表面 714a的一垂直投影超出嵌固件720与表面71 的一接合区714b之外。包覆材730覆盖芯片750、嵌固件720以及电连接件760。嵌固件720与本体710接合，并且包覆材730咬合于嵌固件720内缩的部分。当温度变化或其他因素而在包覆材730与嵌固件720之间产生水平或垂直方向应力时，可避免承载器700的本体710与包覆材730之间发生脱层的状况。
上述的芯片构装所采用的承载器除了如图6与图7的实施例所举出的例子之外， 均可采用如图1至图5的实施例中的任一承载器，或是未列举于实施例的其它类型的承载器，芯片构装所使用的承载器的态样不以上述为限制。只要承载器的嵌固件与本体接合良好且嵌固件相对于表面的垂直投影超出接合区的范围，而包覆材得以填充于嵌固件上未与接合区连接的部分与表面之间的空隙，使包覆材咬合于嵌合件即可。
综上所述，本发明的芯片构装利用包覆材咬合于接合在本体上的嵌固件，来增加包覆材与本体之间的结合性，以避免因温度变化或其他因素，使得包覆材与嵌固件之间产生水平或垂直方向应力，导致包覆材脱离余本体。此外，本发明的嵌固件的制作可以相容于既有制作工艺步骤与设备，不会造成制作成本上的额外负担。并且，由于嵌固件可预先被制作，再接合至承载器的本体上，使得嵌固件具备高精确度及尺寸极限小等优点。
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。
权利要求
1.一种芯片构装，包括 承载器，包括本体，具有功能区以及该功能区以外的覆盖区；多个嵌固件，接合至该覆盖区的一表面，其中各该嵌固件相对于该表面的一垂直投影超出各该嵌固件与该表面的一接合区之外；以及包覆材，配置于该本体上，以覆盖该覆盖区以及该些嵌固件； 芯片，配置于该功能区内；以及多个电连接件，连接该芯片与该本体。
2.如权利要求1所述的芯片构装，其中该覆盖区围绕该功能区，且该包覆材暴露出该功能区，以形成一凹穴。
3.如权利要求2所述的芯片构装，其中该芯片为发光二极管芯片，且该芯片构装还包括封胶体，填入该凹穴内，以覆盖该芯片与该些电连接件。
4.如权利要求3所述的芯片构装，还包括光转变层，配置于该封胶体与该芯片之间。
5.如权利要求1所述的芯片构装，其中各该嵌固件包括凸块，且该凸块用以连接该接合区的部位内缩且被该包覆材咬合。
6.如权利要求5所述的芯片构装，其中各该凸块为球形。
7.如权利要求1所述的芯片构装，其中各该嵌固件包括勾线，该勾线的两端连接该表面，且该勾线具有中央段，位于该表面上方，且该包覆材包覆该中央段并且填入该中央段与该表面之间的空隙。
8.如权利要求1所述的芯片构装，其中各该嵌固件包括 头部；以及颈部，连接于该头部与该表面，且该头部相对于该表面的一垂直投影的面积大于该颈部相对于该表面的一垂直投影的面积。
9.如权利要求1所述的芯片构装，其中各该嵌固件的材质包括金属。
10.如权利要求9所述的芯片构装，其中各该嵌固件与该本体之间为共晶接合。
11.如权利要求1所述的芯片构装，其中各该嵌固件的材质包括陶瓷或高分子材料。
12.如权利要求1所述的芯片构装，还包括一粘着层，配置于各该嵌固件与该表面之间。
13.如权利要求1所述的芯片构装，其中该本体包括线路基板或导线架。
14.如权利要求1所述的芯片构装，其中该包覆材还覆盖该芯片以及该些电连接件。
15.如权利要求1所述的芯片构装，其中该些电连接件包括多条导线。
全文摘要
本发明公开一种芯片构装，其包括一承载器、一芯片及多个电连接件。承载器包括一本体、多个嵌固件及一包覆材。本体具有一功能区以及功能区以外的一覆盖区。多个嵌固件接合至覆盖区的一表面，其中各嵌固件相对于表面的一垂直投影超出各嵌固件与表面的一接合区之外。包覆材配置于本体上，以覆盖覆盖区以及这些嵌固件。芯片配置于功能区内，且电连接件连接芯片与本体。
文档编号H01L33/48GK102522382SQ20121000751
公开日2012年6月27日 申请日期2012年1月11日 优先权日2012年1月11日
发明者詹勋伟 申请人:日月光半导体制造股份有限公司