具有带有下面的扩散阻挡层的锗有源层的半导体器件的利记博彩app

具有带有下面的扩散阻挡层的锗有源层的半导体器件的利记博彩app
【专利摘要】描述了具有带有下面的扩散阻挡层的锗有源层的半导体器件。例如，半导体器件包括设置在衬底上的栅极电极堆叠体。锗有源层设置在衬底上，在栅极电极堆叠体下。扩散阻挡层设置在衬底的上方，在锗有源层的下方。结漏抑制层设置在衬底的上方，在扩散阻挡层的下方。源极和漏极区域设置在结漏抑制层的上方，位于栅极电极堆叠体的任一侧上。
【专利说明】具有带有下面的扩散阻挡层的锗有源层的半导体器件
【技术领域】
[0001]本发明的实施例涉及半导体器件领域，特别是具有带有下面的扩散阻挡层的锗有源(active)层的半导体器件。
【背景技术】
[0002]在过去几十年中，集成电路中的特征的缩放已经成为不断壮大的半导体产业背后的驱动力。缩放到越来越小的特征使能在半导体芯片的有限的不动产上增大的功能单元的密度。例如，缩小晶体管尺寸允许芯片上包含的存储器设备的数量增加，实现具有增大的容量的产品的制造。然而，对于越来越大容量的驱动并不是没有问题。对每个器件的性能进行最优化的必要性变得越发显著。
[0003]在集成电路器件的制造中，多栅极晶体管(例如三栅极晶体管)已经随着器件尺寸不断缩小而变得更普遍。在常规工艺中，通常在体硅衬底或绝缘体上硅衬底上制造三栅极晶体管。在一些实例中，由于体硅衬底的较低成本并且因为它们使能较不复杂的三栅极制造工艺，所以体硅衬底是优选的。在其它实例中，由于绝缘体上硅衬底能够提供减小的泄漏，绝缘体上硅衬底是优选的。
[0004]在体硅衬底上，在将金属栅极电极的底部与晶体管主体(即，“鳍状物”)的底部处的源极和漏极延长尖端对齐时，用于三栅极晶体管的制造工艺通常遇到问题。当在体衬底上形成三栅极晶体管时，为了最优的栅极控制并减少短沟道效应而需要适当的对齐。例如，如果源极和漏极延长尖端比金属栅极电极深，则可能发生穿通现象。替代地，如果金属栅极电极比源极和漏极延长尖端深，则结果可能是不期望的栅极电容寄生效应。
[0005]已经尝试了许多不同的技术以减小晶体管的结漏。然而，在结漏抑制方面仍需要显著改进。

【发明内容】

[0006]本发明的实施例包括具有带有下面的扩散阻挡层的锗有源层的半导体器件。
[0007]在一个实施例中，半导体器件包括设置在衬底上的栅极电极堆叠体。锗有源层设置在衬底上方，在栅电极堆叠体的下面。扩散阻挡层设置在衬底的上方，在锗有源层的下方。结漏抑制层设置在衬底的上方，在扩散阻挡层的下方。源极和漏极区域设置在结漏抑制层的上方，位于栅极电极堆叠体的任一侧上。
[0008]在另一实施例中，半导体器件包括设置在衬底上方的栅极电极堆叠体。三维锗有源体设置在衬底上方并与衬底耦合，位于栅极电极堆叠体下面。隔离区域设置在衬底上方并暴露出三维锗有源体。扩散阻挡层设置在衬底上方，在三维锗有源体的下方。结漏抑制层设置在衬底的上方，在扩散阻挡层的下方。源极和漏极区域设置在结漏抑制层的上方，位于栅极电极堆叠体的任一侧上。
[0009]在另一实施例中，半导体器件包括设置在衬底上的一个或多个锗纳米线。结漏抑制层设置在衬底的上方，在一个或多个锗纳米线的下方。栅极电极堆叠体设置在泄漏抑制层上，并完全包围一个或多个锗纳米线中的每一个的至少一部分。间隔体被设置为邻近栅极电极堆叠体。扩散阻挡层设置在泄漏抑制层上方，在间隔体的下方。源极和漏极区域设置在结漏抑制层上，位于栅极电极堆叠体的间隔体的任一侧上。
【专利附图】

【附图说明】
[0010]图1A和IB示出了常规半导体器件的截面图。
[0011]图2A示出了常规半导体层堆叠体的截面图。
[0012]图2B示出了根据本发明的实施例的另一个半导体层堆叠体的截面图。
[0013]图3A示出了根据本发明的实施例的具有带有下面的扩散阻挡层的锗有源层的半导体器件的截面图。
[0014]图3B和3C示出了根据本发明的另一实施例的具有带有下面的扩散阻挡层锗的有源层的另一半导体器件的制造的截面图。
[0015]图4A-4C示出了根据本发明实施例的制造具有三维体的各种半导体器件的方法中的各种操作的成角度的视图。
[0016]图5A示出了根据本发明的实施例的基于纳米线的半导体结构的三维截面图。
[0017]图5B示出了根据本发明的实施例的如沿着a-a’轴截取的图5A的基于纳米线的半导体结构的截面沟道视图。
[0018]图5C示出了根据本发明的实施例的沿着b-b’轴截取的图5A的基于纳米线的半导体结构的截面间隔体视图。
[0019]图6A-6D示出了根据本发明的实施例的制造具有(至少在工艺的一个点处)带有下面的扩散阻挡层的锗有源层的纳米线半导体器件的方法中的各种操作的三维截面图。
[0020]图7示出了根据本发明的实施例的高温退火后的磷浓度的深度分布的曲线仿真结果。
[0021]图8示出了根据本发明的一个实施方式的计算器件。
【具体实施方式】
[0022]描述了具有带有下面的扩散阻挡层的锗有源层的半导体器件。在下面的说明书中，阐述了许多具体细节，如具体集成和材料方案，以便提供对本发明实施例的全面理解。对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践本发明的实施例。在其它情况下，公知的特征，诸如集成电路设计布局没有被详细描述，以便不非必要地使本发明实施例混淆。此外，应理解的是，图中所示各个实施例是说明性的表示，而不一定按比例绘制。
[0023]在此描述的一个或多个实施例是针对具有N型掺杂扩散阻挡层的硅上锗(Ge-on-Si)衬底布置。这种布置可被包括，以形成基于锗的晶体管，如平面器件、基于鳍状物或三栅极的器件，以及栅极全环绕的器件，包括基于纳米线的器件。在基于纳米线的器件中，N型掺杂扩散阻挡层在制造中被使用，但可以不被包括在最终的结构中(或者可以仅在较小范围上被包括，例如在某些区域执行不完全蚀刻)。在此所描述的实施例可以有效地用于金属-氧化物-半导体场效应晶体管(MOSFET)中的结隔离。
[0024]一个或多个实施例涉及Ge-on-Si衬底设计，以控制通过缓冲层的寄生泄漏。为了举例说明在此描述的概念，图1A和IB示出了常规半导体器件的截面图。参照图1A，常规器件100包括经由弛豫的硅锗(SiGe)缓冲层106 (例如，70% SiGe缓冲层)生长在硅(Si)衬底104(例如，作为硅晶片的一部分)上的锗(Ge)沟道区102，以控制Ge和Si之间的晶格失配。然而，这些SiGe缓冲层106是非常导电的，因为它们允许在沟道区102下面的区域内，至少在SiGe缓冲层106内的平行传导。该平行传导可以导致器件100中从源极区110到漏极区112的寄生泄漏，如箭头108所描绘那样。应该指出的是，图1A还示出了隔离区114和栅极电极堆叠体116，例如氮化钛(TiN)栅极电极堆叠体。
[0025]参考图1B，一种泄漏抑制的方法涉及例如器件150的器件的形成。器件150包括经由弛豫的硅锗(SiGe)缓冲层156 (例如，70% SiGe缓冲层)生长在硅(Si)衬底154 (例如，作为硅晶片的一部分)上的锗(Ge)沟道区152，以控制Ge和Si之间的晶格失配。磷掺杂的SiGe层170被合并到上缓冲层部分156中，以最小化平行传导，从而截断有源Ge层152下的从源极区160与到漏极区162的泄漏路径，如阻断的箭头158所描绘那样。应该指出的是，图1B还示出了隔离区164和栅极电极堆叠体166，例如氮化钛(TiN)栅极电极堆叠体。
[0026]考虑到参考图1A和IB的以上讨论，磷和其它N型掺杂(例如砷)不幸地快速扩散在SiGe和Ge中，而且其扩散率随着SiGe中Ge含量的增加而增加。然后，典型地，磷掺杂SiGe层置于远低于Ge层，以防止N型掺杂剂扩散进入Ge沟道层中。目前，这样的磷掺杂层置于Ge沟道下方约100纳米处，以使能器件的工作。然而，这样的布置仍提供了 Ge沟道下面的显著量的传导SiGe材料，使得具有小栅极长度的器件仍然能呈现差的短沟道效应(例如在器件关断时泄漏)。
[0027]根据本发明的一个实施例，通过在磷掺杂的SiGe层和Ge有源层之间并入薄Si或相对低浓度锗的SiGe层，解决了上述的问题。在一个实施例中，薄Si或相对低浓度锗的SiGe层用作磷(或砷)的扩散阻挡层，因为较低锗含量的层中的扩散较慢。此外，在一个实施例中，扩散阻挡层是有张应力的，因为它夹在较大的晶格常数的材料之间。在特定的如此实施例中，有张应力的层能使得到的多层Ge结构生长，同时仍维持薄膜中的高应变，例如，提供压缩应力至Ge沟道层。此外，在一个实施例中，增强了 Ge纳米线/纳米带器件的制造中所需的蚀刻选择性。
[0028]作为常规Ge-on-Si衬底设计与根据本发明实施例的设计的比较，图2A示出了常规半导体层堆叠体的截面图。图2B示出了根据本发明一个实施例的另一个半导体层堆叠体的截面图。
[0029]参考图2A，传统的堆叠体200包括经由硅锗(SiGe)缓冲层206(例如，由大约
0.5-1微米的Sia3Gea7构成的层206A,由大约0.3-1微米的Si。.3GeQ.7构成的层206B,由弛豫的本征Sia3GeaJQ成的层206D)生长在硅(Si)衬底204(例如，作为硅晶片的一部分)上的锗(Ge)有源层202 (例如压缩应力锗层)，以控制Ge和Si之间的晶格失配。磷掺杂的SiGe层206C(例如，弛豫的磷掺杂Sia3Gea7的层)被包括在层206B和206D之间。
[0030]参考图2B，根据本发明的一个或多个实施例，堆叠体250包括经由硅锗(SiGe)缓冲层256 (例如，由大约0.5-1微米的Sia7GeaJg成的层256A和由大约0.3-1微米的Sia3GeaJQ成的层256B)生长在硅(Si)衬底254(例如，作为硅晶片的一部分)上的锗(Ge)有源层252 (例如压应力锗层)，以控制Ge和Si之间的晶格失配。磷掺杂的SiGe层256C(例如，弛豫的磷掺杂Sia3Gea7的层)被包括在层256B上。然而，代替图2A中的层206D，将扩散阻挡层270包括在磷掺杂的SiGe层256C和Ge有源层252之间，如图2B所描
绘那样。
[0031]在一个实施例中，再次参考图2B，扩散阻挡层270由硅锗组成，具有小于层256C的锗含量的锗含量。在一个这样的实施例中，扩散阻挡层270由硅锗组成，具有至少比层256C的锗含量小一个数量级的锗含量。在另一个这样的实施例中，扩散阻挡层270基本上完全由硅组成。在一个实施例中，扩散阻挡层270是有张应力的，而锗有源层252是有压缩应力的。
[0032]在此描述的一个或多个实施例利用了一个或多个以下特征的优点:(1)磷或其它N型掺杂剂结层，用来抑制子鳍状物泄漏，(2)将磷结逆流(setback)缩放到锗沟道层，使能栅极长度(Lg)缩放，(3)低锗含量的SiGe或硅层，以抑制或阻止N型掺杂剂扩散，或(4)低锗含量SiGe或硅层，以增强Ge纳米线释放工艺的湿蚀刻选择性(例如，通过电流耦合效应)。在一个实施例中，低锗含量的SiGe或硅层可集成有常规的平面的或三栅极器件。这里描述的实施例也适用于纳米线和纳米带器件。
[0033]作为示例，图3A示出了根据本发明一实施例的具有带有下面的扩散阻挡层的锗有源层的半导体器件的截面图。参考图3A，半导体器件300包括设置在衬底302上的栅极电极堆叠体304。锗有源层306设置在衬底302上方，在栅电极堆叠体304的下面。扩散阻挡层308设置在衬底302的上方，在锗有源层306的下方。结漏抑制层310设置在衬底302的上方，在扩散阻挡层308的下方。源极312和漏极314区域设置在结漏抑制层310的上方，位于栅极电极堆叠体304的任一侧上。
[0034]在一个实施例中，栅极电极堆叠体304直接地设置在锗有源层306上，锗有源层306被直接设置在扩散阻挡层308上，扩散阻挡层308被直接地设置在结漏抑制层310上，源极312和漏极区域314直接设置在结漏抑制层310上，如图3A所描绘那样。在一个这样的实施例中，锗有源层306的厚度约在10-500埃的范围内，扩散阻挡层308的厚度约在5-500埃的范围内。在一实施例中，半导体器件300还包括直接设置在衬底302和结漏抑制层310之间的分级堆叠体316。在一个这样的实施例中，分级堆叠体316由两个层316A和316B组成(如图3A所描绘的)，两个层316A和316B例如是由大约0.5-1微米的Sia7Gea3构成的层316A和由大约0.3-1微米的Sia3Gea7构成的层316B。
[0035]在一个实施例中，锗有源层306基本上由锗构成，结漏抑制层310由具有锗与硅之比SipyGey的掺杂磷的硅锗组成。在一个这样的实施例中，磷浓度是在约Iel7_lel9原子/cm3的范围内。在一个实施例中，y约为0.7。在一个实施例中，将砷掺杂原子或一些其它N型掺杂原子，用来代替磷掺杂原子。在一实施例中，器件300是PMOS器件。
[0036]在一实施例中，扩散阻挡层308由具有锗与硅之比SihGex的硅锗组成，其中x小于y。在一个这样的实施例中，扩散阻挡层由硅锗组成，具有锗与硅之比SihGex，其中X至少比y小一个数量级。在另一实施例中，扩散阻挡层308基本上由硅组成。在一实施例中，扩散阻挡层308是未掺杂的或轻掺杂的，但一般不直接掺杂。
[0037]在一实施例中，扩散阻挡层308阻止磷从结漏抑制层310扩散到锗有源层306。在一实施例中，由于扩散阻挡层308的组合物被更多地加重有硅，较薄的层可以用于对来自结漏抑制层310的掺杂剂的扩散抑制。在一个实施例中，扩散阻挡层308是有张应力的，而锗有源层306是有压缩应力的。
[0038]半导体器件300可以是合并了栅极、沟道区及一对源极/漏极区域的任何半导体器件。在一实施例中，半导体器件300是例如但不限于MOSFET或微机电系统(MEMS)中的一个。在一实施例中，半导体器件300是平面的或三维M0SFET，并且是隔离的器件或者是多个嵌套器件中的一个器件。可以理解的是，对于一般的集成电路，N和P沟道晶体管均可以被制造在单个衬底上，以形成CMOS集成电路。
[0039]衬底302可以由可耐受制造工艺并且电荷能够在其中迁移的半导体材料组成。在一个实施例中，衬底302是体衬底，例如如半导体工业中经常使用的P型硅衬底。在一实施例中，衬底302由掺杂有电荷载流子的结晶硅、硅/锗或锗层组成，电荷载流子例如但不限于磷、砷、硼或其组合。在一个实施例中，衬底302中硅原子的浓度大于97%，或者可替换地，掺杂原子的浓度小于1%。在另一个实施例中，衬底302由生长在单独的晶体衬底上的外延层(例如生长在硼掺杂的体硅单晶衬底上的硅外延层)组成。
[0040]衬底302还可以包括设置在体结晶衬底和外延层之间的绝缘层，以形成例如绝缘体上硅衬底。在一实施例中，绝缘层由以下材料组成，该材料例如但不限于:二氧化硅、氮化硅、氮氧化硅或高_k介电层。衬底302替代地可以由II1-V族材料构成。在一实施例中，衬底102由II1-V材料构成，II1-V材料例如但不限于，氮化镓、磷化镓、砷化镓、磷化铟、锑化铟、砷化铟镓、砷化铝镓、磷化铟镓、或其组合。在另一个实施例中，衬底302由II1-V族材料和电荷载流子掺杂杂质原子组成，该杂质原子例如但不限于碳、硅、锗、氧、硫、硒或碲。[0041 ] 在一实施例中，半导体器件300是平面器件，栅极电极堆叠体304仅设置在锗有源层306的单个表面上。但是，在另一实施例中，半导体器件300是非平面的器件，例如，但不限于，fin-FET或三栅极器件。在这一的实施例中，锗有源层306包含三维体或形成在三维体中。在一个这样的实施例中，栅极电极堆叠体304围绕三维体的至少顶表面和一对侧壁，如在下面更详细地描述那样。在另一个实施例中，锗有源层306被制成是分立的三维体，例如在纳米线器件中的分立的三维体，如下面更详细地描述的那样。在一个这样的实施例中，栅极电极堆叠体304完全包围锗有源层306。
[0042]栅极电极堆叠体304可以包括栅极电极304A和下面的栅极介电层304B，如图3A所示那样。在一实施例中，栅极电极堆叠体304的栅极电极是由金属栅极组成，栅极介电层由高-K材料组成。例如,在一个实施例中,栅极介电层由下列材料组成,该材料例如但不限于:氧化铪、氮氧化铪、硅酸铪、氧化镧、氧化锆、硅酸锆、氧化钽、钛酸钡锶，钛酸钡、钛酸锶、氧化钇、氧化铝、氧化铅钪钽、铌酸锌铅，或它们的组合。此外，栅极介电层的一部分可包括从锗有源层306的上面几层形成的天然氧化物层。在一实施例中，栅极介电层包括顶部的高k部分和由半导体材料氧化物组成的下部。在一个实施例中，栅极介电层由氧化铪的顶部和二氧化硅或氮氧化硅的底部组成。
[0043]在一实施例中，栅极电极是由金属层构成，金属层例如但不局限于，金属氮化物、金属碳化物、金属硅化物、金属铝化物、铪、锆、钛、钽、铝、钌、钯、钼、钴、镍或导电金属氧化物。在特定实施例中，栅极电极由形成在金属功函数设定层上的非功函数设定填充材料构成。在一实施例中，栅极电极由P型材料组成。栅极电极堆叠体304还可以包括介电间隔体318，如图3A所描绘的那样。
[0044]在一实施例中，源极312和漏极314区域是由锗有源层306的掺杂部分和可能的扩散阻挡层308的部分形成。例如，可添加P型掺杂剂(如硼)，以形成源极312和漏极314区域。然而，在另一个实施例中，源极和漏极区域是嵌入式的源极和漏极区域。例如，图3B和3C示出了根据本发明另一个实施例的具有带有下面的扩散阻挡层的锗有源层的另一半导体器件的制造的截面图。
[0045]参考图3B，去除锗有源层306的部分和可能的扩散阻挡层308的部分，以在栅极电极堆叠体304的任一侧上提供凹陷区域320。凹陷区域320可以通过任何合适的技术来形成，该任何合适的技术除去了锗有源层306的部分和可能的扩散阻挡层308的部分，而不会有害地影响存在的其它半导体特征，如干蚀刻或湿蚀刻工艺。在一个实施例中，通过使用NF3、HBr, SF6/C1或Cl2的干法等离子体蚀刻或使用NH4OH或四甲基氢氧化铵的湿法蚀刻来形成凹陷区域320。在一个实施例中，栅极电极堆叠体304引导凹陷区域320的形成，形成了自对准的凹陷区域320。在一个实施例中，凹陷区域320形成有圆角，如图3B所示那样。然而，在另一个实施例中，凹陷区域320形成有带小平面的拐角。在一实施例中，锗有源层306的部分和扩散阻挡层308的部分使用层310作为蚀刻终止层。
[0046]参考图3C，一对嵌入式半导体区域322形成在凹陷区域320中，例如，外延地形成在栅极电极堆叠体304的任一侧上。在一个实施例中，该对半导体区域322对锗有源层306单轴地施加压缩应力，并且由晶格常数大于锗的材料组成，该材料例如是晶格常数大于锗的II1-V材料。在一个这样的实施例中，最终形成的半导体器件350是P型半导体器件。在一实施例中，该对半导体区域322是直接形成在层310上，如图3C所描绘那样。
[0047]如上所述，本发明的实施例可被应用到非平面的M0SFET。例如，具有三维架构的器件(诸如三栅极器件)也可得益于以上描述的工艺。图4A-4C示出了表示根据本发明实施例的制造具有三维体的各种半导体器件的方法中的各种操作的成角度视图。
[0048]参照图4A，半导体器件400包括设置在衬底402上的栅极电极堆叠体404。三维锗有源体406设置在衬底402上且与衬底402耦合，并且在栅极电极堆叠体404的下面。隔离区域408设置在衬底402之上，并暴露出三维锗有源体406。扩散阻挡层410设置在衬底402上方，在三维锗有源体406下方。结漏抑制层412设置在衬底402上方，在扩散阻挡层410下方。源极414和漏极区域416设置在结漏抑制层上，在栅极电极堆叠体404的任一侧上。根据本发明的一实施例，隔离区域408被设定在三维锗有源体406和扩散阻挡层410的界面上，如图4A中所描绘那样。然而，其它实施例可以包括将隔离区域408的高度设置为高于或低于三维锗有源体406和扩散阻挡层410的界面。在一实施例中，栅极电极堆叠体还包括栅极隔离间隔体418，如图4A中所描绘那样。
[0049]在一实施例中，栅极电极堆叠体404直接设置在三维锗有源体406上，三维锗有源体406直接设置在扩散阻挡层410上，扩散阻挡层410直接设置在结漏抑制层412上，源极414和漏极416区域直接设置在结漏抑制层412上，如图4A中所描绘那样。在一实施例中，半导体器件400还包括直接设置在衬底402和结漏抑制层412之间的分级堆叠体420，分级堆叠体420例如由两个分级层形成，也如图4A中所描绘那样。在一实施例中，器件400是PMOS器件。材料组成和尺寸可以与针对半导体器件300描述的那样相同或类似。
[0050]在一实施例中，三维锗有源体406基本上由锗组成，结漏抑制层412由具有锗与硅之比SipyGey的掺杂磷的硅锗组成。在一个这样的实施例中，扩散阻挡层410由具有锗与硅之比SihGex的硅锗组成，其中X小于y。在特定的如此实施例中，扩散阻挡层410由具有锗与硅之比SihGex的硅锗组成，其中X至少比I小一个数量级。在另一实施例中，扩散阻挡层410基本上由硅组成。
[0051]在一实施例中，扩散阻挡层410阻止磷从结漏抑制层412扩散到三维锗有源体406。在一实施例中，扩散阻挡层410是有张应力的，而三维锗有源体406是有压缩应力的。
[0052]在一实施例中，源极414和漏极416区域是由三维锗有源体406的掺杂部分和可能的扩散阻挡层410的部分形成。例如，可添加P型掺杂剂(如硼)，以形成源极414和漏极416区域。然而，在另一个实施例中，源极和漏极区域是嵌入式的源极和漏极区域。例如，图4B和4C示出了根据本发明另一个实施例的具有带有下面的扩散阻挡层的锗有源层的另一半导体器件的制造的截面图。
[0053]参考图4B，除去三维锗有源体406的部分和可能的扩散阻挡层410的部分，以在栅极电极堆叠体404的任一侧上提供凹陷区域422。凹陷区域422可以通过任何合适的技术形成，该任何合适的技术除去了三维锗有源体406的部分和可能的扩散阻挡层410的部分，而不会有害地影响存在的其它半导体特征，如干蚀刻或湿蚀刻工艺。在一个实施例中，凹陷区域422通过使用NF3、HBr、SF6/Cl或Cl2的干法等离子体蚀刻或使用NH4OH或四甲基氢氧化铵的湿法蚀刻形成。在一个实施例中，栅极电极堆叠体404引导凹陷区域422的形成，形成了自对准的凹陷区域422。在一实施例中，三维锗有源体406的部分和扩散阻挡层410的部分使用层412作为蚀刻终止层。
[0054]参考图4C，一对嵌入式半导体区域424形成在凹陷区域422中，例如，外延地形成在栅极电极堆叠体404的任一侧上。在一实施例中，该对半导体区域424对锗有源层406单轴地施加压缩应力，并且由晶格常数大于锗的材料组成，该材料例如是晶格常数大于锗的II1-V材料。在一个这样的实施例中，最终形成的半导体器件450是P型半导体器件。在一实施例中，该对半导体区域424是直接形成在层412上，如图4C所描绘那样。
[0055]在另一方面，图5A示出了根据本发明一个实施例的基于纳米线的半导体结构的三维截面图。图5B示出了如沿着a-a’轴截取的图5A的基于纳米线的半导体结构的截面沟道视图。图5C示出了如沿着b-b’轴截取的图5A的基于纳米线的半导体结构的截面间隔体视图。
[0056]参考图5A,半导体器件500包括设置在衬底502上的一个或多个垂直堆叠的锗纳米线(504组)。此处的各实施例是针对单线器件和多线器件。作为示例，为了说明目的，示出基于三个纳米线的器件，具有纳米线504A、504B和504C。为了方便说明，纳米线504A被用作示例，其中描绘仅聚焦于纳米线中的一个。应当理解的是，当描述一个纳米线的属性时，基于多个纳米线的实施例可针对每个纳米线具有相同的属性。
[0057]每个锗纳米线504包括设置在纳米线中的沟道区506。沟道区506具有长度(L)。参考图5B，该沟道区还具有正交于该长度(L)的周长。参考图5A和5B，栅极电极堆叠体508围绕每个沟道区506的整个周长。栅极电极堆叠体508包括栅极电极以及设置在沟道区506和栅极电极之间的栅极介电层(未单独示出)。沟道区506是分立的，因为它完全由栅极电极堆叠体508围绕，而不具有任何中间材料(例如下面的衬底材料或上覆的沟道制造材料)。因此，在具有多个纳米线504的实施例中，纳米线的沟道区506也是相对于彼此分立的，如图5B所描绘那样。结漏抑制层550设置在衬底502上，在一个或多个锗纳米线504下。栅极电极堆叠体508设置在泄漏抑制层550上。虽然没有描绘，但是在一实施例中，分级堆叠体直接设置在衬底502和结漏抑制层550之间。
[0058]再次参照图5A，每个纳米线504还包括设置在沟道区104任一侧上的纳米线中的源极区域510和漏极区域512。源极和漏极区域510/512设置在结漏抑制层550上。在一实施例中，源极和漏极区域510/512是嵌入式的源极和漏极区域，例如，纳米线的至少一部分被移除并替换为源极/漏极材料区域。然而，在另一个实施例中，源极和漏极区域510/512包含一个或多个锗纳米线504的部分。
[0059]一对触点514设置在源极和漏极区域510/512上。在一实施例中，半导体器件500还包括一对间隔体516。间隔体516设置在栅极电极堆叠体508和该对触点514之间。如上所述，在至少几个实施例中，沟道区和源极/漏极区域被制成是分立的。然而，并非所有的纳米线区域504需要被制成是分立的或甚至可以被制成是分立的。例如，参考图5C，纳米线504A-504C在间隔体516下面的位置上不是分立的。在一个实施例中，纳米线504A-504C的堆叠体之间具有中间半导体材料518，例如夹在锗纳米线之间的硅锗或硅。在一个实施例中，底部的纳米线504A仍然与扩散阻挡层的一部分506接触，例如，用于如下所述的制造中。因此，在一实施例中，在一个或两个间隔体516下的多个垂直堆叠的纳米线504的一部分不是分立的。该扩散阻挡层最初设置在泄漏抑制层550上，如结合图6A-6D描述的那样。
[0060]在一实施例中，一个或多个锗纳米线504基本上由锗组成，结漏抑制层550由具有锗与硅之比SipyGey的掺杂磷的硅锗组成。在一个这样的实施例中，无论其是完全或部分牺牲或永久的，扩散阻挡层是由具有锗与硅之比SihGex的硅锗组成，其中X小于I。在特定的如此实施例中，扩散阻挡层是由具有锗与硅之比SihGex的硅锗组成，其中X至少比y小一个数量级。在另一实施例中，扩散阻挡层基本由硅组成。在一实施例中，扩散阻挡层是有张应力的，并且一个或多个锗纳米线504是有压缩应力的。
[0061 ] 虽然器件500是针对单个器件，例如PMOS器件，但是也可形成CMOS架构以包括设置在同一衬底上或上方的NMOS和PMOS的基于纳米线的器件。在一实施例中，纳米线504可以为线或带，并且可以具有方形角或圆角。材料组成和尺寸可以是相同或类似于针对半导体器件300或400所描述的那些。
[0062]在另一个方面，提供了制造纳米线半导体结构的方法。例如，图6A-6D示出了三维截面图，三维截面图表示根据本发明一个实施例的，制造具有(至少在工艺中的一个点处)带有下面的扩散阻挡层的锗有源层的纳米线半导体器件的方法中的各种操作。
[0063]参考图6A，鳍状物612形成在衬底602上。鳍状物包括锗线形成层604和608，以及中间材料层606(例如硅或硅锗层)。鳍状物还包括扩散阻挡层610的图案化部分(例如上述的扩散阻挡层)。该鳍状物设置在泄漏抑制层650上。虽然没有描绘，但是在一实施例中，将分级堆叠体直接设置在衬底602和结漏抑制层650之间。
[0064]在示出了三栅极结构的形成的特定示例中，图6B示出了具有设置在其上的三个牺牲栅极614A、614B和614C的鳍状物式结构612。在一个这样的实施例中，三个牺牲栅极614A、614B和614C由牺牲栅极氧化物层616和牺牲多晶娃栅极层618组成,牺牲栅极氧化物层616和牺牲多晶硅栅极层618例如是层状沉积的并被以等离子体蚀刻工艺进行图案化。
[0065]在进行图案化以形成三个牺牲栅极614A、614B和614C之后，可将间隔体形成在三个牺牲栅极614A、614B和614C的侧壁上，可以在图6B所示的鳍状物式结构612的区域620中实施掺杂(例如，尖端和/或源极和漏极型掺杂)，并且可将层间介电层形成为覆盖三个牺牲栅极614A、614B和614C并然后再暴露出三个牺牲栅极614A、614B和614C。针对替代栅极或后栅极的工艺，然后可以抛光层间介电层，以露出三个牺牲栅极614A、614B和614C。参考图6C，与间隔体622和层间介电层624 —起暴露三个牺牲栅极614A、614B和614C。
[0066]然后可以除去牺牲栅极614A、614B和614C (例如，在替换栅极或后栅极的工艺流程中)，以暴露出鳍状物式结构612的沟道部分。参考图6D，牺牲栅极614A、614B和614C被除去，以提供沟槽626，并因此露出纳米线的沟道部分。去除通过沟槽626暴露的中间层606的部分，以留下锗层604和 608的分立部分。
[0067]在一实施例中，利用湿法蚀刻选择性地蚀刻含硅层606，其选择性地去除硅，而不蚀刻锗纳米线结构604和608。在一实施例中，尽管未示出，也可以去除该扩散阻挡层610，例如在去除中间层606之前、之后或同时。而且，扩散阻挡层可以完全被去除或仅部分去除(例如，在间隔体之下留下剩余部分)，或者替代地可以保持原样不变。在一个实施例中，通过在扩散阻挡层610中使用较低的锗含量，例如通过电流耦合效应，来增强Ge纳米线/纳米带器件的制造中所需的蚀刻选择性。诸如水性氢氧化物化学物质(包括氢氧化铵和氢氧化钾)之类的蚀刻化学物质例如可以被用来选择性地蚀刻层606和/或610。随后可以完成器件的制造。在一个实施例中，环绕的栅极电极可以形成在锗纳米线604和608周围，以及在抑制层650上，如上面结合图5A所述那样。
[0068]因此，在一个实施例中，锗层604与608的分立部分将最终变成基于纳米线的结构中的沟道区。因此，在图6D所描绘的工艺阶段，可以执行沟道工程设计或调节。例如，在一个实施例中，使用氧化和刻蚀工艺来减薄锗层604与608的分立部分。这种蚀刻工艺可以在线被分离或个体化的同一时间执行。因此，由锗层604和608形成的初始线可以开始时较厚，然后被减薄为适合于纳米线器件中的沟道区域的尺寸，而独立于器件源极和漏极区域的尺寸调整。
[0069]在如图6D所描绘的分立沟道区域的形成之后，可以执行高k栅极电介质和金属栅极处理，而且可以加入源极和漏极触点。触点可形成于在图6D中保留的层间介电层624部分的位置。
[0070]关于上面描述的一般概念，图7示出了根据本发明一个实施例的根据高温退火后的磷浓度深度分布曲线图700的仿真结果。参照顶部的图700，相对于富含锗的Sia3Gea7的扩散特性，表明了硅和Sia7Gea3Hf^n,富硅层)作为对磷扩散的阻挡层的有效性。
[0071]图8示出了根据本发明一个实施方式的计算器件800。该计算器件800容纳板802。板802可包括多个部件，该部件包括但不限于处理器804和至少一个通信芯片806。该处理器804物理地和电气地耦合到板802上。在一些实施方案中，至少一个通信芯片806也物理地和电气地耦合到板802上。在进一步的实施方案中，通信芯片806是处理器804的一部分。
[0072]根据其应用，计算器件800可以包括其它部件，这些部件可以或不可以在物理地和电气地耦合到板802。这些其它部件包括但不限于易失性存储器(例如，DRAM)，非易失性存储器(例如，ROM)、闪存、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)装置、罗盘、加速计、陀螺仪、扬声器、照相机、和大容量存储器件(例如硬盘驱动器、光盘(⑶)、数字多功能盘(DVD)等)。
[0073]通信芯片806使能用于往来于计算器件800的数据传输的无线通信。术语“无线”及其派生词可用于描述可以通过使用经调制的电磁辐射经由非固态介质来传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关的设备不包含任何线路，尽管在一些实施方案中它们可能是这样的。通信芯片806可以实现任何数量的无线标准或协议，该无线标准或协议包括但不限于W1-Fi (IEEE802.11系列)，WiMAX (IEEE802.16系列)、IEEE802.20、长期演进(LTE)、Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE、GSM、GPRS、CDMA、TDMA,DECT、蓝牙、其衍生物、以及被指定为3G、4G、5G以及更多的任何其它的无线协议。计算器件800可以包括多个通信芯片806。例如，第一通信芯片806可以是专用于较短距的无线通信，诸如W1-Fi和蓝牙，第二通信芯片806可以是专用于较长距的无线通信，诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO 等。
[0074]计算器件800的处理器804包括封装在处理器804内的集成电路管芯。在本发明的某些实施方案中，处理器的集成电路管芯包括一个或多个器件，诸如根据本发明实施方案构建的MOSFET晶体管。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可存储在寄存器和/或存储器中的其他电子数据的任何器件或器件的一部分。
[0075]通信芯片806还包括封装在通信芯片806内的集成电路管芯。根据本发明的另一个实施方案，通信芯片的集成电路管芯包括一个或多个器件，诸如根据本发明实施方案构建的MOSFET晶体管。
[0076]在进一步的实施方案中，容纳在计算器件800中的另一部件可包含集成电路管芯，该管芯包括一个或多个器件，诸如根据本发明实施方案构建的MOSFET晶体管。
[0077]在各个实施方案中，计算器件800可以是膝上型电脑、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码摄像机、便携式音乐播放器或数字视频记录器。在进一步的实施方案中，计算器件800可以是处理数据的任何其他电子器件。
[0078]因此，公开了具有带有下面的扩散阻挡层的锗有源层的半导体器件。在一实施例中，半导体器件包括设置在衬底上的栅极电极堆叠体。锗有源层设置在衬底上，在栅极电极堆叠体下。扩散阻挡层设置在衬底的上方，在锗有源层的下方。结漏抑制层设置在衬底的上方，在扩散阻挡层的下方。源极和漏极区域设置在结漏抑制层的上方，位于栅极电极堆叠体的任一侧上。在一个这样的实施例中，栅极电极堆叠体直接地设置在锗有源层上，锗有源层直接设置在扩散阻挡层上，扩散阻挡层直接地设置在结漏抑制层上，并且源极和漏极区域直接设置在结漏抑制层上。
【权利要求】
1.一种半导体器件，包括: 设置在衬底上方的栅极电极堆叠体； 锗有源层，其设置在所述衬底上方、在栅电极堆叠体的下面； 扩散阻挡层，其设置在所述衬底的上方、在所述锗有源层的下方； 结漏抑制层，其设置在所述衬底的上方、在所述扩散阻挡层的下方；以及源极区域和漏极区域，其设置在所述结漏抑制层的上方，位于所述栅极电极堆叠体的任一侧上。
2.如权利要求1的半导体器件，其中，所述栅极电极堆叠体直接地设置在所述锗有源层上，所述锗有源层直接设置在所述扩散阻挡层上，所述扩散阻挡层直接地设置在所述结漏抑制层上，并且所述源极区域和漏极区域直接设置在所述结漏抑制层上。
3.如权利要求2所述的半导体器件，还包括: 直接设置在所述衬底和所述结漏抑制层之间的分级堆叠体。
4.如权利要求1所述的半导体器件，其中，所述锗有源层基本上由锗组成，并且所述结漏抑制层包含具有锗与硅之比SVyGey的磷掺杂的硅锗。
5.如权利要求4所述的半导体器件，其中，扩散阻挡层包括具有锗与硅之比SihGeJA娃锗，其中X小于I。
6.如权利要求5所述的半导体器件，其中，所述扩散阻挡层包括具有锗与硅之比SipxGex的娃锗,其中X至少比y小一个数量级。
7.如权利要求4所述的半导体器件，其中，所述扩散阻挡层基本上由硅组成。
8.如权利要求4所述的半导体器件，其中，所述扩散阻挡层阻止磷从所述结漏抑制层扩散到所述锗有源层。
9.如权利要求1所述的半导体器件，其中，所述扩散阻挡层是带张应力的，而所述锗有源层是带压缩应力的。
10.如权利要求1所述的半导体器件，其中，所述源极区域和漏极区域是嵌入式的源极区域和漏极区域。
11.一种半导体器件，包括: 设置在衬底上方的栅极电极堆叠体； 三维锗有源体，其设置在所述衬底上方并与所述衬底耦合、在所述栅极电极堆叠体下面； 隔离区域，其设置在所述衬底上方并暴露出所述三维锗有源体； 扩散阻挡层，其设置在所述衬底上方、在所述三维锗有源体的下方； 结漏抑制层，其设置在所述衬底的上方、在所述扩散阻挡层的下方； 源极区域和漏极区域，其设置在所述结漏抑制层的上方、位于所述栅极电极堆叠体的任一侧上。
12.如权利要求11所述的半导体器件，其中，所述栅极电极堆叠体直接地设置在所述三维锗有源体上，所述三维锗有源体直接设置在所述扩散阻挡层上，所述扩散阻挡层直接地设置在所述结漏抑制层上，并且所述源极区域和漏极区域直接设置在所述结漏抑制层上。
13.如权利要求12所述的半导体器件，还包括:直接设置在所述衬底和所述结漏抑制层之间的分级堆叠体。
14.如权利要求11所述的半导体器件,其中,所述三维锗有源体基本上由锗组成,并且所述结漏抑制层包括具有锗与硅之比Sii_yGey的磷掺杂的硅锗。
15.如权利要求14所述的半导体器件，其中，所述扩散阻挡层包括具有锗与硅之比SipxGex的娃锗,其中X小于y。
16.如权利要求15所述的半导体器件，其中扩散阻挡层包括具有锗与硅之比SihGex的硅锗，其中X至少比I小一个数量级。
17.如权利要求14所述的半导体器件，其中，所述扩散阻挡层基本上由硅组成。
18.如权利要求14所述的半导体器件，其中，所述扩散阻挡层阻止磷从所述结漏抑制层扩散到所述三维锗有源体。
19.如权利要求11所述的半导体器件，其中，所述扩散阻挡层是带张应力的，而所述三维锗有源体是带压缩应力的。
20.如权利要求11所述的半导体器件，其中，所述源极区域和漏极区域是嵌入式的源极区域和漏极区域。
21.一种半导体器件，包括: 一个或多个锗纳米线，其设置在衬底上方； 结漏抑制层，其设置在所述衬底上方，在所述一个或多个锗纳米线的下方； 栅极电极堆叠体，其设置在所述泄漏抑制层上，并完全包围所述一个或多个锗纳米线中的每一个锗纳米线的至少一部分； 间隔体，其设置为邻近所述栅极电极堆叠体； 扩散阻挡层，其设置在所述泄漏抑制层上，在所述间隔体下方；以及 源极区域和漏极区域，其设置在所述结漏抑制层上，位于所述栅极电极堆叠体的所述间隔体的任一侧上。
22.如权利要求21所述的半导体器件，其中，所述一个或多个锗纳米线包括两个或更多个的锗纳米线，所述两个或更多个的锗纳米线被布置在垂直对齐的堆叠体中。
23.如权利要求21所述的半导体器件，还包括: 直接设置在所述衬底和所述结漏抑制层之间的分级堆叠体。
24.如权利要求21的半导体器件，其中，所述一个或多个锗纳米线基本上由锗组成，并且所述结漏抑制层包括具有锗与硅之比Sii_yGey的磷掺杂的硅锗。
25.如权利要求24的半导体器件，其中，所述扩散阻挡层包括具有锗与硅之比SihGex的娃锗，其中X小于I。
26.如权利要求25的半导体器件，其中，所述扩散阻挡层包括具有锗与硅之比SihGex的硅锗，其中X至少比I小一个数量级。
27.如权利要求24的半导体器件，其中，所述扩散阻挡层基本上由硅组成。
28.如权利要求21的半导体器件，其中，所述扩散阻挡层是带张应力的，而所述一个或多个锗纳米线是带压缩应力的。
29.如权利要求21的半导体器件，其中，所述源极区域和漏极区域是嵌入式的源极区域和漏极区域。
30.如权利要求21的半导体器件，其中，所述源极区域和漏极区域包括所述一个或多个锗纳米线的 部分。
【文档编号】H01L29/78GK104011869SQ201180075742
【公开日】2014年8月27日 申请日期:2011年12月23日 优先权日:2011年12月23日
【发明者】W·拉赫马迪, V·H·勒, R·皮拉里塞泰, J·T·卡瓦列罗斯, R·S·周, H·W·肯内尔 申请人:英特尔公司