半导体器件的利记博彩app
【专利摘要】MOSFET（1）包括碳化硅衬底（10）、有源层（20）、栅氧化物膜（30）和栅电极（40）。有源层（20）包括当向栅电极（40）供给电压时在其中形成反型层的p型体区（22）。反型层的电子迁移率μ，与和受主浓度Na的倒数成比例的电子迁移率μ的依赖关系相比，更强地依赖于p型体区（22）的沟道区（29）中的受主浓度Na。p型体区（22）的沟道区（29）中的受主浓度Na不小于1×1016cm-3且不大于2×1018cm-3。沟道长度（L）等于或小于0.43μm。沟道长度（L）等于或长于沟道区（29）中的耗尽层的扩展宽度d。用d=D·Na-C表示扩展宽度d。
【专利说明】半导体器件
【技术领域】
[0001]本发明涉及半导体器件，更具体地，涉及允许沟道电阻减小的半导体器件。
【背景技术】
[0002]近年来，为了实现高击穿电压、低损耗以及在高温环境下的半导体器件的使用，已经开始采用碳化硅作为半导体器件的材料。碳化硅是具有比硅的带隙大的带隙的宽带隙半导体，传统上是将硅广泛用作半导体器件的材料。因此，通过此碳化硅作为半导体器件的材料，半导体器件可以具有高击穿电压、减小的导通电阻等。另外，与采用硅作为其材料的半导体器件的特性相比，采用碳化硅作为其材料的半导体器件的优势在于即使在高温环境下特性也不太会降低。
[0003]已经进行各种研究以在半导体器件中实现提高的沟道迁移率和减小的导通电阻，这些半导体器件中的每个如上所述采用碳化硅作为其材料并且根据预定的阈值电压控制沟道区中是否存在反型层，以便传导和中断电流。这类半导体器件的示例包括MOSFET (金属氧化物半导体场效应晶体管)和IGBT (绝缘栅双极晶体管)(参见例如日本专利特许公开 N0.2000-150866 (专利文献 I) ;Fujihira 等人的 “Realization of LowOn-Resistance4H-SiC power MOSFETs by Using Retrograde Profile in P-Body (通过使用P本体中的逆转轮廓来实现低导通电阻4H-SiC功率M0SFET)”，材料科学论坛，第556-557卷，碳化硅和相关材料2006，2006，第827-830页(非专利文献I);和Se1-HyungRyu等人的 “Critical Issues for MOS Based Power Device in4H_SiC (米用 4H_SiC 的基于MOS的功率器件的关键问题)”，材料科学论坛，第615-617卷，2009，第743-748页(非专利文献 2))。
[0004]引用列表
[0005]专利文献
[0006]PTLl:日本专利特许公开 N0.2000-150866
[0007]非专利文献
[0008]NPLl:Fujihira 等人的 “Realization of Low On-Resistance4H-SiC powerMOSFETs by Using Retrograde Profile in P-Body(通过使用p本体中的逆转轮廓来实现低导通电阻4H-SiC功率M0SFET)”，材料科学论坛，第556-557卷，碳化硅和相关材料2006，2006，第 827-830 页
[0009]NPL2:Se1-Hyung Ryu 等人的 “Critical Issues for MOS Based Power Devicein4H-SiC (采用4H-SiC的基于MOS的功率器件的关键问题)”，材料科学论坛，第615-617卷，2009，第 743-748 页
【发明内容】
[0010]技术问题
[0011]然而，采用碳化硅作为其材料的上述半导体器件如MOSFET和IGBT需要具有进一步减小的沟道电阻和进一步抑制的导通电阻。
[0012]据此，本发明的目的在于提供一种允许沟道电阻减小的半导体器件。
[0013]问题的解决方法
[0014]本发明的第一方面中的一种半导体器件包括:衬底，其由碳化娃制成；外延生长层，其由碳化硅制成并且形成在所述衬底上；栅绝缘膜，其由绝缘体制成并且被设置成接触所述外延生长层；以及栅电极，其被设置成接触所述栅绝缘膜。所述外延生长层包括P型体区，所述P型体区具有P型导电性并且具有接触所述栅绝缘膜且当向所述栅电极供给电压时在其中形成反型层的区域。所述反型层的电子迁移率μ，与和受主浓度Na的倒数成比例的电子迁移率μ的依赖关系相比，更强地依赖于其中将形成所述反型层的所述P型体区的区域中的受主浓度Na。其中将形成所述反型层的所述P型体区的区域中的受主浓度Na不小于1父1016(^_3且不大于2\1018(^_3。所述反型层的沟道长度为0.43 μ m或更小，所述沟道长度是电子在所述反型层中移动的方向上的长度。所述沟道长度等于或长于其中将形成所述反型层的所述P型体区的区域中的耗尽层的扩展宽度d，用d=D.N；c表示所述扩展宽度d，其中，C和D代表常数。
[0015]本发明的第二方面中的一种半导体器件包括:衬底，其由碳化硅制成；外延生长层，其由碳化硅制成并且形成在所述衬底上；栅绝缘膜，其由绝缘体制成并且被设置成接触所述外延生长层；以及栅电极，其被设置成接触所述栅绝缘膜。所述外延生长层包括具有P型导电性的P型体区并且具有接触所述栅绝缘膜并且当向所述栅电极供给电压时在其中形成反型层的区域。所述外延生长层具有表面，所述表面面对所述栅电极使所述栅绝缘膜置于其间并且相对于构成所述外延生长层的碳化硅的(0001)面形成8°或更小的角度。其中将形成所述反型层的所述P型体区的区域中的受主浓度Na不小于I X IO16CnT3且不大于
2X IO18Cm-30所述反型层的沟道长度为0.43 μ m或更小，所述沟道长度是电子在所述反型层中移动的方向上的长度。所述沟道长度等于或长于其中将形成所述反型层的所述P型体区的区域中的耗尽层的扩展宽度d，用d=D.N,表示所述扩展宽度d，其中，C和D代表常数。
[0016]本发明的发明人已经进行下述详细研究来实现半导体器件中的沟道电阻减小，并且基于由此得到的发现实现本发明。
[0017]具体地讲，在采用碳化硅作为其材料的半导体器件中，沟道电阻在导通电阻中所占的比率大。另外，沟道电阻与沟道迁移率的倒数和沟道长度的乘积成比例。因此，为了实现减小的沟道电阻，重要的是提高沟道迁移率并且缩短沟道长度。
[0018]通常，迁移率μ主要受离子散射影响，并且与受主浓度(离子浓度)Na的倒数成比例(参见公式(1))。
[0019]μ oc Na-1...(1)
[0020]然而，在外延生长层的面对栅电极的使栅绝缘膜置于其间的表面对应于与构成外延生长层的碳化硅的(0001)面接近的面的情况下，更具体地讲，在外延生长层的面对栅电极的使栅绝缘膜置于其间的表面相对于构成外延生长层的碳化硅的(0001)面形成8°或更小角度的情况下，除了离子散射之外，迁移率μ还受用于形成P型体区等的离子注入和离子注入的后续处理中产生的缺陷和陷阱影响。在这种情况下，迁移率μ因此更强地受受主浓度影响。在离子注入及其后续过程期间产生的缺陷和陷阱的密度取决于所注入的离子量，并且可以用受主浓度Na的函数表示。根据本发明的发明人的研究，不仅受离子散射影响而且受缺陷和陷阱影响的迁移率μ可以用以下的公式(2)表示:
[0021]I/ μ =Aexp (B.Na)...(2)
[0022]在公式(2)中，A和B代表实数的系数。
[0023]同时，沟道电阻与沟道长度成比例。因此，通过缩短沟道长度，可以减小沟道电阻。然而，当沟道长度缩短时，将产生短沟道效应(穿通)，从而导致诸如击穿电压降低并且截止特性劣化的问题。短沟道效应是因耗尽层从形成在沟道区端部的pn结区扩展到沟道区中以使整个沟道区形成在耗尽层中造成的。然而，为了抑制出现短沟道效应，必须确保沟道长度大于从pn结区域扩展的耗尽层的宽度。当沟道区端部的pn结区外部的杂质浓度恒定时，耗尽层以扩展宽度d扩展到沟道区中，扩展宽度d满足以下的公式(3)’:
[0024]
【权利要求】
1.一种半导体器件(1)，包括: 衬底(10),所述衬底(10)由碳化娃制成； 外延生长层(20)，所述外延生长层(20)由碳化硅制成并且形成在所述衬底(10)上；栅绝缘膜(30)，所述栅绝缘膜(30)由绝缘体制成并且被设置成与所述外延生长层(20)接触；以及 栅电极(40 )，所述栅电极(40 )被设置成与所述栅绝缘膜(30 )接触，所述外延生长层(20)包括P型体区(22)，所述P型体区(22)具有P型导电性并且具有与所述栅绝缘膜(30)接触且当向所述栅电极(40)供给电压时在其中形成反型层的区域，所述反型层的电子迁移率μ，与和受主浓度Na的倒数成比例的电子迁移率μ的依赖关系相比，更强地依赖于在其中将形成所述反型层的所述P型体区(22)的区域(29)中的所述受主浓度Na， 在其中将形成所述反型层的所述P型体区(22)的区域(29)中的受主浓度Na不小于1X 1O16Cm-3 且不大于 2 X 1O18cm-3, 所述反型层具有0.43 μ m或更小的沟道长度(L)，所述沟道长度(L)是电子在所述反型层中移动的方向上的所述反型层的长度， 所述沟道长度(L)等于或长于在其中将形成所述反型层的所述P型体区(22)的区域(29)中的耗尽层的扩展宽度d，所述扩展宽度d表示为:d=D.N:c， 其中，C和D代表常数。
2.根据权利要求1所述的半导体器件(1)，其中所述反型层中的电子迁移率μ和在其中将形成所述反型层的所述P型体区(22)的区域(29)中的受主浓度Na之间的关系能够近似用以下公式表示:
1/ μ =Aexp (B.Na)， 其中，A和B代表实数常数。
3.根据权利要求2所述的半导体器件(1)，其中B的值大于1XlO-19且小于1X10_16。
4.根据权利要求2所述的半导体器件(1)，其中A的值大于O且小于2。
5.根据权利要求1所述的半导体器件(1)，其中C和D的值分别满足0.5〈C〈1.0和1X1014〈D〈1X1016。
6.根据权利要求1所述的半导体器件(1)，其中: 所述P型体区(22)包括: 高浓度区(22A)，所述高浓度区(22A)被设置成包括在其中将形成所述反型层的区域(29)，并且具有高受主浓度Na，以及 低浓度区(22B)，所述低浓度区(22B)被设置成在电子在所述反型层中移动的方向上与所述高浓度区(22A)相邻，从而包括在其中将形成所述反型层的区域(29)，所述低浓度区(22B)具有比所述高浓度区(22A)的受主浓度低的受主浓度Na。
7.根据权利要求6所述的半导体器件(1)，其中在所述低浓度区(22B)中的受主浓度Na是在所述高浓度区(22A)中的受主浓度Na的1/2或更少。
8.一种半导体器件(1)，包括: 衬底(10),所述衬底(10)由碳化娃制成；外延生长层(20)，所述外延生长层(20)由碳化硅制成并且形成在所述衬底(10)上；栅绝缘膜(30)，所述栅绝缘膜(30)由绝缘体制成并且被设置成与所述外延生长层(20)接触；以及 栅电极(40 )，所述栅电极(40 )被设置成与所述栅绝缘膜(30 )接触，所述外延生长层(20)包括P型体区(22)，所述P型体区(22)具有P型导电性并且具有与所述栅绝缘膜(30)接触且当向所述栅电极(40)供给电压时在其中形成反型层的区域，所述外延生长层(20 )具有表面(22S )，所述表面(22S )面对所述栅电极(40 )且所述栅绝缘膜(30)介于所述栅电极(40)和所述表面(22S)之间、并且所述表面(22S)相对于构成所述外延生长层(20)的碳化硅的(0001)面形成8°或更小的角度， 在其中将形成所述反型层的所述P型体区(22)的区域(29)中的受主浓度Na不小于I X IO16CnT3 且不大于 2 X IO1W3, 所述反型层具有0.43 μ m或更小的沟道长度(L)，所述沟道长度(L)是电子在所述反型层中移动的方向上的所述反型层的长度， 所述沟道长度(L)等于或长于在其中将形成所述反型层的所述P型体区(22)的区域中的耗尽层的扩展宽度d，所述扩展宽度d表示为:d=D.N:c， 其中，C和D代表常数。
9.根据权利要求8所 述的半导体器件(1)，其中C和D的值分别满足0.5〈C〈1.0和1X1014〈D〈1X1016。
10.根据权利要求8所述的半导体器件(I)，其中: 所述P型体区(22)包括: 高浓度区(22A)，所述高浓度区(22A)被设置成包括在其中将形成所述反型层的区域(29)并且具有高受主浓度Na，以及 低浓度区(22B)，所述低浓度区(22B)被设置成在电子在所述反型层中移动的方向上与所述高浓度区(22A)相邻，从而包括在其中将形成所述反型层的区域(29)，所述低浓度区(22B)具有比所述高浓度区(22A)的受主浓度低的受主浓度Na。
11.根据权利要求10所述的半导体器件(I)，其中所述低浓度区(22B)中的受主浓度Na是所述高浓度区(22A)中的受主浓度Na的1/2或更少。
【文档编号】H01L29/78GK103843141SQ201180063838
【公开日】2014年6月4日 申请日期:2011年10月5日 优先权日:2011年2月1日
【发明者】增田健良, 日吉透, 和田圭司 申请人:住友电气工业株式会社