包括非易失性存储器单元的集成电路和形成非易失性存储器单元的方法

专利名称：包括非易失性存储器单元的集成电路和形成非易失性存储器单元的方法
包括非易失性存储器单元的集成电路和形成非易失性存储 器单元的方法技术领域
本文中所揭示的实施例涉及集成电路的存储器单元，且涉及形成存储器单元的方法。
背景技术：
存储器为一种类型的集成电路，且在计算机系统中用于存储数据。此存储器通常制造为个别存储器单元的一个或一个以上阵列。存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在包含关闭计算机的许多情况下存储数据历时延长的时间周期。易失性存储器耗散，且因此需要经刷新/重写(在许多情况下每秒多次)。无论如何，每一阵列中的最小单元被称为存储器单元，且经配置以在至少两个不同可选状态下保留或存储存储器。在二进制系统中，状态被视为“O”或“I”。在其它系统中，至少一些个别存储器单元可经配置以存储两个以上层级或状态的信息。
集成电路制造持续致力于生产更小且更密集的集成电路。因此，个别电路装置具有越少组件，那么成品装置的构造可越小。同样地，最小且最简单的存储器单元将包括两个导电电极，可编程材料收纳于其间。可编程材料经选择或设计而以至少两个不同电阻状态中的选定者进行配置以使得能够通过个别存储器单元存储信息。单元的读取包括确定可编程材料处于哪一状态，且信息到单元的写入包括将可编程材料置于预定电阻状态中。一些可编程材料在无刷新的情况下保持电阻状态，且因而可并入到非易失性存储器单元中。
一个实例存储装置为可编程金属化单元(PMC)。此单元可替代地称为导电桥接RAM(CBRAM)、纳米桥存储器或电解质存储器。PMC使用夹于一对电极之间的离子导电材料(例如，合适的硫族化物或 各种合适的氧化物中的任一者)。施加于电极上的合适的电压产生导电超离子簇或丝(filament)。此情况由通过生长所述簇/丝的离子导电材料从电极中的一者(阴极)、经由离子导电材料且朝向另一电极(阳极)的离子运输引起。所述簇或丝产生电极之间的导电路径。施加于电极上的反向电压实质上颠倒所述过程，且因而移除导电路径。PMC因而包括高电阻状态(对应于在电极之间缺乏导电丝或簇的状态)和低电阻状态(对应于在电极之间具有导电丝或簇的状态)，其中这些状态彼此可逆地互换。发明内容


图1为根据本发明的实施例的集成电路的一部分的混合示意性和断裂结构图。
图2为穿过图1中的线2-2所截取的图1的一部分的截面图。
图3为穿过图1中的线3-3所截取的图1的一部分的截面图。
图4为穿过图1中的线4-4所截取的图1的一部分的截面图。
图5为根据本发明的方面的替代实施例集成电路的一部分的混合示意性和断裂结构图。
图6为根据本发明的实施例的工艺中的衬底片段的图解截面图。
图7为在图6所示的步骤之后的处理步骤的图6衬底的视图。
图8为在图7所示的步骤之后的处理步骤的与图7横截面成90度的图7衬底的视图。
图9为图8衬底的图解俯视图。
图10为在图8所示的步骤之后的处理步骤的图8衬底的视图。
具体实施方式
本发明的实施例涵盖包括非易失性存储器单元的集成电路，和形成非易失性存储器单元的方法。最初参看图1到图4，实例集成电路10包括形成在存储器阵列12内的多个非易失性存储器单元14。个别存储器单元14包括第一导电电极16、升高地形成于第一导电电极16外的第二导电电极18，和收纳于这些电极之间的离子导电材料20。可为同质或非同质的材料22可环绕组件16、18和20。为清晰地描绘可操作组件，图1中未展示材料22。材料22至少在接触图中的组件16、18和20处将可能为绝缘的，其中掺杂二氧化硅为实例。
组件16、18、20和材料22可相对于合适的基底衬底(未图示)制造或通过合适的基底衬底(未图示)支撑，例如，可包括单晶硅和/或其它半导体材料的半导体衬底。术语“半导体衬底”意指包括半导体材料的任何构造，包含(但不限于)例如半导体晶片等块状半导体材料(单独或在包括其它材料的组合件中)，和半导体材料层(单独或在包括其它材料的组合件中)。术语“衬底”指代任何支撑结构，包含(但不限于)上述半导体衬底。
电极16和18可包括任何合适的电流导电材料，且可为同质或非同质的。在此文献的上下文中，“电流导电材料”为组合物，其中电流流动将在产生亚原子正电荷和/或负电荷时主要通过亚原子正电荷和/或负电荷的移动(相对于主要通过离子的移动)固有地出现于其中。第一电极16和第二电极18中的至少一者具有直接抵靠着离子导电材料20收纳的电化学活性表面。在此文献中，当所陈述的材料或结构相对于彼此存在至少一些物理触碰接触时，材料或结构“直接抵靠”着另一者。相比之下，“在上方”涵盖“直接抵靠”以及介入材料或结构导致所陈述的材料或结构相对于彼此无物理触碰接触的构造。仅作为实例，合适的电流导电和电化学活性材料包含铜、银和包含铜和银中的至少一者的合金。实例合适电流导电和电化学非活性材料包含氮化钛、金、钨、钼和包含金、钨或钼中的至少一者的合金。
离子导电材料20可为固体、凝胶或任何其它合适的相，且可为同质或非同质的。实例合适材料包括硫族化物型(例如，包括锗、硒、铺、締、硫、铜等中的一者或一者以上的材料；其中实例硫族化物型材料为Ge2Sb2Te5、GeS2, GeSe2, CuS2和CuTe)和/或氧化物，例如，氧化锆、氧化铪、氧化钨、氧化硅(具体来说，二氧化硅)、氧化钆等等。这些材料可具有银离子或扩散于其中以用于离子导电的其它合适的离子，类似于第7，405，967号美国专利和第2010/0193758号美国专利公开案中所揭示的结构。
在一个实施例中，第二电极18可被认为具有侧向最外侧壁21 (图2和图3)，且离子导电材料20可被认为具有直接抵靠着此第二电极侧壁21收纳的横向最外侧壁24(图2) ο在一个实施例中，这些侧壁可至少在每一者直接抵靠着另一者收纳处垂直定向。在此文献中，垂直为大体上正交于主要表面的方向，在制造期间相对于主要表面处理衬底，且主要表面可被认为界定大体上水平方向。此外，如本文中所使用的“垂直”和“水平”为三维空间中独立于衬底的定向的相对于彼此的一般垂直方向。此外，在此文献中，“升高地在外”是相对于在上面制造电路的基底衬底的垂直方向。
在一个实施例中，第一电极16可在第一方向26上侧向延伸，且离子导电材料20可在不同于第一方向26且与第一方向26相交的第二方向28上侧向延伸。因此，关于本文中的“角度”，相对于彼此的此角度意指除平角以外的任何角度。在一个实施例中，第一方向26和第二方向28以从约45°到约90°的角度相交，且在一个实施例中从80°到90°。此在图1到图4中展示为以90°角度29相交(图4)(作为实例)。第一方向26和方向28可平行于水平方向。
无论如何且参看图4，在一个实施例中，离子导电材料20和第一电极16可被认为以最大接触面积30彼此接触。此接触面积在离子导电材料20与第一电极16以方向26与28相交的角度29交叉的情况下由离子导电材料20的横向厚度32和第一电极16的横向厚度34界定。此可提供更精确地界定位置的优点，从所述位置穿过材料20的导电沟道将在编程到低电阻状态时起始。此也可提供确保仅形成单一导电沟道的优点，其中单一导电沟道为所要的。在一个实施例中，第一电极16和离子导电材料20中的至少一者在第一电极16与离子导电材料20交叉的情况下具有小于F的其相应横向厚度,其中F为衬底的光刻界定特征的最小特征尺寸(意指以光刻方式界定的所有特征尺寸的最小值)。无论如何，离子导电材料20的实例厚度范围32从约2到30纳米，而第一电极16的实例厚度范围从约2到20纳米(厚度34)。在一个实施例中，第一电极16和离子导电材料20中的每一者具有可彼此相同或不同的相应均匀横向厚度，其中展示不同厚度。
第一电极16可被认为具有升高外表面36，其中在一个实施例中，其至少一部分直接抵靠着离子导电材料20而收纳。类似地，第二电极侧壁21可被认为包括直接抵靠着离子导电材料20收纳的表面。直接抵靠着离子导电材料20收纳的侧壁21或表面36中的至少一者的至少一部分为电化学活性的。因此，第二电极18和/或第一电极16具有直接抵靠着离子导电材料20收纳的某一电化学活性表面。
在一个实施例中，至少第二电极18包括电化学活性表面。作为实例，第二电极18展示为包括导电材料40和导电材料42的复合物，其中材料42在一个实施例中也构成具有离子导电材料20直接抵靠着而收纳的表面21的电化学活性材料。材料40和材料42可分别为同质或非同质的。导电和电化学活性材料42的实例厚度范围从约2到30纳米，而导电材料40的实例厚度范围从约10到80纳米。导电材料40也可为或可能并非电化学活性的，且在一个实施例中为电化学非活性的，例如，包括元素钨。在一个实施例中，第一电极16的导电材料可为电化学非活性的，其中元素钨再次为一个特定实例。
在阵列12内，材料42和/或材料40可在列/行线的个别者上连续延伸/延行，或第一电极16可在列/行线的个别者上连续延行。无论如何，离子导电材料20可在线上连续延伸/延行、可贯穿阵列而为连续的，或可以存储器单元的个别者的界定边缘图案化。仅作为实例，图1到4展示材料40和离子导电材料20，其沿相应连续线或作为相应连续线延伸，其中材料42和第一电极16为每一存储器单兀14的隔离结构。
在至少第二电极包括具有与离子导电材料直接抵靠的表面的电化学活性材料的一个实施例中，离子导电材料具有升高地在电化学活性材料的升高最外表面外的升高最外表面。举例来说，在图1到4的实施例中，电化学活性材料42可被认为具有升高最外表面46，且离子导电材料20可被认为具有升高最外表面48。表面48升高地在表面46外。在一个实施例中，第二电极可包括升高地在第二电极的电化学活性材料外收纳的电化学非活性材料。电化学非活性材料包括高度与离子导电材料的升高最外表面一致的升高最外表面。举例来说，在图1到4的材料42为电化学活性且材料40为电化学非活性的实施例中，材料40包括高度与离子导电材料20的表面48 —致的升高最外表面50。
在一个实施例中，第一电极、第二电极和离子导电材料中的每一者为板状的，且相对于彼此垂直定向。在此文献的上下文中，“板状”界定长度和宽度尺寸各自比正交于长度和宽度的构造的最大横向厚度/深度大至少2.5倍的构造。图1描绘电极16、18和离子导电材料20中的每一者为板状(具有边缘表面)且相对于彼此垂直定向的此构造。如上所述，任何其它属性可应用。作为实例，第二板状电极可包括直接抵靠着板状离子导电材料收纳的电化学活性表面。此外，作为实例，板状离子导电材料可包括具有直接抵靠着其收纳的第二电极的升高最外表面(例如，如图5的实施例中所示)。图1和5的实施例的电极和离子导电材料可分别被认为在涵盖个别存储器单元14/14a的体积区中为板状的，即使这些中的一者或一者以上在个别线上连续延伸或延行或在除所示方面以外的某一方面中以其它方式连续也如此。
图2和3图解地将存储器单元14描绘为编程于实例低电阻“I”状态中，其中低电阻/电流传导路径44已通过离子导电材料20形成。传导路径44从第一电极16的表面36且在第一电极16的表面36与导电材料42的侧壁21之间延伸,其中表面36与侧壁21各自直接抵靠着离子导电材料20收纳。传导路径44可呈彼此可或可不直接抵靠的导电粒子的路径的形式，其中单一离子和超离子簇为实例。在一些实施例中，传导路径可为丝，例如，如第2010/01100759号美国专利公开案中所描述。传导路径44可通过经由离子导电材料20施加合适的电场以引起离子从一个电极的电化学活性表面传到反电极且从此反电极通过离子导电材料20生长传导路径44来形成。此可通过将合适的电压差提供到电极16和18而实现。存储器单元14可通过至少颠倒电压差的极性以颠倒所述过程而编程到实例高电阻“O”状态，进而移除传导路径44。存储器单元14进而可通过施加合适的电压差以在编程状态之间移动而在至少两个编程状态之间重复地编程。
图1仅描绘集成电路10的阵列12的一个实例架构。在此架构中，存储器单元14连接于示意性说明的场效应晶体管100与示意性说明的数据/感测线102(即，位线)之间或作为其一部分而连接。第一电极16与晶体管100的一个源极/漏极区连接或包括所述源极/漏极区，其中晶体管100的另一源极/漏极区连接到图1中描绘为接地的合适的电位(作为实例)。场效应晶体管100的栅极可包括存储器单元14的行线或列线的控制线104( S卩，字线)。位线102可包括存储器单元14的行线或列线的对应另一者。
个别数据/感测线102中的一些或所有第二电极18可沿这些数据/感测线连续延伸。作为实例替代实施例，可颠倒所述架构。举例来说，一些或所有第一电极16可沿个别控制线连续延伸，且个别第二电极18可为沿对应数据/感测线相对于彼此的隔离构造。此外且无论如何，可颠倒数据/感测线和控制线的角色。
与图1中的单一存储器单元14相比，图5中展示替代实施例非易失性存储器单元14a。适当地使用与上述存储器单元14相同的数字，其中一些构造差异以字尾“a”指示。在存储器单元14a中，第二电极18a直接抵靠着离子导电材料20的升高最外表面48收纳。如上所述的任何其它属性可应用于图5的非易失性存储器单元构造14a。作为替代实例，在一个实施例中，第二电极18/18a可沿边缘定向(未图示)以使得其如同第一电极16而定向，例如，直接在第一电极16上方且平行于第一电极16,不直接在第一电极16上方且平行于第一电极16,和直接在第一电极16上方或不直接在第一电极16上方而相对于第一电极16成角度中的任一者。本发明的实施例涵盖形成非易失性存储器单元的方法。在制造图1到4实施例的非易失性存储器单元时，关于衬底片段60参看图6到10描述实例这些方法。所属领域的技术人员将了解，也可或替代地制造图5或其它非易失性存储器单元。此外且无论如何，本文中所揭示的制造方法未必受上述结构方面限制，且上述任何结构方面未必受制造方法限制，除非如此主张。参看图6，衬底60可包括半导体衬底，且展示为包括具有第一侧壁64的材料62。材料62可具有任何组合物，可为同质或非同质的，且侧壁64可垂直定向。实例材料62为上述实施例的材料22的某一部分。参看图7,第一电流导电电极材料66已形成于第一侧壁64上方。在一个实施例中，材料66经形成以具有小于F的横向厚度(正交于侧壁64的厚度)。用于形成材料66的实例技术是通过材料66在材料62上方的任何合适的保形沉积，后续接着材料66的各向异性蚀刻以从材料62的外表面清除材料66。此可在有或无掩模的情况下进行。无论如何，可使用替代或额外技术。第一电流导电电极材料66可具有上述第一电极16的属性中的任一者，包含但不限于“形状”。因此，第一电流导电电极材料66可为图1到4实施例的第一电极16。参看图8和9，第二侧壁68已升高地在第一电流导电电极材料66外形成，且第一侧壁64和第二侧壁68已相对于彼此成角度65而形成。在一个实施例中，此角度从约45°到90°，在一个实施例中从80°到90°，且其中展示90°的角度。侧壁64可垂直定向。在图8和9的实施例中，材料63已形成于材料62上方,且第一电流导电电极材料66和第二电流导电电极18已相对于材料63而提供。材料63可具有与材料62相同的组合物。材料62和63可被认为是图1到4实施例的材料22的复合物。参看图10，离子导电材料70已形成于第二侧壁68上，且与第一导电材料66的升高外表面36直接抵靠。如上文关于离子导电材料20描述实例材料和属性。因此，离子导电材料70可为第一描述实施例中的离子导电材料20。用于形成离子导电材料70的实例技术是通过材料70在材料40、63和62上的任何合适的保形沉积，后续接着材料70的各向异性蚀刻以从材料40、63和62的外表面清除材料70。离子导电材料70和第一导电材料66在离子导电材料70与第一导电材料66以其相交角度交叉的情况下以由离子导电材料的横向厚度和第一导电电极的横向厚度所界定的最大接触面积而彼此接触，例如，类似于且如上文关于图4描绘且描述。无论如何，第二导电电极与离子导电材料直接抵靠地提供，其中第一导电电极和第二导电电极中的至少一者具有与离子导电材料直接抵靠的电化学活性表面。第二电极可具有上述属性中的任一者。此外，离子导电材料可在形成第二导电电极之前或之后形成。图6到10实施例为离子导电材料在形成第二导电电极之后形成的实例。或者作为实例，图5描绘更有助于在形成第二导电电极之前形成离子导电材料的实施例。本发明的实施例包含形成非易失性存储器单元的方法，其包括形成第一和第二电极，其中这些电极中的至少一者具有电化学活性表面，且独立于上述任何其它属性(尽管这些属性为可用于此实施例中的实例属性)。举例来说，根据此实施例的第一和第二电极的此形成独立于所述电极相对于彼此的高度或其它定向。无论如何，在形成第一和第二电极之后，离子导电材料与电化学活性表面直接抵靠地沉积。在此之前，现有技术不理解于在已形成这些电极之后与第一和/或第二电极的电化学活性表面直接抵靠地沉积离子导电材料的任何地方。在一个实施例中，电介质可提供于第一电极与第二电极之间，且具有侧向侧壁。离子导电材料也可与电介质侧向侧壁直接抵靠地沉积。举例来说，关于图8 (其中材料63包括电介质)，侧壁68的一部分(S卩，在材料42下的部分)为电介质侧向侧壁，与其直接抵靠地沉积离子导电材料70(例如，如图10中所示)。可使用上述任何其它属性。
权利要求
1.一种集成电路，其包括非易失性存储器单元，所述非易失性存储器单元包括: 第一电极、第二电极，和在所述第一电极与所述第二电极之间的离子导电材料；所述第一和第二电极中的至少一者具有与所述离子导电材料直接抵靠的电化学活性表面；所述第二电极升高地在所述第一电极外；且 所述第一电极在第一方向上侧向延伸，所述离子导电材料在不同于所述第一方向且与所述第一方向相交的第二方向上侧向延伸，所述第一电极仅在所述第一与第二方向相交的情况下才与所述离子导电材料直接抵靠。
2.根据权利要求1所述的集成电路，其中所述第二电极具有与所述离子导电材料直接抵靠的电化学活性表面。
3.根据权利要求1所述的集成电路，其中所述第一电极具有与所述离子导电材料直接抵靠的电化学活性表面。
4.根据权利要求1所述的集成电路，其中所述第二电极具有侧向最外侧壁，且所述离子导电材料具有与所述第二电极侧向最外侧壁直接抵靠的横向最外侧壁。
5.根据权利要求4所述的集成电路，其中所述侧向最外侧壁和所述横向最外侧壁垂直定向。
6.根据权利要求1所述的集成电路，其中所述离子导电材料包括升高最外表面，所述第二电极与所述离子导电材料的所述升高最外表面直接抵靠。
7.根据权利要求1所述的集成电路，其中所述第一电极和所述离子导电材料中的至少一者在直接抵靠着所述第一电极或离子导电材料中的另一者而收纳处具有小于F的横向厚度，其中F为光刻界定特征的最小特征尺寸。
8.根据权利要求1所述的集成电路，其中所述第一电极和所述离子导电材料中的每一者在直接抵靠着所述第一电极或离子导电材料中的另一者而收纳处具有小于F的横向厚度，其中F为光刻界定特征的最小特征尺寸。
9.根据权利要求1所述的集成电路，其中所述第一方向与所述第二方向以从约45°到90°的角度相交。
10.根据权利要求9所述的集成电路，其中所述第一方向与所述第二方向以从80°到90°的角度相交。
11.根据权利要求1所述的集成电路，其中所述第一电极和所述离子导电材料中的每一者为板状。
12.根据权利要求1所 述的集成电路，其中所述第一电极和所述离子导电材料中的每一者为板状且以约90°相交。
13.根据权利要求1所述的集成电路，其包括在存储器阵列内的多个所述非易失性存储器单元。
14.一种集成电路，其包括非易失性存储器单元，所述非易失性存储器单元包括: 第一板状电极、第二板状电极，和在所述第一与第二板状电极之间的板状离子导电材料；所述第一和第二板状电极中的至少一者具有与所述板状离子导电材料直接抵靠的电化学活性表面；所述第二板状电极升高地在所述第一板状电极外；且 所述第一板状电极、所述第二板状电极和所述板状离子导电材料中的每一者相对于彼此垂直地定向。
15.根据权利要求14所述的集成电路，其中所述第二板状电极包括与所述板状离子导电材料直接抵靠的电化学活性表面。
16.根据权利要求14所述的集成电路，其中所述第二板状电极包括具有与所述板状离子导电材料直接抵靠的电化学活性表面的电化学活性材料，所述第二板状电极的所述电化学活性材料具有不抵靠着所述板状离子导电材料而收纳的升高最外表面。
17.根据权利要求16所述的集成电路，其中所述离子导电材料具有升高地在所述第二板状电极的所述电化学活性材料的所述升高最外表面外的升高最外表面。
18.根据权利要求14所述的集成电路，其中所述板状离子导电材料包括升高最外表面，所述板状第二电极与所述板状离子导电材料的所述升高最外表面直接抵靠。
19.根据权利要求14所述的集成电路，其中所述第一板状电极和板状离子导电材料中的每一者具有相应均匀横向厚度。
20.根据权利要求14所述的集成电路，其中所述第一板状电极和所述板状离子导电材料中的每一者具有小于F的相应均匀横向厚度，其中F为光刻界定特征的最小特征尺寸。
21.一种集成电路，其包括非易失性存储器单元，所述非易失性存储器单元包括: 第一电极、第二电极，和在所述第一电极与所述第二电极之间的离子导电材料；至少所述第二电极包括具有与所述离子导电材料直接抵靠的表面的电化学活性材料；所述第二电极升高地在所述第一电极外；且 所述电化学活性材料具有升高最外表面，所述离子导电材料具有升高地在所述电化学活性材料的所述升闻最外表面外的升闻最外表面。
22.根据权利要求21所述的集成电路，其中所述第二电极包括升高地在所述第二电极电化学活性材料外收纳的电化学非活性材料，所述电化学非活性材料包括高度与所述离子导电材料的所述升闻最外表面一致的升闻最外表面。
23.根据权利要求21所述的集成电路，其中所述第一电极在第一方向上侧向延伸，所述离子导电材料在不同于所述第一方向且与所述第一方向相交的第二方向上侧向延伸，所述第一电极仅在所述第一与第二方向相交的情况下才与所述离子导电材料直接抵靠。
24.根据权利要求21所述的集成电路，其中所述第一电极、所述第二电极和所述离子导电材料中的每一者为板状的。
25.根据权利要求24所述的集成电路，其中所述板状第一电极、所述板状第二电极和所述板状离子导电材料中的每一者相对于彼此垂直地定向。
26.根据权利要求 21所述的集成电路，其中所述第二电极具有侧向最外侧壁，且所述离子导电材料具有与所述第二电极侧向最外侧壁直接抵靠的横向最外侧壁。
27.一种集成电路，其包括非易失性存储器单元，所述非易失性存储器单元包括: 第一电极、第二电极，和在所述第一与第二电极之间的离子导电材料；所述第一和第二电极中的至少一者具有与所述离子导电材料直接抵靠的电化学活性表面；所述第二电极升高地在所述第一电极外且具有侧向最外侧壁；且 所述离子导电材料包括与所述第二电极侧向最外侧壁直接抵靠的横向最外侧壁。
28.根据权利要求27所述的集成电路，其中所述第一电极、所述第二电极和所述离子导电材料中的每一者为板状。
29.根据权利要求28所述的集成电路，其中所述板状第一电极、所述板状第二电极和所述板状离子导电材料中的每一者相对于彼此垂直地定向。
30.根据权利要求27所述的集成电路，其中所述侧向最外侧壁和所述横向最外侧壁垂直定向。
31.一种形成非易失性存储器单元的方法，其包括: 形成第一和第二电极，所述第一和第二电极中的至少一者具有电化学活性表面；以及 在形成所述第一和第二电极之后，直接抵靠着所述电化学活性表面沉积离子导电材料。
32.根据权利要求31所述的方法，其包括在所述第一与第二电极之间提供电介质，所述电介质具有侧向侧壁，所述离子导电材料直接抵靠着所述电介质侧向侧壁而沉积。
33.根据权利要求31所述的方法，其中所述第二电极升高地在所述第一电极外，所述第二电极具有侧向最外表面，且所述离子导电材料直接抵靠着所述第二电极的所述侧向最外表面而沉积。
34.根据权利要求31所述的方法，其中所述第二电极的所述侧向最外表面为所述离子导电材料直接抵靠着沉积的电化学活性表面。
35.根据权利要求31所述的方法，其中所述第二电极升高地在所述第一电极外，所述第一电极包括板状结构，且所述离子导电材料直接抵靠着所述第一电极的所述板状结构的边缘表面而沉积。
36.根据权利要求35所述的方法，其中所述边缘表面为电化学非活性的。
37.一种形成非易失性存储器单元的方法，其包括: 形成第一侧壁； 在所述第一侧壁上方形成第一电流导电电极材料； 升高地在所述第一电流导电材料外形成第二侧壁，所述第一和第二侧壁相对于彼此成角度而形成； 在所述第二侧壁上方且直接抵靠着所述第一电流导电材料的升高外表面而形成离子导电材料，所述离子导电材料与所述第一电流导电材料在所述离子导电材料与所述第一电流导电材料以所述角度交叉的情况下以由所述离子导电材料的横向厚度和所述第一电流导电电极的横向厚度所界定的最大接触面积彼此接触；以及 直接抵靠着所述离子导电材料提供第二电流导电电极，所述第一电流导电电极和所述第二电流导电电极中的至少一者具有与所述离子导电材料直接抵靠的电化学活性表面。
38.根据权利要求37所述的方法，其中所述角度从约45°到90°。
39.根据权利要求38所述的方法，其中所述角度从80°到90°。
40.根据权利要求37所述的方法，其中所述第一侧壁垂直地定向。
41.根据权利要求37所述的方法，其中所述第二侧壁垂直地定向。
42.根据权利要求37所述的方法，其中所述第一和第二侧壁垂直地定向。
43.根据权利要求37所述的方法，其包括在形成所述第二电流导电电极之后形成所述离子导电材料。
44.根据权利要求37所述的方法，其包括在形成所述第二电流导电电极之前形成所述离子导电材料。
45.根据权利要求37所述的方法，其包括直接抵靠着所述第二电极提供所述离子导电材料的横向侧壁。
46.根据权利要求37所述的方法，其包括在所述离子导电材料交叉的情况下以小于F的横向厚度形成所述离子导电材料，其中F为光刻界定特征的最小特征尺寸。
47.根据权利要求37所述的方法，其包括在所述第一导电电极交叉的情况下以小于F的横向厚度形成所述第一电流导电电极，其中F为光刻界定特征的最小特征尺寸。
48.根据权利要求37所述的方法，其包括在所述第一电流导电电极与所述离子导电材料交叉的情况下以小于F的相应横向厚度形成所述第一电流导电电极和所述离子导电材料，其中F为光刻界定特征的 最小特征尺寸。
全文摘要
一种集成电路具有非易失性存储器单元，所述非易失性存储器单元包含第一电极、第二电极和在其间的离子导电材料。所述第一和第二电极中的至少一者具有直接抵靠着所述离子导电材料收纳的电化学活性表面。所述第二电极升高地在所述第一电极外。所述第一电极在第一方向上侧向延伸，且所述离子导电材料在不同于所述第一方向且与所述第一方向相交的第二方向上延伸。所述第一电极仅在所述第一与第二方向相交的情况下才直接抵靠着所述离子导电材料收纳。揭示了包含方法实施例的其它实施例。
文档编号H01L27/115GK103180950SQ201180050740
公开日2013年6月26日 申请日期2011年9月15日 优先权日2010年10月21日
发明者刘峻, 约翰·K·查胡瑞 申请人:美光科技公司