专利名称：用于填充半导体材料本体中深沟槽的工艺以及根据相同工艺所得的半导体器件的利记博彩app
技术领域：
本发明涉及一种用于填充由半导体材料制成的本体中的深沟槽的工艺，并涉及一种根据相同工艺所得的半导体器件。具体而言，本公开在并非暗示丧失普遍性的前提下明确引用电荷平衡类型的半导体功率器件(例如二极管、MOSFET、IGBT、或双极晶体管)。
背景技术：
如所知地，近年来开发出各种技术方案以提高半导体功率器件的效率，尤其是在提高对应的击穿电压和减小对应的输出电阻方面。例如，U.S. US 6，586，798、US 6，228，719、US 6，300，171 和 US 6，404，010 中公开 的垂直导电半导体功率器件，其中，在形成具有给定导电类型的漏极区(例如N型导电性)的外延层内，提供相反导电性(例如P型导电性)的柱状结构。该柱状结构的掺杂剂浓度使得以如下方式平衡外延层的电荷量产生基本的电荷平衡(所谓的多漏极(MD)技术或超结(SJ)技术)。这种电荷平衡使得能够得到高的击穿电压，如图1中图表所示，其突出显示了半导体器件的击穿电压(BV)值在与漏极层中完美电荷平衡对应的点处具有最大值(Nd代表N型的掺杂剂类的浓度，而Na代表P型的掺杂剂类的浓度)。此外，外延层的高浓度使得能够得到低输出电阻(并且因此得到低的传导损失)。柱形结构的制造可以构思外延层生长步骤的序列，以N型为例，每一步之后为注入相反类型的掺杂剂的步骤，在这种情况下该相反类型是P型。堆叠注入区以便形成柱状结构。接下来，为了使由注入和外延生长交替构成的柱状结构连续，需要增加该器件的热预算。最终，功率器件的本体区域以如下方式被提供为与柱状结构相接触柱状结构构成本体区域的在漏极区内的延伸。该技术的演变导致了构成器件的基础带(elementary strip)的密度的渐进增加，以进一步增加外延层的电荷浓度并得到对于给定的相同击穿电压(与柱状结构的高度基本上关联)具有更小输出电阻的器件。然而另一方面，基础带密度的上升导致了外延生长步骤数的对应增加(高达甚至大于十的数字)和所得器件的热预算的增加，并且因此增加了涉及的制造成本和时间以及缺陷(其与外延生长的步骤有内在联系)。用于制造电荷平衡的柱状结构的可替换的技术因此得以发展，其具体构思了在半导体材料晶片的表面部分中的深沟槽形成，例如通过对应的外延层，和随后以适当掺杂的半导体材料来填充相同的沟槽以得到电荷平衡。例如，提出了技术方案，其中经由以下列步骤填充沟槽半导体材料的非选择性外延生长的步骤，交替地以各别并且分离的步骤蚀刻表面生长部分(所谓的“多步工艺”)。整体上，所述的用于制造具有电荷平衡结构的功率器件的技术方案在复杂性和制造成本方面以及在得到真正的电荷平衡方面(例如，由于电荷空间分布的差的均匀性或者由于剩余缺陷的存在，尤其是在填充沟槽时的空隙)并未被证明是总体满意的。
具体而言，深沟槽的外延填充的步骤被证明是至关重要的，特别在相同的沟槽具有高的纵横比或形状系数(即深度和宽度之间的高比率)的情况下。实际上，如图2所突出显示的那样，由于反应气体浓度随着深度而降低，因此外延生长的速率(Vgrarth)随着沟槽中深度越深和与半导体材料晶片表面的距离越远而降低。因此，表面处沟槽的侧壁生长前沿可能在沟槽自己的填充完毕之前相接触；一旦填充工艺完成，则空隙可能因而留在已被填充的沟槽内部。这些空隙在一些情况下具有可能甚至大的和与相同沟槽的宽度相当的尺寸。这些空隙的存在，以及已填充的沟槽中的一般剩余缺陷可以危害所得的半导体器件的电学特性，例如反向偏置区中的电学特性。发明公开本发明的目的因此是全部或者部分解决之前所突出示出的问题，并且具体地在于提供一种制造工艺，该制造工艺将使得能够得到具有改良电学特性的器件，并且将有好的生产简易性和受控的制造成本。因此，根据本发明，基本如附加的权利要求书所限定地提供了一种用于制造半导体器件的工艺以及一种对应的半导体器件。
为了更好得理解本发明，现在仅通过非限制性示例并且参考所附附图来描述本发明的优选的实施例，其中图1和图2示出了关于半导体器件和常规类型的制造工艺的电学量和物理量的图表;图3a_图3g示出了根据本发明的一种实施例的在用于填充深沟槽的工艺期间由半导体材料制成的本体的示意截面图；图4示出了在图3a_图3g所示的填充工艺的子步骤期间采用的生长率和蚀刻速率的图；图5示出了在图3a_图3g所示的在填充工艺的子步骤期间采用的气流的比率图。图6a_图6g示出了根据本发明的一个不同实施例的在用于填充深沟槽的工艺期间，由半导体材料制成的本体的示意截面图；图7和图8示出了在填充深沟槽的工艺结束时提供的半导体器件的示意截面图；图9a和图9b分别示出了在第一变体实施例中，图8的半导体器件的边缘终止 (edge-termination)结构的截面和俯视图；以及图1Oa和图1Ob分别示出了在第二变体实施例中，图8的半导体器件的边缘终止结构的截面和俯视图。
具体实施例方式现在具体参照电荷平衡半导体器件的制造来描述根据本发明的一个实施例的制造工艺，其中具有给定的导电性的柱状结构在由相反导电性的半导体材料制成的本体内部形成，以用于平衡其总电荷。然而注意，将被描述的工艺发现了用于提供之前在半导体材料的本体内部所做成的深沟槽的均匀填充，无缺陷(也就是空隙)的整体应用。
图3a(未按比例绘制，后图亦然)示出了半导体材料(具体而言为硅)的晶片1，晶片I包括衬底Ia和在衬底Ia上设置的并且具有第一导电性类型(例如N型)的结构层2以及顶部表面2a ;例如，结构层2是之前在衬底Ia上生长的外延层。深沟槽4是在结构层2的深度方向(向着下面的衬底Ia)上垂直延伸(即在与图3a的截面垂直的方向)通过所述结构层2的表面部分。例如使用掩模和各向异性干法化学蚀刻(未在此详细描述)的光刻技术获得深沟槽4。图3a(随后的图也)更清晰地示出了晶片I的表面部分的放大图，其包含单对相邻的深沟槽4(在与将形成的半导体器件的两个对应带所对应的位置，如在下文中所阐明的那样)。然而清楚地是，下文中所描述的工艺步骤还考虑到了晶片I的其余部分。
深沟槽4具有基本垂直的侧壁(正交于顶部表面2a)，其有着关于同一个顶部表面2a的倾斜角度以及高的纵横比，该倾斜角度例如在88°和90°之间。例如，深沟槽4有30iim的深度以及1.5iim至3iim的宽度；或者10 y m的深度以及0. 5 y m至1. 5 y m的宽度(对应的深度因此为对应的宽度的例如十倍至二十倍)。如已知的那样，深沟槽4的宽度确定所得半导体器件的电压等级。例如，对于5 ii m的深度而言，其对应100V的电压等级，然而对于30 i! m的深度而言，其对应600V的电压等级。而且，所得半导体器件的截止电压可以根据结构层2的厚度而变化；例如，根据结构层2的厚度，所得器件的截止电压可以在100V和1500V之间变化。此外，两个相邻的深沟槽4之间的(平行于顶部表面2a并垂直于深度方向测量的)横向分离的距离例如在3iim和6iim之间；这个分离距离以及相同的深沟槽4的宽度限定最终的半导体器件(其实际上由多个基本结构组成)的结构的周期性。如图3b所示，该工艺继续进行深沟槽4的内部侧壁的表面处理步骤，具体而言包括在氢气环境下在高温度下(例如，从1000°C至1150°C )进行的退火热处理。这种处理使得能够去除由于之前的干法蚀刻(其导致了深沟槽4的形成)所造成的损伤并且可以去除侧壁上的表面粗糙(所谓的“扇形凹口(scallop)”)。在同一工艺步骤中，还会去除侧壁上可能的氧化物，其是在之前的工艺步骤中形成的，所以在这个步骤结束时侧壁是光滑且均匀的。具体而言，在同一反应器中，可以执行前述的退火，然后将再执行用于填充深沟槽4的外延生长。该工艺然后继续填充深沟槽4，具体而言通过用掺杂为第二导电性类型(在所述的示例中为P型(例如以硼离子掺杂))的单晶硅进行均匀外延填充，该均匀外延填充没有相同的深沟槽的空隙。具体而言，为了得到均匀填充的深沟槽4，本发明的一个方面构思在用于外延生长的反应环境内使用适当的化学蚀刻剂，该化学蚀刻剂同用于外延生长的源气体相混合，该化学蚀刻剂能够适当调节外延生长的速率。因此，为了得到同质填充的柱状结构，在沿着深沟槽4壁的外延生长与通过化学蚀刻同时去除所生长的层的一部分(和可能的已有材料)之间获得适当的动态平衡。换言之，本发明提出一种外延层生长的和外延层的同时蚀刻的原位平衡(in situ)(即，在外延生长的同一环境内获得的平衡)，以便以适当地并且动态地调节材料生长区和在填充步骤中的深沟槽4的形状，并且因此获得相同深沟槽4的均匀填充。
例如，本发明的一个方面构思使用盐酸(HCl)作为化学蚀刻剂，在反应环境下将其同硅源气体一起适当供应，硅源气体由例如二氯甲硅烷(DCS-SiH2Cl2)构成。如已突出示出的那样，盐酸(HCL)的作用在于例如以如下方式适当调节外延生长速率离表面距离越远，深沟槽4中外延生长会增加(因而反转由单独的外延生长提供的分布，见图2)。在反应环境下还存在着载体气体，其使能够调节反应剂类别的分压并且也参与到外延生长的整体反应中；例如，可以使用分子氢(H2)作为此种载体气体。如在下文中详述的那样，在用于外延生长的同一反应室内，还供应了适当的掺杂齐U，以便能够实现在每个深沟槽4内形成的柱状结构内所需要的掺杂剂分布。例如，为了这个目的使用了适当的乙硼烷(B2H6)流，其能够在深沟槽4内部正被形成的柱状结构内形成P型掺杂剂。根据本发明的一个独特方面，用于填充深沟槽4的外延生长的步骤以子步骤的序列衔接，在每个子步骤中，变化工艺条件，具体而言变化组合参与所得生长的各种气体的流。在各种子步骤内，在进行外延工艺期间，适当地利用蚀刻剂(该例中为HCl)和生长剂 (该例中为DCS的竞争行为，以便调节深沟槽4的形状和在相同的深沟槽4中生长的材料的形状，并且防止缺陷(具体而言为剩余间隙)的形成。一种实施例具体构思由外延生长来填充的步骤包括四个子步骤的序列，该四个子步骤在图4中在生长和蚀刻的对应速率方面被突出示出，每个步骤是独特的并且表征为蚀刻与外延生长之间的适当竞争行为，该竞争行为由在反应环境中的HCL流和DCS流之间的对应比率给出(比率Ohc1/Odcs)。具体而言，在第一子步骤期间，使用比率(例如，在4至9之间)的平均值，以便获得比结构层2的顶部表面2a处的生长速率更高的在深沟槽4底部的生长速率(再次注意，反应类别的适当平衡，因而能够实现外延生长的通常分布的反转，其中在表面处的生长速率高于在底部处的生长速率)。另外，在该第一子步骤中，确定在顶部表面2a处尤其是在横向上更高的蚀刻速率。一般地，在第一子步骤期间，该工艺会在生长方式(regime)的任何情况下演变，即，其中外延材料的生长与生长出的(和可能的已存在的)材料的蚀刻相比具有优势。如图3c所示，在填充工艺的第一子步骤之后，在深沟槽内形成外延硅的填充层6(具体而言是单晶硅)，并且以非选择性的方式也在顶部表面2a上形成外延硅的填充层6 (具体而言是单晶硅)。填充层6包括在每个深沟槽4内的填充区6a，填充层6覆盖每个深沟槽4的内部侧壁及其底部。具体而言，由于HCl流所施加的竞争性蚀刻活动，深沟槽4和对应的填充区6a具有如下轮廓，该轮廓为锥形、向外张开或为漏斗形，从而在相应的开口处从表面向底部变窄。等同地，深沟槽4和对应的填充区6a在表面处具有如下侧壁，该侧壁具有表示为I1的第一倾斜度以及相同的沟槽的其余部分的比第一倾斜度小(关于竖直方向或深度方向)的、表示为i2的第二倾斜度。实际上，蚀刻在深沟槽4的表面比在底部有着更大的影响，可能还会引起横向去除结构层2 (设置在两个相邻的深沟槽4中间)的表面材料的一部分，即外延生长之前存在的材料。在随后的第二工艺子步骤(要注意的是从一个子步骤到下一个的转变基于部分填充的沟槽的形状的演变以及外延硅的生长厚度的演变确定)中，再次参见图4，使用了Ohc1/Odcs比率的较高值(例如从9至12)，以便获得结构层2的顶部表面2a处蚀刻(以及材料去除)和在深沟槽4底部处的外延生长的主要效果。具体而言，该竞争性过程在深沟槽4的表面区中演变为蚀刻方式(即，与生长相比蚀刻更有优势)，而该竞争性过程在深沟槽4的深处区中演变为生长方式(即，总体来说，与蚀刻相比生长更有优势)。如图3d所示，此工艺子步骤需要重建深沟槽4和同一深沟槽4内的填充区6a，其假定了“V”分布，S卩，具有从表面到底部的、同样关于竖直方向的增加的倾斜度(例如，倾斜度的角度在80°和87°之间)的侧壁。在对应于深沟槽4底部的区域中具体发生了填充区厚度6a的增加，以及深沟槽4的开口宽度的增加(由于生长的外延层和可能的结构层2的已存在的表面材料的横向方向的蚀刻)。再一次地，深沟槽4和对应的填充区域6a具有在顶部表面2a处的锥形的特征分布。在第三工艺子步骤中，在前述第二子步骤之后(再次参见图4)，应用与在第一子·步骤期间使用的蚀刻/生长条件基本等同的蚀刻/生长条件，即，均值的比率Ora/CDdcs并不远小于在前述的第一子步骤中所用的均值的比率(例如，从3至8)。此比率同样决定生长方式贯穿深沟槽4的深度(因为在底部上的外延材料的生长而同时明显减少的深度)，以及高于表面生长速率的底部生长速率。如图3e所示，填充工艺的第三子步骤引起了深沟槽4的基本完整填充，其中对应的填充区6a以均匀且整体无空隙的方式占据深沟槽4的内部。在第三子步骤结束时，深沟槽4可以仍呈现在顶部表面2a处的凹处(即小深度的未被填充的区域)。尤其注意，该基本完整并且均匀填充是在之前的工艺子步骤期间(如之前所突出的那样)重建深沟槽4和在深沟槽4内的外延生长的形状以便不引起在底部已发生填充之前的从侧壁的生长的前沿的过早闭合的效果。该工艺终止于以完整生长方式执行的过度生长的第四子步骤，S卩，具有低值的比率①m/Oio，该比率小于之前子步骤采取的值(例如，从2至4)。具体而言，贯穿深沟槽4的未被对应的填充区6a所占据的深度地确定基本均匀生长速率。如图3f所示，此子步骤确定深沟槽4的有效完整填充和结构层2内的柱状结构的形成，结构层2由均匀、紧凑且无空隙的外延材料所构成。注意，柱状结构8具有在对应于结构层2的顶部表面2a的区域中的突起(swelling)。填充工艺终止于可能的表面平坦化(CMP-化学机械平坦化)步骤，如图3g所示，为了去除顶部表面2a上的填充层6和前述的柱状结构8的突起并且使结构层2的顶部表面2a平坦化。在填充工艺结束时，柱状结构8还有适当的掺杂等级和分布，如之前所提到的那样，其由如下方法所得到，即在与外延生长被执行的相同的反应环境下提供适当的掺杂剂类别的流(因此与深沟槽4的外延填充同时获得柱状结构8的掺杂，其被材料的伴生蚀刻所调节)。例如，在一种可能的实施例中，柱状结构8具有如下掺杂等级平衡存在于结构层2中的电荷，因此提供电荷平衡的结构，而且柱状结构8还具有竖直贯穿其深度地均匀的掺杂分布。具体而言，掺杂因数可以表达为掺杂剂类别(在这种情况下为乙硼烧，Ob2h6)的流以及在反应环境中供应的剩余类别的总流之间的比率
权利要求
1.一种用于制造半导体器件(10 ;10')的工艺，包括以下步骤 提供具有至少一个深沟槽(4)的半导体材料本体(2)，所述至少一个深沟槽(4)从所述半导体材料本体(2)的顶部表面(2a)开始延伸通过所述半导体材料本体；以及 经由半导体材料的外延生长填充所述深沟槽(4)，从而在所述半导体材料本体(2)内形成柱状结构(8)， 其特征在于包括如下步骤通过对正经历外延生长的所述半导体材料的伴生化学蚀刻调节所述外延生长，以便获得无空隙的、紧凑填充的所述深沟槽(4)。
2.根据权利要求1所述的工艺，其中所述填充步骤包括在用于外延生长的反应环境中引入用于所述外延生长的源气体流；并且所述调节步骤包括在与所述外延生长的反应环境相同的反应环境中弓I入被设计成与所述源气体流混合的蚀刻气体流。
3.根据权利要求2所述的工艺，其中所述半导体材料是硅，所述源气体是二氯甲硅烷(DCS-SiH2Cl2)，并且所述蚀刻气体是盐酸(HCl)。
4.根据权利要求2或3所述的工艺，其中所述调节步骤包括调整所述源气体流和所述蚀刻气体流之间的比率，以便限定需要的生长/蚀刻方式，所述生长/蚀刻方式沿所述深沟槽⑷的深度可变。
5.根据权利要求4所述的工艺，其中所述调整步骤包括调整所述源气体流与所述蚀刻气体流之间的比率，以便限定所述半导体材料在所述深沟槽(4)的设置在距所述顶部表面(2a) 一定距离处的底部处的生长速率比在所述顶部表面(2a)处更高。
6.根据权利要求4或5所述的工艺，其中在所述提供半导体材料的本体的步骤结束时，所述深沟槽(4)具有宽度和侧壁，所述宽度具有在所述顶部表面(2a)处与所述顶部表面(2a)平行测量的初始值，所述侧壁的倾斜度具有关于垂直于所述顶部表面(2a)的方向测量的初始值；并且其中所述调节步骤包括修改所述深沟槽(4)的形状，以便与所述初始值相比增加在所述顶部表面(2a)处的所述宽度，并且以便与所述初始值相比增加所述倾斜度。
7.根据权利要求2至6中任一项所述的工艺，其中所述调节步骤包括多个子步骤，每个子步骤由在用于所述外延生长的所述反应环境中供应的所述源气体流和所述蚀刻气体流之间的相应比率区分。
8.根据权利要求7所述的工艺，其中所述多个子步骤包括 第一子步骤，以贯穿所述深沟槽(4)的深度并且确定所述半导体材料在所述深沟槽(4)的、设置在距所述顶部表面(2a) —定距离处的底部的生长速率高于在所述顶部表面(2a)处的生长速率的生长方式实施； 第二子步骤，在所述第一子步骤之后，以针对所述深沟槽(4)的设置在所述顶部表面(2a)附近的一部分并且确定所述半导体材料在所述顶部表面(2a)的蚀刻速率高于在所述深沟槽(4)的所述底部的蚀刻速率的蚀刻方式实施；以及 第三子步骤，在所述第二子步骤之后，以贯穿所述深沟槽(4)的深度并且确定基本完整填充所述深沟槽(4)的生长方式实施。
9.根据权利要求8所述的工艺，其中所述多个子步骤还包括 第四子步骤，在所述第三子步骤之后，以贯穿所述深沟槽(4)的剩余深度并且确定所述深沟槽(4)的完整填充和在所述半导体材料本体(2)内形成所述柱状结构(8)的生长方式实施，所述剩余深度是在所述第三子步骤之后留下的。
10.根据权利要求2-9中任一权利要求所述的工艺，还包括掺杂所述柱状结构(8)的步骤；所述掺杂步骤包括在用于外延生长的所述反应环境中弓I入掺杂剂气体流以实施对正经历外延生长的所述半导体材料的掺杂的步骤，所述掺杂剂气体流被设计成在与所述外延生长的反应环境相同的反应环境中与所述源气体流和所述蚀刻气体流相混合。
11.根据权利要求10所述的工艺，其中所述掺杂步骤包括在所述外延生长期间，以考虑由所述蚀刻气体引起的所述掺杂剂气体的消耗的影响的方式根据所述蚀刻气体流的变化来变化所述掺杂剂气体流。
12.根据权利要求11所述的工艺，其中所述掺杂步骤包括贯穿所述柱状结构(8)的深度均匀分布掺杂所述柱状结构(8);以及其中所述变化步骤包括在所述外延生长期间以对应于所述蚀刻气体流的变化的方式变化所述掺杂剂气体流。
13.根据权利要求10-12中任一项所述的工艺，其中所述掺杂剂气体为乙硼烷(B2H6)15
14.根据前述权利要求中任一项所述的工艺，还包括，在所述填充步骤之前，在所述半导体材料本体(2)的所述顶部表面(2a)上形成掩模层(9)的步骤，所述掩模层(9)具有在对应于所述深沟槽(4)的区域中的开口 ；以及其中在存在所述掩模层(9)的情形下，在所述深沟槽(4)内以选择性的方式产生所述外延生长，从而实施所述填充步骤。
15.根据前述权利要求中任一项所述的工艺，其中，在所述提供所述半导体材料本体(2)的步骤结束时，所述半导体材料本体(2)具有多个深沟槽(4)，所述多个深沟槽从所述顶部表面(2a)开始通过所述半导体材料本体(2)延伸；以及所述填充步骤包括使用相同的半导体材料的外延生长来填充所述深沟槽(4)，以便形成在所述半导体材料本体(2)内的多个柱状结构(8)，从而具有平衡所述半导体材料本体(2)的相反类型的电荷量的掺杂。
16.一种半导体器件(10;10')，包括半导体材料本体(2)，具有至少一个柱状结构(8)，所述至少一个柱状结构(8)从所述半导体材料本体(2)的顶部表面(2a)开始延伸通过所述半导体材料本体(2);以及至少一个器件区域(12)，具有给定掺杂，设置为与所述柱状结构(8)直接接触， 其特征在于所述柱状结构(8)包括紧凑并且无空隙的、外延生长半导体材料的区域。
17.根据权利要求16所述的器件，其中所述半导体材料本体(2)包括多个柱状结构(4)，所述多个柱状结构(4)从所述顶部表面(2a)开始延伸通过所述半导体材料本体；所述柱状结构(8)具有平衡所述半导体材料本体(2)的相反类型的电荷量的掺杂。
18.根据权利要求16或17所述的器件，其中所述半导体器件(10;10')是电荷平衡功率器件，其选自MOSFET、IGBT以及双极晶体管。
全文摘要
一种用于制造半导体器件(10；10‘)的工艺构思如下步骤提供具有至少有一个深沟槽(4)的半导体材料本体(2)，该深沟槽(4)从本体顶部表面(2a)开始延伸通过半导体材料的所述本体；以及经由半导体材料外延生长填充深沟槽(4)，因而在半导体材料本体(2)内形成柱状结构(8)。制造工艺进一步构思通过对正在外延生长的半导体材料的伴生化学蚀刻调节外延生长以获得无空隙紧凑填充的深沟槽(4)的步骤；具体而言，蚀刻气体流被导入至与外延生长同一反应环境中，其中源气体流被提供用于相同的外延生长。
文档编号H01L21/20GK103026461SQ201180036813
公开日2013年4月3日 申请日期2011年7月26日 优先权日2010年7月26日
发明者M·G·萨吉奥, D·穆拉比托, L·菲奥里, G·莫拉莱, G·阿里纳 申请人:意法半导体股份有限公司