专利名称：半导体元件的利记博彩app
技术领域：
本发明涉及半导体元件。尤其涉及用于高耐压、大电流的宽带隙半导体元件(功率半导体器件)。
背景技术：
根据现有的功率电子技术，在电压变换电路等中在进行高耐压/大电流控制时，一般而言使用Si半导体元件。尤其是，作为被用作电压变换电路的开关的Si晶体管，采用可控制高耐压/大电流、且导通(ON)电阻小的IGBT(绝缘栅型双极性晶体管)。也可以说在600V以上的耐压、IOA以上的电流的控制中必须采用具有纵型结构的Si-IGBT。在该纵型Si-IGBT的元件结构中，包含对电流进行0N/0FF切换的栅极在内的元件的上面的结构与作为绝缘栅极的金属-绝缘体-半导体场效应晶体管 (MISFET =Metal-Insulator-Miconductor FET)的栅极沟道部分相同，通常作成与纵型的 DIMISFET(双注入(double-implant)MISFET)结构同等的结构。图7(a)的剖视图示出Si半导体元件(Si-IGBT或者MISFET) 1100的构成。半导体元件1100由硅(Si)半导体构成，在为IGBT的情况下具有在P型的Si基板110 (MISFET的情况下为n+Si基板)之上层叠了 η—漂移层120的结构。如图7(b)的俯视图所示，在η—漂移层120的上部的一部分形成有ρ体区域130，在从与基板的主面垂直的上方向看到的ρ体区域130的俯视图中成为内部的区域的上部形成有ρ体接触区域132与η+源极区域140。在ρ体接触区域132及η+源极区域140之上形成有源极电极145。在ρ体区域 130的表面具有沟道区域151，进而在沟道区域151之上形成有栅极绝缘膜160及栅极电极 165。在从与基板的主面垂直的上方向看到的俯视图中，存在漂移层120的表面未形成ρ体区域130的η区域。将漂移层120中的夹持ρ体区域130的部分称为JFET区域121。进而，在Si基板110的背面形成有漏极电极170。另外，在为IGBT的情况下，源极电极145、 漏极电极170分别成为发射极电极、集电极电极。切换动作指的是在按照漏极电极170成为正侧的电位、源极电极145成为负侧的电位的方式施加DC电压的情况下，根据被施加在源极电极145-栅极电极165之间的电压可以对电流进行0N/0FF。沟道区域151按照栅极电极165侧成为正的方式在源极电极 145-栅极电极165之间施加了阈值电压以上的电压的情况下被耗尽化，进而成为反转区域。此时，经由沟道区域151，电子能够从源极区域140向JFET区域121移动，由此流过电流。在源极电极145-栅极电极165之间未施加电压的情况下(提供OV的栅极电位的情况下)，P体区域130的表面并不是电子能够移动的状态。因此，源极区域140与JFET区域 121之间不会有电流流动，作为晶体管而为截止(OFF)状态。在栅极电位为OV的情况下将晶体管为截止的状态称为“常截止(normally-off) ”，作为要求在不经意的情况下绝对不会有电流流动的安全动作的高耐压的功率器件而言，是被强烈要求的特性。在此，考虑流过大电流的情况，图7(c)所示，有时附加沟道层150。通过向ρ体区域130与栅极绝缘膜160的界面导入n_沟道层150，从而可以降低伴随于电子移动的电阻
4(导通电阻)。基于该η—沟道层150的导入而引起的导通电阻降低和所述常截止动作存在权衡(trade-off)的关系，故要求严格的沟道层的设计。如上所述，切换动作是对漏极电极170施加正侧的DC电压、对源极电极145施加负侧的DC电压时的动作。在施加了相反的DC电压(对漏极电极170施加负的DC电压，对源极电极145施加正的DC电压)时，MISFET进行二极管动作。该状况是由以下原因导致的通过MISFET1100的ρ体区域130与η—漂移层120之间的ρη结而形成体二极管180。也就是说，源极电极145因为经由ρ体接触区域132而与ρ体区域130进行欧姆接合，所以若施加相反的DC电压(对漏极电极170施加负的电压，对源极电极145施加正的电压)，则在源极电极145与漏极电极170之间流过体二极管180的ρη结的正向电流。也就是说，在对漏极电极170施加了正的电压、对源极电极145施加了负的电压的情况下，纵型的MISFET1100作为由栅极电极165的电位控制的开关而动作，在对漏极电极170施加了负的电压、对源极电极145施加了正的电压的情况下，纵型的MISFET1100作为二极管而动作。在流过二极管的正向电流的情况下，产生Si半导体的内部(built-in)电压(约IV)以上的电压。在将根据直流电压而输出交流电流的称为逆变器的电力变换电路中，例如在为与电动机的绕组等的具备电感分量的L负载(感应负载)对应的输出的情况下，有时施加与开关动作时相反的电压，还有时流过上述体二极管的正向电流。再有，在Si半导体中，利用图7(c)的纵型的MISFET的结构，发明了可以进行二极管动作的伪肖特基二极管(Pseudo-khottky Diode)(专利文献1)。虽然该元件进行与对漏极电极170施加了负的电压、对源极电极145施加了正的电压时的二极管动作同等的动作，但是被设计为电流主要流过沟道层150而非体二极管180。关于沿着与晶体管动作时流过的电流的方向相反的方向而在沟道层150中流过的电流，在按照漏极电极170成为负、源极电极145成为正的方式施加了电压的情况下，即使为Si半导体的内部电压(约IV)以下的电压，电流也可以开始流动，可以设计为电流不通过体二极管。在上述的纵型MISFET或伪肖特基二极管中，沟道层的设计也与MOS界面的设计相关联，原理复杂，是基于庞大的实际测量数据而得到的经验进行的设计。以往，采用厚度为0. Iym以上、浓度为η型且为2 X IO17CnT3以下的沟道层。再有，作为相关联技术，专利文献2中公开了利用Si的MOS型二极管，专利文献3中公开了利用SiC的MOS型晶体管。现有技术文献专利文献专利文献1 美国专利第5818084号说明书专利文献2 日本特开2009-065185号公报专利文献3 日本特表2010-509771号公报
发明内容
发明要解决的技术问题如上所述，若将用于高耐压、大电流的Si半导体元件(功率器件)的MISFET、IGBT作为切换元件来使用，并制作逆变器等的电力变换电路，则例如在为与电动机的绕组等的L负载对应的输出的情况下，需要与上述切换元件并联地附加二极管。这是因为在切换电路中，需要在被施加了与原来的切换动作时相反的极性的电压的状态下流过电流。在此，具有 600V以上的耐压的二极管因为通常的肖特基二极管的耐压较低而需要利用pn结二极管。 在Pn 二极管中流过电流的期间内，少数载流子从pn结向二极管的η—漂移层注入。若在该二极管动作之后立刻施加反向偏置的电压，则因为长寿命的少数载流子的关系，所以恢复时间变长，产生大的恢复电流，涉及到损耗增大，成为技术问题了。为了缩短少数载流子的寿命，虽然可以进行由粒子线照射等的结晶缺陷导入而引起的重新结合的促进，但是并未达到解决技术问题的程度，即并未达到使恢复时间足够小且损耗不会成为问题的程度。再有，在电流少的情况下，若取代现有的pn结二极管而采用上述的伪肖特基二极管，则因为不会引起少数载流子的注入，所以可以解决上述恢复的问题，但电流例如若增大到IOA以上，则即使是伪肖特基二极管，在寄生的体二极管中也会有电流流动，少数载流子从体二极管的Pn结向η—漂移层注入，因为长寿命的少数载流子的关系，所以恢复时间变长，产生大的恢复电流，涉及到损耗增大，成为技术问题了。再有，该伪肖特基二极管的成本也高，以至于在工业上并未达到广泛使用的程度。在此，若利用背景技术中描述的MISFET的体二极管而使二极管电流流过，则构成电路的元件数减少且成本也被抑制，因此是有效的，但会产生接下来所述的各种问题。 尤其是在高耐压、大电流的切换中，若使体二极管导通(ON)而流过电流，则少数载流子从 MISFET的pn结向n_漂移层120特别多地注入，因为长寿命的少数载流子的关系，所以恢复时间变长，产生大的恢复电流，涉及到损耗增大，成为技术问题。因为MISFET的制造工艺复杂，所以向体二极管导入现有的pn结二极管这样的结晶缺陷等所导致的少数载流子的寿命控制比较困难，恢复时间长、恢复损耗也非常大是比较普通的，成为技术问题。进而，虽然也考虑到将上述MISFET与伪肖特基二极管一体化，但是在同一结构中达成MISFET动作与伪肖特基二极管是不可能的，也没有相关的报告。只能采取单纯地将作为MISFET而动作的微小元件与作为伪肖特基二极管而动作的微小元件并联地排列达一体化的结构，故难以小型化，从而成为问题。实际上，不怎么能够降低作为切换元件的MISFET 与作为二极管的伪肖特基二极管的元件的面积相加得到的总面积。虽然由碳化硅半导体元件形成的MISFET与伪肖特基二极管均已经有报告(专利文献3)，但在此描述一下在元件结构中MISFET动作与伪肖特基二极管动作存在权衡的关系。也就是说，正如在与上述的Si半导体有关的说明中所描述的那样，已经阐述了 在同一结构中，以能够在工业上使用的高性能来实现MISFET动作与伪肖特基二极管是不可能的。针对采用上述的纵型的MISFET的结构并进行二极管动作的伪肖特基二极管、针对Si的元件(专利文献2)及SiC的元件(专利文献3)都有公开。公开了这些二极管可以设计正向电流的电气特性(进行二极管动作时流出正方向的电流的源极-漏极电压VfO) (专利文献3的段落W097])。也就是说，在比pn 二极管的内部电位还小的源极-漏极电压VfO下，可以流过二极管电流。在专利文献3的段落W100]中也公开了 利用上述的纵型的MISFET的结构并进行二极管动作的伪肖特基二极管可以设计合并阈值电压调整/S^ 沟道层，通过在源极-栅极之间施加电压，从而也可以作为原来的MISFET起作用。该专利中的沟道层的浓度与膜厚的控制范围分别为IXlO15 5X1017cnT3、0.05 Ιμπι的范围(专利文献3的段落WlOl])，公开了“MISFET调整功能的要件和反向传导WR功能的要件处于权衡的关系”。
也就是说，示出在该现有例所公开的结构中，作为沟道层采用的是厚度为0. 05 μ m以上、浓度为η型且为5 X IO17CnT3以下的膜，通过上述的Si半导体的MISFET或者伪肖特基二极管的结构的延长来形成元件。本发明是鉴于上述事情而进行的，其主要目的在于提供一种不但具有晶体管特性且也能作为二极管起作用，而且晶体管的阈值电压与二极管的启动电压并未处于权衡的关系的半导体元件。用于解决技术问题的技术手段本发明的半导体元件，其包括金属-绝缘体-半导体场效应晶体管，其中，所述金属-绝缘体-半导体场效应晶体管具备宽带隙半导体，其具有第1导电型的体区域、与所述体区域的至少一部分接触的第2导电型的源极区域、借助所述体区域的一部分而与所述源极区域分离开的第2导电型的漂移区域、以及和位于所述源极区域与所述漂移区域之间的所述体区域的所述一部分的表面相接的第2导电型的沟道层；与所述沟道层的表面相接的绝缘膜；隔着所述绝缘膜而与所述沟道层对置的栅极电极；与所述源极区域接触的源极电极；以及与所述漂移区域电连接的漏极电极，若将以所述源极电极的电位为基准的所述漏极电极的电位定义为Vds，将以所述源极电极的电位为基准的所述栅极电极的电位定义为Vgs，将所述金属-绝缘体-半导体场效应晶体管的栅极阈值电压定义为Vth，将从所述漏极电极流向所述源极电极的电流的流向定义为正向，将从所述源极电极流向所述漏极电极的电流的流向定义为反向，则在Vgs彡Vth的情况下，所述金属-绝缘体-半导体场效应晶体管经由所述沟道层将所述漏极电极与所述源极电极之间导通，所述金属-绝缘体-半导体场效应晶体管作为在0伏特< Vgs < Vth之时在所述正向上不流过电流、在Vds < 0伏特之时从所述源极电极经由所述沟道层而向所述漏极电极以所述反向流过电流的二极管发挥功能，在以所述源极电极的电位为基准的所述栅极电极的电位Vgs是0伏特之时，借助所述体区域的所述一部分与所述沟道层之间的pn结，在所述沟道层的至少一部分形成在整个厚度方向上被耗尽化的厚度为Dc的耗尽层，并且在所述体区域的所述一部分形成距离所述pn结的接合面的厚度为Db的耗尽层，在将所述宽带隙半导体的介电常数设为ε s，将所述绝缘膜的介电常数及厚度分别设为ε i及Di，将Dc与Db之和设为Ds，将所述二极管的启动电压的绝对值设为VfO时，满足:Ds < Di · ε s/( ε i (2/VfO-l))。在某一实施方式中，所述宽带隙半导体由碳化硅形成，在将所述体区域的掺杂物浓度设为Nb，将所述沟道层的掺杂物浓度设为Nc时，满足:VfO < 1 伏特；Ds < 2Di ；Nb > 1 X IO17CnT3 ；以及 Nc > 1 X IO17CnT3。在某一实施方式中，若将所述体区域的掺杂物浓度设为Nb，将所述沟道层的掺杂物浓度设为Ne，将所述pn结的内部电位设为Η ，将元电荷设为q，则满足(1+( ε s/ε i) · (Di/Ds)) > 2/(Pbi-(0. 5q/ ε s) · (Nb · Db (Db+2Dc) -Nc · Dc2)) > 2。
在某一实施方式中，所述宽带隙半导体由碳化硅形成，在将所述体区域的掺杂物浓度设为Nb，将所述沟道层的掺杂物浓度设为Nc时，满足=VfO < 0. 5 伏特；Ds < (2/3) · Di ;Nb > 1 X IO18CnT3 ；以及 Nc > 1 X 1018cnT3。某一实施方式中，若将所述体区域的掺杂物浓度设为Nb，将所述沟道层的掺杂物浓度设为Ne，将所述PN结的内部电位设为Η ，将元电荷设为q，则满足(1+( ε s/
ε i) · (Di/Ds)) > 2/(Pbi-(0. 5q/ ε s) · (Nb · Db (Db+2Dc) -Nc · Dc2)) > 4。某一实施方式中，Ds大于14nm。某一实施方式中，Nb及Nc中的至少一方在1.4X IO19CnT3以下。某一实施方式中，所述宽带隙半导体由碳化硅形成，Ds小于50nm。发明效果根据本发明，能够提供在由pn结构成的体二极管中几乎没有流过二极管电流且稳定地动作的纵型的MISFET。
图1是本发明的实施方式中的半导体元件的剖面概略图。图2是将图1的一部分放大后的示意性剖视图。图3 (a)、(b)、(c)、(d)分别是表示在本实施方式中使ρ体浓度(Nb)变化并使沟道层的浓度(Ne)与膜厚(Dc)变化之际的阈值(横轴)与VfO(纵轴)的关系的曲线图。图4是表示在本实施方式中用于达成VfO = IV的范围的曲线图，(a)是表示沟道层的浓度(Ne)与膜厚(Dc)的曲线图，(b)是表示沟道层的浓度(Ne)与阈值(Vth)的曲线图，(c)是表示阈值(Vth)大于2V的沟道层浓度(Ne)的有效区域的曲线图。图5是表示在本实施方式中用于达成VfO = 0. 5V的范围的曲线图，(a)是表示沟道层的浓度(Ne)与膜厚(Dc)的曲线图，(b)是表示沟道层的浓度(Ne)与阈值(Vth)的曲线图，(c)是表示阈值(Vth)大于2V的沟道层浓度(Ne)的有效区域的曲线图(无有效区域)。图6是表示本实施方式中的沟道层浓度(Ne)、沟道层的厚度(Dc)及阈值(Vth)的关系的曲线图。图7(a)是半导体元件的以往例的剖面概略图，(b)是半导体元件的以往例的俯视概略图，(c)是在(a)的半导体元件中设置了沟道层的半导体元件的剖面概略图。
具体实施例方式以下，对基于本发明的半导体元件的实施方式进行说明。首先，参照图1对本实施方式中的半导体元件的构成例进行说明。本实施方式的半导体元件是碳化硅半导体元件(功率半导体器件)，包括金属-绝缘体-半导体场效应晶体管(MISFET) 1000。MISFET的代表性例子为M0SFET。如图1所示，MISFET1000的碳化硅半导体部分具有第1导电型的体区域130 ’与体区域130的至少一部分接触的第2导电型的源极区域140 ；借助体区域130的一部分而与源极区域140分离开的第2导电型的漂移区域120 ；以及和位于源极区域140与漂移区域120之间的体区域130的所述一部分的表面相接的第2导电型的沟道层150。
MISFET1000还具备与沟道层150的表面相接的绝缘膜160 ；隔着绝缘膜160而与沟道层150对置的栅极电极165 ；以及与源极区域140接触的源极电极145。在本实施方式中，具有上述的漂移区域120等的碳化硅半导体部分由第2导电型的碳化硅半导体基板Iio支承，在基板110的背面设置有漏极电极170。漏极电极170和漂移区域120电连接。在本说明书中，将以源极电极145的电位为基准的漏极电极170的电位定义为Vds，将以源极电极145的电位为基准的栅极电极165的电位定义为Vgs，将MISFET1000的栅极阈值电压定义为Vth，将从漏极电极170流向源极电极145的电流的流向定义为“正向”，将从源极电极145流向漏极电极170的电流的流向定义为“反向”。在Vgs彡Vth的情况下，MISFET1000经由沟道层150而将漏极电极170与源极电极145之间导通。另一方面，MISFET1000作为在0伏特彡Vgs < Vth之时在“正向”上不流过电流、在Vds < -VfO伏特之时从源极电极145经由沟道层150而向漏极电极170以“反向”流过电流的二极管发挥功能。在“反向” 二极管有电流流过时，对于二极管而言，不用说就是流过“正向电流”。以下，在本说明书中，在晶体管截止(OFF)之时，将经由沟道层150而从源极电极145向漏极电极170流过电流的二极管称为“沟道二极管”。本发明的“沟道二极管”与伪肖特基二极管同样，在小电流的情况下不用说在pn结的体二极管中没有电流流动，但是即使变为大电流，pn结的体二极管中也不会有电流流动，这是在现有的Si的伪肖特基二极管中不存在的特征。在以源极电极145的电位为基准的栅极电极165的电位Vgs为0伏特之时，借助体区域130的所述一部分与沟道层150之间的pn结，在沟道层150之中的从与沟道层150的主面垂直的方向看到的俯视图中的至少一部分，形成在整个厚度方向上被耗尽化的厚度为Dc的耗尽层。再有，此时，在体区域130的所述一部分形成距离pn结的接合面厚度为Db的耗尽层。本实施方式中，在将作为碳化硅半导体的“宽带隙半导体”的介电常数设为ε s，将绝缘膜160的介电常数及厚度分别设为ε i及Di，将Dc与Db之和设为Ds，将所述二极管的启动电压的绝对值设为VfO时，在本实施方式的半导体元件中满足Ds < Di · es/(ei(2/VfO-I))。在此，二极管的启动电压，在使相对于源极电极145的漏极电极170的电位自0伏特开始下降时为电流开始从源极电极145流向漏极电极170的电位的大小。若向二极管施加VfO以上的正向电压，则在二极管中流过正向电流。若依据上述的定义，则该正向电流对于半导体元件而言成为“反向”流过的电流。图2是示意性地表示在Vgs = 0伏特之时被图1的虚线部围起来的区域(M0S型结构部)内所形成的耗尽层的放大图。如图2所示，借助体区域130与沟道层150之间的pn结而形成了在沟道层150的整个厚度方向上被耗尽化的厚度为Dc的耗尽层，在体区域130形成了距离pn结的接合面的厚度为Db的耗尽层。这样，本实施方式中的半导体元件包括第2导电型的碳化硅半导体基板110 ；和在基板110的表面上形成的由第2导电型的碳化硅构成的漂移区域120。第2导电型的漂移区域120由在基板110上形成的碳化硅层之中、形成有第1导电型的体区域130的部分以外的部分(第2导电型部分)构成。为了方便，有时将形成有“漂移区域120”及“体区域130”的碳化硅层称为“漂移层”。本实施方式的碳化硅半导体基板110为η+基板(n+SiC基板)，漂移区域120为 n_区域。即，在本实施方式中，第2导电型为η型，第1导电型为ρ型。η型与ρ型也可以相互替换。另外，“η+”或者“η—”的符号中的、上标“ + ”或者“-”的标记表示杂质的相对浓度。 “η+”意味着与“η”相比η型掺杂物浓度高，“η_”意味着与“η”相比η型掺杂物浓度低。如上所述，在漂移层形成有第1导电型的ρ体区域130，在ρ体区域130内形成有第2导电型的源极区域140。源极区域140为η+型。ρ体区域130有时也被称为ρ体层。 再有，P体区域130有时也被称为ρ基极区域。在ρ体区域130形成有ρ+型的ρ+接触区域132。在源极区域140上形成有源极电极145。源极电极145形成在η+源极区域140及ρ+接触区域132的表面，并和η+源极区域140及ρ+接触区域132双方进行电接触。ρ+接触区域132还和ρ体区域130电接触。另外，在P体区域130的掺杂物浓度足够高的情况下，也可以省略ρ+接触区域132，采取源极电极145与ρ体区域130直接相接的构成。η_漂移区域120的表面部之中的夹持ρ体区域130的区域作为(Junction Field-Effect Transistor)区域121发挥功能。该区域由漂移区域120构成，因此为了降低 JFET区域121中的电阻，也可以借助离子注入等导入第2导电型的掺杂物(在此为η型)， 使得掺杂物浓度比漂移区域120的其他部分还高。在漂移区域120上，η型的沟道层150与ρ体区域130及η.源极区域140的至少一部分相接而形成。本实施方式中的沟道层150，在形成有ρ体区域130及η+源极区域140 的漂移层之上例如通过外延生长而形成。沟道层150，如图7(c)中所例示的那样，也可以是在ρ体区域130的上部注入η型杂质而形成的区域。在沟道层150之上形成有栅极绝缘膜160。在栅极绝缘膜160之上形成有栅极电极165。在基板110的背面形成有漏极电极 170。本发明者们通过对MISFET的沟道周边的结构中的FET动作与伪肖特基二极管动作详细地进行分析，从而发现了下述的动作原理，并基于该发现，发明了能够作为MISFET 且能够作为二极管动作的新的半导体元件。即，针对在二极管中流出正向电流的漏极电极-源极电极间的最低电压VfO而导出了一般式(后述的式7)。进而，针对作为MISFET动作而言重要的、使晶体管导通的对栅极电极施加的施加电压Vth与VfO的关系，导出一般式 (后述的式8)，发现了 MISFET的动作与二极管的动作不权衡而双方成立的结构。以下，对本发明的动作原理进行说明。如上所述，在以源极电极145的电位为基准的栅极电极165的电位Vgs是0伏特之时，借助体区域130与沟道层150之间的ρη结，形成了沟道层150的至少一部分在整个厚度方向上被耗尽化的厚度为Dc的耗尽层(图幻。再有，此时，在体区域130形成了距离 ρη结的接合面的厚度为Db的耗尽层。因此，用下式来表示在半导体中形成的耗尽层的合计
厚度Ds。[数学式1]Ds = Dc+Db ...(式 1)对于MISFET的沟道层150周边的耗尽层来说，需要下述关系成立。
[数学式2]
权利要求
1.一种半导体元件，其包括金属-绝缘体-半导体场效应晶体管，其中， 所述金属-绝缘体-半导体场效应晶体管具备宽带隙半导体，其具有第1导电型的体区域、与所述体区域的至少一部分接触的第2导电型的源极区域、借助所述体区域的一部分而与所述源极区域分离开的第2导电型的漂移区域、以及和位于所述源极区域与所述漂移区域之间的所述体区域的所述一部分的表面相接的第2导电型的沟道层；与所述沟道层的表面相接的绝缘膜； 隔着所述绝缘膜而与所述沟道层对置的栅极电极； 与所述源极区域接触的源极电极；以及与所述漂移区域电连接的漏极电极，若将以所述源极电极的电位为基准的所述漏极电极的电位定义为Vds，将以所述源极电极的电位为基准的所述栅极电极的电位定义为Vgs，将所述金属-绝缘体-半导体场效应晶体管的栅极阈值电压定义为Vth，将从所述漏极电极流向所述源极电极的电流的流向定义为正向，将从所述源极电极流向所述漏极电极的电流的流向定义为反向，则在Vgs彡Vth的情况下，所述金属-绝缘体-半导体场效应晶体管经由所述沟道层将所述漏极电极与所述源极电极之间导通，所述金属-绝缘体-半导体场效应晶体管作为在0伏特< Vgs < Vth之时在所述正向上不流过电流、在Vds < 0伏特之时从所述源极电极经由所述沟道层而向所述漏极电极以所述反向流过电流的二极管发挥功能，在以所述源极电极的电位为基准的所述栅极电极的电位Vgs是0伏特之时， 借助所述体区域的所述一部分与所述沟道层之间的pn结，在所述沟道层的至少一部分形成在整个厚度方向上被耗尽化的厚度为Dc的耗尽层，并且在所述体区域的所述一部分形成距离所述Pn结的接合面的厚度为Db的耗尽层，在将所述宽带隙半导体的介电常数设为ε s，将所述绝缘膜的介电常数及厚度分别设为ε i及Di，将Dc与Db之和设为Ds，将所述二极管的启动电压的绝对值设为VfO时，满足Ds < Di · ε s/( ε i(2/VfO_l))。
2.根据权利要求1所述的半导体元件，其中， 所述宽带隙半导体由碳化硅形成，在将所述体区域的掺杂物浓度设为Nb，将所述沟道层的掺杂物浓度设为Nc时，满足 VfO < 1伏特; Ds < 2Di ；Nb > IX IO17CnT3 ；以及 Nc > IX IO17CnT3。
3.根据权利要求2所述的半导体元件，其中，若将所述体区域的掺杂物浓度设为Nb，将所述沟道层的掺杂物浓度设为Ne，将所述pn 结的内部电位设为Η ，将元电荷设为q，则满足(1+( ε s/ ε i) . (Di/Ds)) > 2/(Pbi_(0. 5q/ ε s) · (Nb · Db (Db+2Dc) -Nc · Dc2)) > 2。
4.根据权利要求1所述的半导体元件，其中，所述宽带隙半导体由碳化硅形成，在将所述体区域的掺杂物浓度设为Nb，将所述沟道层的掺杂物浓度设为Nc时，满足VfO < 0. 5 伏特；Ds < (2/3) · Di ；Nb > IX IO18CnT3 ；以及Nc > IX IO18CnT3。
5.根据权利要求4所述的半导体元件，其中，若将所述体区域的掺杂物浓度设为Nb，将所述沟道层的掺杂物浓度设为Ne，将所述PN结的内部电位设为Η ，将元电荷设为q，则满足(1+( ε s/ ε i) . (Di/Ds)) > 2/(Pbi_(0. 5q/ ε s) · (Nb · Db (Db+2Dc) -Nc · Dc2)) > 4。
6.根据权利要求1 5任一项所述的半导体元件，其中，Ds大于14nm。
7.根据权利要求1 6任一项所述的半导体元件，其中，Nb及Nc中的至少一方在1. 4X 1019cm_3 以下。
8.根据权利要求1所述的半导体元件，其中，所述宽带隙半导体由碳化硅形成，Ds小于50nmo
全文摘要
本发明提供一种半导体元件，其可以经由沟道层而进行晶体管动作与二极管动作。在以源极电极(150)的电位为基准的栅极电极(165)的电位Vgs是0伏特时，借助体区域(130)的一部分与沟道层(150)之间的pn结，在沟道层(150)的至少一部分形成在整个厚度方向上被耗尽化的厚度为Dc的耗尽层，并且在体区域(130)的一部分形成距离pn结的接合面的厚度为Db的耗尽层。在将宽带隙半导体的介电常数设为εs，将绝缘膜(160)的介电常数及厚度分别设为εi及Di，将Dc与Db之和设为Ds，将二极管的启动电压的绝对值设为Vf0时，满足Ds＜Di·εs/(εi(2/Vf0-1))。
文档编号H01L27/04GK102598265SQ20118000424
公开日2012年7月18日 申请日期2011年10月14日 优先权日2010年10月29日
发明者内田正雄, 北畠真 申请人:松下电器产业株式会社