图像传感器的利记博彩app

专利名称：图像传感器的利记博彩app
技术领域：
本发明涉及图像传感器，具体而言涉及具有增强的电荷传输效率的图像传感器。
背景技术：
图像传感器是ー种将光学图像转换成电信号的器件。随着计算机和通信产业的发展，对高性能图像传感器的需求不断增长，这些高性能图像传感器广泛用于诸如数字照相机、摄像录像机、个人通信系统(PCS)、游戏机、安防摄像机、医用微型照相机之类的各种领域。图像传感器包括互补型金属氧化物半导体(CMOS)图像传感器和电荷耦合器件(CCD)。其中，CMOS图像传感器利用简单的驱动方式进行操作并且可以与信号处理电路集成在ー个信号芯片上，从而能够缩小包括CMOS图像传感器的产品的尺寸。另外，CMOS图像传感器以较低的功耗进行操作。因此，CMOS图像传感器可应用于便携式电子设备。此外，可以使用CMOS制造技术来制造CMOS图像传感器，从而降低生产成本。随着CMOS图像传感器的技术发展，可以实现高分辨率。出于这个原因，CMOS图像传感器的使用正在显著增长。

发明内容
本发明要解决的技术问题在于提供ー种具有增强的电荷传输效率和增强的占空因数(fill factor)的图像传感器。本发明要解决的技术问题并不限于此，本领域的技术人员通过下述的说明可以清楚地理解未提及的其他技术问题。根据本发明的一个实施例，图像传感器包括具有光接收区域的半导体层；以及被插入到所述半导体层内的栅电扱；其中，所述光接收区域包括下部杂质区域、上部杂质区域以及被布置在所述下部杂质区域与所述上部杂质区域之间的沟道区域，其中，所述沟道区域具有与所述下部杂质区域和所述上部杂质区域不同的导电类型，并且，所述栅电极被插入到所述沟道区域内，以便具有围绕所述上部杂质区域的闭环形状。根据本发明的另ー个实施例，图像传感器包括电荷存储层，其存储响应于入射光而产生的电荷；被布置在所述电荷存储层上的电势垒层，所述电势垒层具有与所述电荷存储层不同的导电类型；在所述电势垒层中形成的电荷检测层，所述电荷检测层具有与所述电势垒层不同的导电类型，并且与所述电荷存储层垂直地间隔开；以及栅电极，其具有围绕所述电荷检测层的闭环形状，并控制所述电势垒层的电势，以便将所述电荷存储层中的电荷传输至所述电荷检测层。根据本发明的又一个实施例，图像传感器包括半导体层，其具有前侧表面和与所述前侧表面相対的后侧表面；形成在所述半导体层的前侧表面上的互连层，所述互连层包括读取栅电极和互连；形成在所述半导体层的后侧表面上的光传输层，所述光传输层包括彩色滤光器和微透镜；以及被插入到所述半导体层的前侧表面的栅电极，所述栅电极具有闭环形状，其中，所述半导体层包括电荷存储层，其存储响应于入射光而产生的电荷；沟道层，其与所述电荷存储层接触并且与所述半导体层的前侧表面相邻，所述沟道层具有与所述电荷存储层相反的导电类型；以及电荷检测层，其布置在所述沟道层中并且与所述电荷存储层垂直间隔开，所述电荷检测层具有与所述电荷存储层相同的导电类型，其中，所述栅电极被布置在所述沟道层内。根据上面所述的实施例，在平面视图中，传输栅电极和被传输栅电极包围的浮动扩散区域可以与光电转换器件重叠。因此，在平面视图中不需要为传输栅电极和浮动扩散区域安排额外的平面面积。从而，可以节省传输栅电极和浮动扩散区域所占用的额外的平面面积，以改善图像传感器的集成密度和/或使光电转换器件所占用的面积最大化。此外，构成光电转换器件的P型杂质层的一部分可以被用作电荷传输元件的沟道区域。因此，可以使得包括电荷传输元件和光电转换器件的単元像素的平面面积最小化。这可以导致图像传感器的占空因数的増大。此外，在平面视图中，传输栅电极可以布置在光电转换器件的中央区域。从而，从传输栅电极到光电转换器件的所有边缘的距离可以彼此实质上相等。因此，当从光电转换器件产生的电荷被传送进入检测设备(例如浮动扩散区域)时，由施加至传输栅电极的偏压形成的电场可以在整个光电转换器件中均匀地分布。从而，存储在构成光电转换器件的N型杂质区域中的所有电荷都可以被容易地并且完全地传送到浮动扩散区域中。即，将传输栅电极布置在光电转换器件的中央区域的布局方案可以改善不希望的“图像滞后”现象，该现象是由于即使在激活电荷传输元件之后仍然留在光电转换器件的N型杂质区域中的电荷造成的。此外，根据实施例，传输栅电极可以被布置在半导体层内。即，光电转换器件的N型杂质层可以被布置成充分地与半导体层的表面间隔开。这可以显著地抑制图像传感器中的暗电流和白色斑点的产生。


图I是示出了根据本发明构思的一个实施例的CMOS图像传感器的示意性框图。图2A至图2C是示出了根据本发明构思的实施例的CMOS图像传感器的有源像素传感器阵列的等效电路图。图3是示出了根据本发明构思的一个实施例的图像传感器的示意性平面图。图4是沿图3的线1-1’截取的截面图，以示出根据本发明构思的一个实施例的图像传感器。图5是示出了根据本发明构思的一个实施例的图像传感器的光电转换器件、传输栅(transfer gate)和浮动扩散区域(floating diffusion region)的切割透视图。图6A至图6E示出了根据本发明构思的一个实施例的图像传感器的传输栅的变型实施例。图7A至图7D是图4的部分‘A’的放大示图，以示出根据本发明构思的一个实施例的图像传感器的变型实施例。图8是示出了根据本发明构思的另ー个实施例的图像传感器的示意性平面图。图9是沿图8的线11-11’截取的截面图，以示出根据本发明构思的另ー个实施例 的图像传感器。图10是示出了根据本发明构思的一个实施例的图像传感器的操作的原理图。
图11是根据本发明构思的一个实施例的图像传感器的电势图。图12至图19是示出了制造根据本发明构思的实施例的图像传感器的方法的截面图。图20是示出了包括根据本发明构思的一个实施例的图像传感器的半导体芯片的截面图。图21是示出了包括根据本发明构思的实施例的图像传感器的基于处理器的系统的示意性框图。图22是示出了包括根据本发明构思的实施例的图像传感器的电子产品的透视图。
具体实施方式

在下文中将參考附图对本发明构思进行更加全面的描述，在附图中示出了本发明构思的示例性实施例。通过下列參照附图更加详细描述的示例性实施例，本发明构思的优点和特征以及实现它们的方法将得以呈现。然而，应当注意，本发明构思不限于下列示例性实施例，而是可以按照各种形式来实现。因此，提供示例性实施例的目的仅仅用于公开本发明构思，并且使得本领域技术人员知晓本发明构思的范畴。在附图中，本发明构思的实施例不限于在此提供的特定示例，并且出于清楚的目的进行了放大。在此使用的术语仅用于描述特定实施例的目的而不是用于限制本发明。如在此使用，単数术语“一”、“ー个”和“该”也g在包括复数形式，除非在上下文中另外明确地指出。如在此使用，术语“和/或”包括相关联的列出项目中的ー个或多个的任意或全部組合。应当理解，当一个元件被称作“连接”或“耦接”至另ー个元件时，其可以直接地连接或耦接至另ー个元件，或者也可以存在中间元件。类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另ー个元件“上”时，其可以直接在另ー个元件上，或者也可以存在中间元件。与之相反，术语“直接地”表示没有中间元件。还应当理解，术语“包含”、“包含着”、“包括”和/或“包括着”，在此使用吋，指明存在所记载的特征、整体(integer)、步骤、操作、元件和/或组件,但并不排除存在或附加ー个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。另外，详细描述中的实施例将利用作为本发明构思的理想示例性示图的截面图来进行描述。因此，示例性示图的形状可以根据制造技术和/或可允许的误差进行改变。因此，本发明构思的实施例不限于在示例性示图中所示出的特定形状，而是可以包括可以根据制造エ艺产生的其他形状。在附图中所示例的区域具有一般属性，并且被用于示出元件的特定形状。因此，这不应当被解释为对本发明构思的范围进行限制。还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将ー个元件与另ー个元件区分开。因此，在没有脱离本发明的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。在此解释并示出的本发明构思的各方面的示例性实施例包括它们的互补对应部分(complementary counterpart)。相同的參考标号或相同的參考标志符在整个说明书中表示相同的元件。此外,通过參考作为理想化的示例性图示的截面图示和/或平面图示来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。图I是示出了根据本发明构思的一个实施例的CMOS图像传感器的示意性框图。參考图1，CMOS图像传感器包括有源像素传感器(APS)阵列10、行解码器20、行驱动器30、列解码器40、定时发生器50、相关双采样器60、模数转换器70、以及输入/输出(I/O)缓冲器80。有源像素传感器阵列10包括ニ维布置的多个单元像素。有源像素传感器阵列10将光信号转换为电信号。可以由来自行驱动器30的诸如像素选择信号、复位信号和电荷传输信号之类的多个驱动信号来驱动有源像素传感器阵列10。将转换后的电信号提供给相关 双米样器60。根据从行解码器20获得的解码结果，行驱动器30将用于驱动多个单元像素的多个驱动信号提供给有源像素传感器阵列10。当以矩阵形状布置単元像素时，可以将驱动信号提供给各个行。定时发生器50将定时信号和控制信号提供给行解码器20和列解码器40。相关双采样器60接收在有源像素传感器阵列10中产生的电信号，并且对接收到的电信号进行保持和采样。相关双采样器60对特定噪音电平和电信号的信号电平进行双重采样，以输出与噪音电平和信号电平之间的差相对应的差电平。模数转换器70将与从相关双米样器60输出的差电平相对应的模拟信号转换成数字信号，然后模数转换器70输出转换后的数字信号。I/O缓冲器80锁存(latch)数字信号，并且根据从列解码器40获得的解码結果，将锁存信号顺序地输出至图像信号处理单元(未示出)。图2A至图2C是示出了根据本发明构思的实施例的CMOS图像传感器的有源像素传感器(APS)阵列的等效电路图。在这些实施例中，有源像素传感器(APS)阵列10可以包括多个单元像素P1，并且多个单元像素Pl可以被布置成矩阵形式。在一个实施例中。每个单元像素Pi可以包括光电转换器件110和读取器件，所述光电转换器件110接收光以产生并存储电荷，所述读取器件读取在光电转换器件Iio中产生的光信号。读取器件可以包括复位元件140、放大元件150和选择元件160。图2A示出了多个单元像素，并且每个单元像素都包括四个N沟道MOS晶体管。參考图2A，每个单元像素Pl可以由单个光电转换器件110和四个MOS晶体管130、140、150和160组成。可替换地，每个单元像素Pl可以由三个MOS晶体管或五个MOS晶体管组成。具体而言，光电转换器件110产生并存储对应于入射光的电荷。光电转换器件110可以包括光电ニ极管、光电晶体管、光电门和PIN型光电ニ极管(PPD)中的至少ー个。在本实施例中，可以将PIN型光电ニ极管(PPD)用作光电转换器件110。可以将光电转换器件110连接至电荷传输元件130，该电荷传输元件130将存储的电荷传输至检测器件120。可以将在半导体层内掺杂有N型杂质的浮动扩散区域(FD !Floating Diffusionregion)用作检测器件120。浮动扩散区域可以接收存储在光电转换器件110中的电荷，以在浮动扩散区域中聚集电荷。可以将检测器件120(例如，浮动扩散区域)电连接至放大元件150，以控制放大元件150。电荷传输兀件130可以将存储在光电转换器件110中的电荷传输至检测器件120。电荷传输元件130通常可以由ー个MOS晶体管组成，并且可以由施加至电荷传输信号线TX⑴的偏压(bias)来控制。
复位元件140可以周期地对检测器件120进行复位，并且可以由ー个MOS晶体管组成。由MOS晶体管组成的复位元件140的源极可以连接至检测器件120而复位元件140的漏极可以连接至具有电源电压Vdd的电源端子。可以由施加至复位信号线RX(i)的偏压来驱动复位元件140。当通过施加至复位信号线RX (i)的偏压来导通复位元件140时，连接至复位元件140的漏极的电源电压Vdd会施加到检测器件120。因此，当复位元件140导通时，检测器件120可以被复位。放大元件150可以与位于单元像素Pl外部的恒流源(未示出)一起作为源极跟随缓冲放大器。放大元件150可以对检测器件120处的电势的变化进行放大，并且可以通过选择元件160将放大后的电势的变化输出至输出线Vout。选择元件160可以选择单个行中的単元像素P1，并且可以由ー个MOS晶体管组成。可以由施加至行选择信号线SEL(i)的偏压来驱动单个行中的选择元件160。当通过施加至行选择信号线SEL(i)的偏压导通选择元件160吋，由MOS晶体管组成的放大元件150的输出信号可以被传输至输出线Vout。驱动信号线TX⑴、RX⑴和SEL(i)可以分别电连接至电荷传输元件130、复位元件140和选择元件160。驱动信号线TX (i)、RX⑴和SEL(i)可以在行方向(水平方向)上延伸，从而同时驱动布置在同一行中的多个单元像素。图2B示出了根据本发明构思的另ー个实施例的图像传感器的有源像素传感器阵列。根据图2B示出的实施例，有源像素传感器阵列10可以包括以矩阵形式布置的多个ニ元共享(two-shared)像素P2。在每个ニ元共享像素P2中，两个光电转换器件I IOa和I IOb可以共享一组读取器件，该组读取器件包括复位元件140、放大元件150和/或选择元件160。即，一对光电转换器件IlOa和IlOb可以共享复位元件140、放大元件150和/或选择元件160。该对光电转换器件IlOa和IlOb可以分别电连接至一对电荷传输元件130a和130b。电荷传输兀件130a和130b可以将光电转换器件IlOa和IlOb中的电荷传输至读取器件。根据上述实施例，施加至行选择信号线SEL(i)的偏压可以导通单个行中的多个选择元件160，以选择单个行中的ニ元共享像素P2。此外，在每个ニ元共享像素P2中，施加至ー对电荷传输信号线TX(i)a和TX(i)b上的偏压可以导通ー对电荷传输兀件130a和130b中的ー个，以选择ニ元共享像素P2中的ー个。因此，在所选的光电转换器件IlOa或IlOb中的电荷可以被传输至连接到所选的光电转换器件IlOa或IlOb的检测器件120。图2C示出了根据本发明构思的又一个实施例的图像传感器的有源像素传感器阵列。根据图2C示出的实施例，有源像素传感器阵列10可以包括以矩阵形式布置的多个四元共享(four-shared)像素P3。在每个四元共享像素P3中，四个光电转换器件110a、110b、IlOc和IlOd可以共享一组读取器件，该组读取器件包括复位元件140、放大元件150和/或选择元件160。即，四个光电转换器件110a、110b、110c和IlOd可以共享复位元件140、放大元件150和/或选择元件160。四个光电转换器件110a、110b、IlOc和IlOd可以分别电连接至四个电荷传输元件130a、130b、130c和130d。电荷传输元件130a、130b、130c和130d可以将光电转换器件110a、110b、IIOc和IlOd中的电荷传输至读取器件。根据上述实施例，在每个四元共享像素P3中，施加至电荷传输信号线TX(i)a、TX(i)b、TX(i)c和TX(i)d的偏压的组合可以导通四个电荷传输元件130a、130b、130c和130d中的ー个，以选择四元共享像素P3中的ー个。因此，在所选的光电转换器件110a、IlObUlOc或IlOd中的电荷可以被传输至连接到所选的光电转换器件110a、110b、IIOc或IlOd的检测器件120。图3是示出了根据本发明构思的一个实施例的图像传感器的示意性平面图，并且图4是沿着图3的线1-1’截取的截面图，以示出根据本发明构思的一个实施例的图像传感器。图5是示出了根据本发明构思的一个实施例的图像传感器的光电转换器件、传输栅电极和浮动扩散区域的切割透视图，并且图6A至图6E示出了根据本发明构思的一个实施例的图像传感器的传输栅电极的变型实施例。另外，图7A至图7D是图4的部分‘A’的放大示图，以示出根据本发明构思的一个实施例的图像传感器的变型实施例。參考图3和图4，根据本发明构思的一个实施例的图像传感器可以包括具有彼此相対的第一表面(或前侧表面)I和第二表面(或后侧表面)2的半导体层100。此外，图像传感器可以包括布置在半导体层100的第一表面I上的互连层200和布置在半导体层100的第二表面2上的光传输层300。半导体层100可以是包括第一导电类型(例如P型)的块(bulk)硅衬底和该块硅衬底上的第一导电类型的外延层103的衬底。在另ー实施例中，半导体层100可以仅包括P型外延层103而不包括块硅衬底。在又一个实施例中，半导体层100可以是具有第一导电类型的阱的块半导体衬底。在再一个实施例中，半导体层100可以包括N型外延层、块硅衬底、绝缘体上硅(SOI)衬底等。在一个实施例中,夕卜部光(例如，入射光)可以照射在半导体层100上,并且入射光进入半导体层100的穿透深度可以根据入射光的波长而变化。因此，可以根据照射到光电转换器件110的入射光的波长来确定半导体层100的厚度。例如，半导体层100可以具有约Ιμ 至5μπι范围内的厚度。如图4所示，入射光可以照射到半导体层100的第二表面2上。可以在半导体层100中布置用于限定有源区的隔离(isolation)层107。如图3所示，通过隔离层107限定的有源区可以包括用于光电转换器件110的第一有源区ACTl和用于读取器件(例如，图2A的复位元件140、放大元件150和选择元件160)的第二有源区ACT2。在一个实施例中，如图3所示，第一有源区ACTl可以布置在第二有源区ACT2之间。然而，有源区ACTl和ACT2的形状和布置形式不限于上述实施例。即，可以按照与本发明构思的实施例不同的形式来具体实现有源区ACTl和ACT2的形状和布置形式。
再次參考图3和图4，光电转换器件110可以布置在半导体层100中并且可以按照矩阵形式布置在同一平面上。当入射光照射到光电转换器件110时，光电转换器件110可以产生电荷并且将电荷存储在其中。在光电转换器件Iio中产生的电荷量可以与入射光的強度成比例。在一个实施例中，每个光电转换器件110在平面视图中可以具有实质上为矩形的形状。此外，每个光电转换器件Iio可以包括具有PNP结构造的PIN型光电ニ极管。即，PIN型光电ニ极管可以包括垂直堆叠的P型外延层103、N型杂质层111和P型杂质层113。当PIN型光电ニ极管被充分耗尽吋，PIN型光电ニ极管的电势电平可以被固定为具有特定值。每个光电转换器件110可以包括光电ニ极管、光电晶体管或光电门来替代PIN型光电ニ极管。
具体地，照射至半导体层100的入射光可以在构成光电转换器件110的N型杂质层111中产生并存储电荷。在一个实施例中，如图4所示，N型杂质层111可以包括第一杂质区域Illa和第二杂质区域111b。更详细地，第一杂质区域Illa可以被布置在比第二杂质区域Illb距离半导体层100的第一表面I更深的位置处。此外，在N型杂质层111中，第二杂质区域Illb的N型杂质浓度可以比第一杂质区域Illa的N型杂质浓度高。例如，第一杂质区域11 Ia可以具有约I X IO14原子/cm3至约I X IO17原子/cm3的N型杂质浓度，而第二杂质区域Illb可以具有约I X IO17原子/cm3至约I X IO20原子/cm3的N型杂质浓度。然而，第一和第二杂质区域Illa和Illb的杂质浓度和深度可以根据图像传感器的制造エ艺和设计而变化。因此，第一和第二杂质区域Illa和Illb的杂质浓度和深度不限于上述示例。N型杂质层111可以与半导体层100的第一表面I间隔开，并且可以被掩埋在半导体层100中。随着距离第一表面I的距离的増大，半导体层100中的表面缺陷的数量可被減少。因此，如果第一表面I和N型杂质层111之间的距离以及相邻的N型杂质层111之间的间隔増大，则由于表面缺陷所引起的暗电流和白色斑点现象可被減少和/或被抑制。在一个实施例中，构成光电转换器件110的P型杂质层113可以包括作为空穴聚集区域的表面杂质区域113b和作为电荷传输势垒区域的电势垒区域113a。P型杂质层113可以包括将要根据施加至传输栅电极123的偏压形成的沟道区域。更详细地,与第一表面I相邻的表面杂质区域113b可以减少在第一表面I附近存在的表面缺陷或受热生成的电子-空穴对，从而抑制暗电流。即，在第一表面I附近产生的电子-空穴对中的空穴可以漂移(drift)进入接地的半导体层100，而在第一表面I附近产生的电子-空穴对中的电子可以与表面杂质区域113b中的空穴(对应于多数载流子)重新结合而消失。例如，表面杂质区域113b可以具有在约I X IO17原子/cm3至约I X IO20原子/cm3的范围内的P型杂质浓度(例如，空穴浓度)。表面杂质区域113b的杂质浓度可以根据图像传感器的制造エ艺和/或设计而变化。因此，表面杂质区域113b的杂质浓度不限于上述示例。此外，表面杂质区域113b距离半导体层100的第一表面I的深度可以根据エ艺条件而变化。例如，不像图4那样，表面杂质区域113b可以比浮动扩散区域131距离半导体层100的第一表面I更浅。电势垒区域113a可以布置在表面杂质区域113b和N型杂质层111之间，从而作为N型杂质层111与浮动扩散区域131之间的势垒。可以通过施加至传输栅电极123的电压来控制电势垒区域113a的电势，该传输栅电极123构成了图2A或图2B的电荷传输元件130、130a或130b。电势垒区域113a的P型杂质浓度可以比表面杂质区域113b的P型杂质浓度低。例如，电势垒区域113a可以具有在约I X IO14原子/cm3至约IXlO17原子/cm3的范围内的P型杂质浓度。在一些实施例中，N型杂质层111、P型杂质层113和浮动扩散区域131可以被分别称作下部杂质区域、沟道区域和上部杂质区域。可替换地，N型杂质层111、P型杂质层113和浮动扩散区域131可以分别被称作电荷存储层、沟道层和电荷检测层。另外，包括N型杂质层111、P型杂质层113和浮动扩散区域131的区域可以被称作光接收区域。再次参考图3和图4，当从平面视图观看时，电荷传输元件(即，传输栅电极123)可以与光电转换器件110重叠。在一个实施例中，传输栅电极123可以被布置在光电转换器件110的中央部分上。由于传输栅电极123垂直布置在光电转换器件110上,所以可以最小化单元像素中传输栅电极123所占用的面积。根据一个实施例，传输栅电极123被布置在光电转换器件110的中央部分上，如上所述。因此，从传输栅电极123到光电转换器件110的所有边沿的距离可以实质上彼此相等。因此，当从光电转换器件110产生的电荷被传输到检测器件(例如，浮动扩散区域131)中时，由施加至传输栅电极123的偏压所形成的电场可以均勻地分布在整个光电转换器件110上。从而，在N型杂质区域111中存储的所有电荷可以各易地并完全地被传输到浮动扩散区域131中。
在一个实施例中，在N型杂质层111的中央部分上的位置可以对应于光电转换器件HO中具有最高电势的区域。即，如图4所示，传输栅电极123被布置在光电转换器件110中具有最高电势的区域处。可替换地，当从平面视图观看时，传输栅电极123可以被布置在光电转换器件110的边沿上。在此情况下，最高电势区域和传输栅电极123之间的距离可以增大，以减小当某一电压施加至传输栅电极123时施加至光电转换器件110的电场。然而，根据上述实施例，光电转换器件110中的最高电势区域与传输栅电极123之间的距离可以减小，以使得由施加至传输栅电极123的某一电压所形成的电场对光电转换器件110的影响最大化。这是因为如上所述，传输栅电极123布置在光电转换器件110中的最高电势区域处。即，可以改善光电转换器件110中的电荷被传输到浮动扩散区域131中的效率。从而，可以提闻图像传感器的电荷传输效率。当从平面视图观看时，传输栅电极123可以具有闭环形状，例如，环形、管形或多边形。即，传输栅电极123可以具有穿透其中央部分的开口，并且传输栅电极123的开口可以暴露光电转换器件110的一部分。在一个实施例中，当从平面视图观看时，传输栅电极123可以具有在其中央部分处带有开口的矩形形状。另外，当从平面视图观看时，传输栅电极123可以包括具有彼此相等的水平宽度和垂直宽度的正方形形状。在此情况下，开口的水平宽度也可以实质上等于开口的垂直宽度。在另一个实施例中，如图6A的平面视图所不，传输栅电极123的水平宽度Wl可以与传输栅电极123的垂直宽度W2不同，并且传输栅电极123的开口的水平宽度W1’也可以与传输栅电极123的开口的垂直宽度W2’不同。在另一个实施例中，如图6B的平面视图所示，传输栅电极123的水平宽度Wl可以实质上等于传输栅电极123的垂直宽度W2,而传输栅电极123的开口的水平宽度W1’可以与传输栅电极123的开口的垂直宽度W2’不同。在另一个实施例中，如图3的平面视图所示，传输栅电极123的平面结构可以具有矩形闭环形状。在另一个实施例中，如图6D或图6E的平面视图所示，传输栅电极123的平面结构可以具有圆形形状、六边形形状或八边形形状。在传输栅电极123被设计为具有如上所述的闭环形状的情况下，传输栅电极123的栅极宽度(gatewidth)会增大。从而，在图像传感器的操作期间，由施加至传输栅电极123的偏置电压所形成的电场对光电转换器件110的影响会显著增大。即，可以改善光电转换器件110中的电荷被传输到浮动扩散区域131中的效率。从而，可以提高图像传感器的电荷传输效率。
此外，根据一个实施例，传输栅电极123可以布置在半导体层100内。S卩，传输栅电极123可以被掩埋在半导体层100中。可替换地，如果传输栅电极123被布置在半导体层100的表面上，则N型杂质层111与传输栅电极123之间的距离会由于在N型杂质层111与传输栅电极123之间存在P型杂质层113而增大。在此情况下，图像传感器的电荷传输效率会降低。然而，根据本发明构思的该实施例，如图4所示，具有闭环形状的传输栅电极123可以被布置在半导体层100内。从而，N型杂质层111与传输栅电极123之间的距离可以减小以提高图像传感器的电荷传输效率。在平面视图中具有闭环形状的传输栅电极123可以从半导体层100的第一平面I朝向与第一平面I相对的第二平面2延伸。参考图7A和图7B，具有闭环形状的传输栅电极123可以被插入到与半导体层100的第一表面I相邻的P型杂质层113中。从而，传输栅电极123可以围绕P型杂质层113的一部分。因此，P型杂质层113可以包括被传输栅电极123围绕的内部区域和与传输栅电极123的外侧壁相邻地布置的外部区域。P型杂质层113的内部区域和外部区域可以横向延伸以在传输栅电极123下面的区域处彼此接触。由于传输栅电极123被布置在P型杂质层113内，所以传输栅电极123的底面可以比N型杂质层111的最顶层表面更接近半导体层100的第一表面I。即，传输栅电极123的底面可以与N型杂质层111的最顶层表面间隔开。此外，传输栅电极123的底面可以位于N型杂质层111的顶面与浮动扩散区域131的底面之间的水平面处。另外，传输栅电极123的底面可以位于掺杂有P型杂质的电势垒区域113a中。N型杂质层111与P型杂质层113之间的分界面可以实质上是平坦的。可以在包括光电转换器件110的半导体层100与传输栅电极123之间布置栅绝缘层121。可以在具有空心圆柱形状的传输栅电极123的表面上共形地形成栅绝缘层121。参考图7A至图7D,传输栅电极123的顶面可以与半导体层100的第一表面I共面或者比半导体层100的第一表面I低。具体地，如图7A所示，传输栅电极123可以被布置在传输栅电极123上的覆盖绝缘层124完全掩埋在半导体层100中。可替换地，传输栅电极123可以垂直延伸以从半导体层100的第一表面I向上突出。参考图7B和图7C，可以在传输栅电极123下面布置具有与P型杂质层113相同的导电类型的局部杂质区域126。局部杂质区域126的P型杂质浓度可以比电势垒区域113a的P型杂质浓度高。例如，局部杂质区域126可以具有在约I X IO17原子/cm3至约I X IO20原子/cm3的范围内的P型杂质浓度。从而，当N型杂质层111中的电荷被传输到浮动扩散区域131中时，局部杂质区域126处的电势会比被传输栅电极123围绕的区域(例如，P型杂质层113的内部区域)处的电势高。即，局部杂质区域126可以提供电势梯度，使得N型杂质层111中的电荷容易地漂移进入在被传输栅电极123围绕的空心区域中布置的半导体层 100。参考图7C,传输栅电极123的底面可以位于P型杂质层113与N型杂质层111之间的界面处。在另一个实施例中，如图7D所示，传输栅电极123可以延伸进入光电转换器件110的N型杂质层111。S卩，传输栅电极123的底面可以位于N型杂质层111内。根据图7D示出的实施例，可以将局部P型杂质区域126布置为与传输栅电极123的外侧壁相邻，并且局部P型杂质区域126的杂质浓度可以比P型杂质层113的杂质浓度高。由于局部P型杂质区域126的杂质浓度比P型杂质层113的杂质浓度高，所以当N型杂质层111中的电荷被传输到浮动扩散区域131中时，局部P型杂质区域126可以作为电势垒。从而，N型杂质层111中的电荷容易漂移进入在被传输栅电极123围绕的空心区域中布置的半导体层100。再次参考图3和图4，可以在由具有闭环形状的传输栅电极123的开口所暴露的P型杂质层113中形成检测器件(例如，浮动扩散区域131)。换言之，浮动扩散区域131可以被具有闭环形状的传输栅电极123围绕。浮动扩散区域131可以对应于掺杂有导电类型与P型杂质层113的导电类型相反的N型杂质的区域。浮动扩散区域131可以与具有闭环形状的传输栅电极123的开口在垂直方向上自对准。更详细地，可以在光电转换器件110的P型杂质层113中形成浮动扩散区域131，并且浮动扩散区域131可以与N型杂质层111在垂直方向上间隔开。当从平面视图观看时，浮动扩散区域131可以与光电转换器件110重叠，并且可以被布置在光电转换器件110的中央区域处。此外，浮动扩散区域131的侧壁可以被布置在P型杂质层113中的具有闭环形状的掩埋传输栅电极123完全围绕。S卩，由于浮动扩散区域131可以被具有闭环形状的传输栅电极123围绕，所以浮动扩散区域131在半导体层100中可被传输栅电极123隔离。浮动扩散区域131可以与被传输栅电极123围绕的空心区域自对准。从而，浮动扩散区域131的侧壁可以与传输栅电极123接触，并且浮动扩散区域131的底面可以与P型杂质层113接触。即，图4所示的实施例的浮动扩散区域131与P型杂质层113之间的结面积比当浮动扩散区域131直接被P型杂质层113所环绕而没有掩埋传输栅电极123时的浮动扩散区域131与P型杂质层113之间的结面积小。即，根据前述实施例，可以显著减小浮动扩散区域131和P型杂质层113之间的结漏电流。如上所述，根据所述实施例的图像传感器可以包括在半导体层100中顺序且垂直堆叠的N型杂质层111、P型杂质层113和浮动扩散区域131。浮动扩散区域131可以局部地布置在P型杂质层113中，并且具有闭环形状的传输栅电极123可以完全围绕浮动扩散区域131的侧壁。从而，在图像传感器的操作期间，具有闭环形状的传输栅电极123可以控制在垂直方向上位于N型杂质层111与浮动扩散区域131之间的P型杂质层113的电势。从而，存储在N型杂质层111中的电荷可以通过被传输栅电极123围绕的P型杂质层113被传输进入浮动扩散区域131。即，被传输栅电极123围绕的P型杂质层113可以作为沟道区域。如图3和图4所示，当从平面视图观看时，传输栅电极123和浮动扩散区域131可以与光电转换器件110重叠。因此，可以减少在半导体层100中传输栅电极123和浮动扩散区域131单独占用的面积，而在有限的面积中光电转换器件110的面积增大。这可以导致图像传感器的占空因数增大。占空因数与光电转换器件110在单元像素中占用的面积相关。
根据图3和图4示出的实施例，可以在一对相邻的光电转换器件110之间布置P型隔离阱109。P型隔离阱109的底面可以位于隔离层107的底面与半导体层100的第二表面2之间的水平面处。P型隔离阱109的深度可以等于或大于光电转换器件110的深度，以便防止单元像素之间的串扰(cross talk)。例如，P型隔离阱109的深度可以实质上等于半导体层100的厚度。在另一个实施例中，可以省略P型隔离阱109的形成，并且可以增大隔离层107的垂直厚度以抑制相邻像素之间的串扰。如图4所示，半导体层100可以包括沿着第二表面2浅浅地形成的重掺杂杂质层105。重掺杂杂质层105可以掺杂有P型杂质，诸如硼离子。P型重掺杂杂质层105的杂质浓度可以比P型外延层103的杂质浓度高。如果P型重掺杂杂质层105不存在，则第二表面2附近的半导体层100会具有较低的杂质浓度。从而，第二表面2附近的半导体层100会具有由自由键引起的低电势、由施加至第二表面2的蚀刻应力所引起的表面缺陷和/或界面陷阱。从而，会在第二表面2附近的半导体层100中形成耗尽阱(cbpletion well)。然而，根据该实施例，可以在第二表面2附近的半导体层100中布置P型重掺杂杂质层105，并且P型重掺杂杂质层105的杂质浓度可以比P型外延层103的杂质浓度高。从而，P型重掺杂杂质层105可以防止在第二表面2附近的半导体层100中形成耗尽阱。此外，P型重掺杂杂质层105可以作为防止在第二表面2附近的半导体层100中产生的电荷漂移进入光电转换器件110的电势垒。在图像传感器的操作期间，在第二表面2附近产生的电子-空穴对中的空穴可以漂移和/或扩散进入通过P型重掺杂杂质层105接地的半导体层100，而在第二表面2附近产生的电子-空穴对中的电子可以与P型重掺杂杂质层105中的空穴(对应于多数载流子)重新结合而消失。再次参考图3和图4，如上所述，可以在半导体层100的第一表面I上布置互连层200。互连层200可以包括光电转换器件110、电荷传输元件130以及检测器件120。互连层200可以读取由光电转换器件110产生的电信号，并且可以包括控制单元像素的控制器件。具体地，互连层200可以包括在图I中示出的行解码器20、行驱动器30、列解码器40、定时发生器50、相关双采样器60、模数转换器70以及输入/输出(I/O)缓冲器80。更详细地，互连层200可以包括控制单元像素的MOS晶体管的栅电极。在一个实施例中，读取器件(例如，图I示出的复位元件140、放大元件150和选择元件160)可以被布置在相邻的光电转换器件110之间。读取器件可以包括MOS晶体管。即，读取器件可以包括读取栅电极125和源/漏电极133。如图3所示，读取栅电极125和源/漏电极133可以形成在半导体层100中所限定的第二有源区ACT2处。在一个实施例中，读取栅电极125可以被布置在半导体层100的第一表面I上，并且读取栅电极125的顶面可以被布置在比传输栅电极123的顶面更高的水平面处。即，半导体层100的第一表面I与读取栅电极125的顶面之间的距离可以与半导体层100的第一表面I与传输栅电极123的顶面之间的距离不同。此外，可以使用两个单独的工艺步骤来形成传输栅电极123和读取栅电极125。从而，传输栅电极123可以由与读取栅电极125不同的材料形成。互连层200可以包括垂直堆叠的多个层间绝缘层210以及在多个层间绝缘层210之间布置的多个金属互连220。金属互连220可以通过穿透层间绝缘层210的接触插塞215连接至布置在金属互连220下面的读取器件和逻辑器件。另外，金属互连220可以连接至其他互连。在一个实施例中，可以自由地布置金属互连220而不管光电转换器件110的排列。即，金属互连220可以与光电转换器件110交叉。
在一个实施例中，互连层200可以被布置在半导体层100和支撑衬底230之间。支撑衬底230可以是半导体衬底、玻璃衬底、石英衬底和塑料衬底中的任意一种。可以使用粘合剂层(未示出)将支撑衬底230粘接至互连层200。如果半导体层100的厚度降低，则半导体层100会翘曲。然而，根据该实施例，由于存在支撑衬底230，所以即使半导体层100的厚度降低，半导体层100也不会翘曲。在一个实施例中，如上所述，光传输层300可以被布置在半导体层100的第二表面2上。光传输层300可以包括下部平坦化层311、上部平坦化层313、彩色滤光器320和微透镜330。在一个实施例中，下部平坦化层311和上部平坦化层313可以顺序地堆叠在第二表面2上，并且彩色滤光器320可以被布置在下部平坦化层311和上部平坦化层313之间。此外，微透镜330可以被布置在上部平坦化层313上并且与彩色滤光器320相对。S卩，外部光可以通过微透镜330照射在半导体层100的第二表面2上,从而在光电转换器件110中产生电荷。可以布置多个彩色滤光器320以分别对应在半导体层100中形成的多个光电转换器件110。在一个实施例中，每个彩色滤光器320可以是红色滤光器、蓝色滤光器和绿色滤光器中的一种。还可以布置多个彩色滤光器320以分别对应多个光电转换器件110。即，彩色滤光器320可以与光电转换器件110 —样二维排列。可以按照Bayer型来布置彩色滤光器320中的红色滤光器、蓝色滤光器和绿色滤光器。每个彩色滤光器320可以将特定颜色 的光传输到对应的单元像素上以实现彩色图像。即，红色滤光器可以滤除不必要的可见光而只传输红色光，而绿色滤光器可以滤除不必要的可见光而只传输绿色光。类似地，蓝色滤光器可以滤除不必要的可见光而只传输蓝色光。在另一个实施例中，彩色滤光器230可以包括与红色滤光器、绿色滤光器和蓝色滤光器不同的彩色滤光器。例如，彩色滤光器230可以包括青色滤光器、品红色滤光器或黄色滤光器。可以布置多个微透镜330以分别对应多个单元像素。每个微透镜330可以具有凸表面，并且该凸表面可以具有预定的曲率半径以汇聚入射光。每个微透镜330可以由透光材料形成。例如，微透镜330可以由具有透光属性的热固性树脂形成。下部平坦化层311可以被布置在半导体层100与彩色滤光器320之间，并且上部平坦化层313可以被布置在彩色滤光器320与微透镜330之间。下部平坦化层311和上部平坦化层313可以由折射率大于氧化硅材料的折射率的材料形成，以便提高图像传感器的光学灵敏度。在一个实施例中，下部平坦化层311和上部平坦化层313可以由具有约I. 4至约4. 0的范围内的折射率的材料形成。例如，下部平坦化层311和上部平坦化层313可以由Al2O3层、CeF3层、HfO2层、氧化钢锡(ITO)层、MgO层、Ta2O5层、TiO2层、ZrO2层、娃层、锗层、ZnSe层、ZnS层或PbF2层形成。可替换地，下部平坦化层311和上部平坦化层313可以由具有高折射率的有机材料形成。例如，下部平坦化层311和上部平坦化层313可以由硅氧烷树脂材料、苯并环丁烯材料、聚酰亚胺系统材料、丙烯系统材料、C型聚对二甲苯基材料、聚(甲基丙烯酸甲酯)(PMMA)材料或聚对苯二甲酸乙二醇酯(PET)材料形成。在另一个实施例中，下部平坦化层311和上部平坦化层313可以钛酸锶(SrTiO3)材料、聚碳酸脂材料、玻璃材料、溴材料、蓝宝石材料、立方体氧化锆材料、铌酸钾(KNbO3)材料、碳硅石(SiC)材料、磷化镓(GaP)材料或砷化镓(GaAs)形成。图8是示出了根据本发明构思的另一个实施例的图像传感器的示意性平面视图，而图9是沿着图8的线11-11’截取的截面图，以示出根据本发明构思的另一个实施例的图像传感器。参考图8和图9,根据本实施例的图像传感器可以包括具有面对彼此的第一表面I和第二表面2的半导体层100、半导体层100的第一表面I上的互连层200以及半导体层100的第二表面2上的光传输层300。在半导体层100中可以布置多个光电转换器件110并且可以在同一平面上以矩阵形式对它们进行排列。如在图3和图4的实施例中所描述的那样，每个光电转换器件110可以包括具有PNP结构造的PIN型光电二极管。S卩，PIN型光电二极管可以包括垂直堆叠的P型重掺杂杂质层105(或P型外延层)、N型杂质层112和P型杂质层116。根据本实施例，N型杂质层112可以响应于入射光产生并存储电荷，并且P型杂质层116的一部分可以作为传输电荷所经过的路径(例如，沟道区域)。 在本实施例中，如图8和图9所示，可以在整个半导体层100中布置N型杂质层112。此外，可以在N型杂质层112中布置P型隔离杂质区域114。P型隔离杂质区域114可以将N型杂质层112分成多个分离的N型杂质层112。每个分离的N型杂质层112可以与P型杂质层116 —起构成一个像素单元P的光电转换器件110。因此，多个分离的N型杂质层112可以被P型隔离杂质区域114彼此隔离，并且P型隔离杂质区域114可以防止像素单元P之间的串扰。每个分离的N型杂质层112可以包括垂直堆叠的多个N型杂质区域112a、112b、112c和112d。此外，多个N型杂质区域112a、112b、112c和112d的杂质浓度可以彼此不同。可以通过控制N型杂质区域112a、112b、112c和112d的杂质浓度来调节每个分离的N型杂质层112中的电势分布的斜率。根据本实施例，可以设计每个分离的N型杂质层112，使得可以将每个分离的N型杂质层112中的最高电势区域定位与P型杂质层116相邻。这是为了改善图像传感器操作期间将N型杂质层112中的电荷传输进入浮动扩散区域131的效率。例如，为了改善图像传感器的电荷传输效率，N型杂质层112中的杂质浓度可以改变以随着从第一表面I朝向第二表面2的距离的增大而逐渐降低。换言之，到P型杂质层116的距离越短，N型杂质层112中的杂质浓度越高。在每个分离的N型杂质层112包括垂直堆叠的多个N型杂质区域112a、112b、112c和112d的情况下，每个P型隔离杂质区域114也可以包括多个P型杂质区域114a、114b、114c和114d。此外，每个P型隔离杂质区域114中的杂质浓度可以改变以随着从第一表面I朝向第二表面2的距离的增大而逐渐降低。另外，P型隔离杂质区域114的深度可以实质上等于或大于N型杂质层112的深度。S卩，P型隔离杂质区域114的垂直厚度可以实质上等于或大于N型杂质层112的垂直厚度。在本实施例中，当从平面视图观看时，多个传输栅电极123可以分别布置在多个分离的N型杂质层112的中央部分处。这是为了改善图像传感器的操作期间将N型杂质层112中的电荷传输进入浮动扩散区域131的效率。如参考图5、图6A和图6B、以及图7A至图7D所描述的那样，每个传输栅电极123可以具有闭环形状，该闭环形状具有穿透其中央部分的开口。传输栅电极123可以被布置在半导体层100内。在平面视图中，每个传输栅电极123可以与对应的分离的N型杂质层112重叠。例如，当从平面视图观看时，每个传输栅电极123可以被布置在构成光电转换器件的分离的N型杂质层112的中央部分处。被传输栅电极123围绕的P型杂质层116可以掺杂有N型杂质，从而形成具有N型的浮动扩散区域131。浮动扩散区域131可以被局部地形成在被传输栅电极123围绕的P型杂质层116中。在平面视图中每个浮动扩散区域131可以与对应的光电转换器件110重叠。然而，浮动扩散区域131可以与分离的N型杂质层112在垂直方向上间隔开。围绕传输栅电极123的外侧壁的P型阱118可以被布置在P型杂质层116中。P型阱118可以与N型杂质层112分离。可替换地，P型阱118可以与N型杂质层112接触。P型阱118的杂质浓度可以比P型杂质层116的杂质浓度高。例如，P型杂质层116可以具有约I X IO14原子/cm3至约I X IO17原子/cm3的范围内的P型杂质浓度，P型阱118可以具有在约IX IO17原子/cm3至约IX 102°原子/cm3的范围内的P型杂质浓度。P型阱118可以减少在第一表面I附近存在的表面缺陷(例如，自由键)或在第一表面I附近热生成的电子-空穴对，从而抑制暗电流。更详细地，在第一表面I附近产生的电子-空穴对中的空穴可以漂移和/或扩散进入通过P型阱118接地的半导体层100，而在第二表面I附近产生的电子-空穴对中的电子可以与P型阱118中的空穴(对应于多数载流子)重新结合而消失。此外，由MOS晶体管构成的读取器件可以被布置在P型阱118中。可以在有源区形成读取器件，并且可以通过被布置在P型阱118中的隔离层107来限定有源区。S卩，可以在P型阱118上形成读取栅电极125r和125d，并且可以在读取栅电极125r和125d与P型阱118之间置入栅极绝缘层。源/漏电极133可以被布置在P型阱118中每个读取栅电极125r和125d的两侧处。即，根据图8和图9所示的实施例，当从平面视图观看时，读取器件可以被布置为与分离的N型杂质层112重叠。P型阱118可以减少图像传感器的暗电流并且可以作为由MOS晶体管构成的读取器件的沟道区域。根据本实施例，入射光可以照射在半导体层100的第二表面2 (例如后侧表面)上。然而，读取器件的布局方案不限于图8所示的实施例。即，当从平面视图观看时，可以在P型阱118上以多种不同形式来具体实现读取器件的布局方案。被传输栅电极123围绕的P型杂质层116的杂质浓度可以比围绕传输栅电极123的外侧壁的P型阱118的杂质浓度低。从而，由于P型杂质层116和P型阱118之间的杂质浓度差可以提供电势梯度。从而，P型阱118可以作为相对于被传输栅电极123围绕的P型杂质层116的电势垒，使得存储在分离的N型杂质层112中的电荷容易地漂移和/或扩散进入浮动扩散区域131。参考图9，在P型杂质层116被布置在P型阱118与N型杂质层112之间的情况下，还可以在N型杂质层112和传输栅电极123的底面之间布置图7B示出的局部P型杂质区域126。局部P型杂质区域126可以作为电势垒，使得N型杂质层112中的电荷容易地漂移和/或扩散进入被传输栅电极123围绕的P型杂质层116中。再次参考图9，半导体层100可以包括沿着第二表面2浅浅地形成的P型重掺杂杂质层105，如上所述。P型重掺杂杂质层105可以减少由于在第二表面2附近的表面缺陷产生的暗电流。此外，如上所述，可以在半导体层100的第一表面I上布置互连层200。互连层200可以包括读取在光电转换器件中产生的电信号和控制单元像素的器件。支撑衬底230可以被布置在互连层200上，并且与半导体层100相对。另外，如参考图3和图4所描述的那样，可以在半导体层100的第二表面2上布置光传输层300。S卩，光传输层300可以包括下部平坦化层311、上部平坦化层313、彩色滤光器320和微透镜330。可以布置多个微透镜330和彩色滤光器320以分别对应于多个光电转换器件。
现在，将参考图10和图11来描述根据本发明构思的实施例的图像传感器的操作。图10是示出了根据本发明构思的一个实施例的图像传感器的操作的原理图，图11是沿图10的线III-III’截取的电势图。在图11的图示中，虚线表示电荷传输信号无效时的半导体层的电势，实线表示电荷传输信号有效时的半导体层的电势。参考图10，当入射光照射在有源像素传感器阵列中的所有单元像素的光电转换器件110上时，在光电转换器件110的N型杂质层111中会产生电子-空穴对，并且根据施加至光电转换器件110的电场可以将电荷存储在光电转换器件110的N型杂质层111中。可以将电荷传输信号线TX (i)、复位信号线RX (i)和行选择SEL (i)分别连接至读取器件，例如，在特定行中布置的传输栅电极123、复位元件140的栅电极和选择元件160的栅电极。 此外，分别将电荷传输信号、复位信号和行选择信号施加至电荷传输信号线TX (i)、复位信号线RX (i)和行选择信号线SEL (i)。如果选择元件160被选择信号激活(例如，导通)，而复位元件140未被复位信号激活(例如，断开)，则可以通过连接至所选择的单元像素的输出线Vout来读取与存储在检测器件(例如，浮动扩散区域131)中的电荷量相对应的输出信号。与此同时，如果复位元件140被复位信号激活(例如，导通)，则存储在浮动扩散区域131中的全部电荷(例如，电子)可以完全地漂移进入电源端子Vdd。从而，可以初始化所选择的单元像素。在经过初始化的单元像素的电荷传输信号没有激活的情况下，被传输栅电极123围绕的P型杂质层113的势垒高度可以变大，并且电荷可以聚集在光电转换器件110的N型杂质层111中。如果包括传输栅电极123的电荷传输兀件被电荷传输信号激活而复位兀件140没有被激活，则被传输栅电极123围绕的P型杂质层113的势垒高度变低，并且可以将存储在N型杂质层111中的电荷传输进入浮动扩散区域131。根据本发明构思的实施例，浮动扩散区域131可以垂直地布置在N型杂质层111上方。从而，存储在N型杂质层111中的电子会从第二表面2朝向第一表面I向上移动。换言之，存储在N型杂质层111中的电荷(诸如电子)会在垂直方向上穿过半导体层100被传输到浮动扩散区域131中。浮动扩散区域131会具有寄生电容。从而，可以根据存储在浮动扩散区域131中的电荷量来确定浮动扩散区域131的电势，并且可以根据浮动扩散区域131的电势来确定放大元件150的输出电流。随后，如果选择元件160被施加至选择信号线SEL(i)的选择信号激活，则可以通过连接至所选的单元像素的输出线Vout读取所选的单元像素的输出信号。在下文中将参考图12至图19描述根据本发明构思的实施例的图像传感器的制造方法。图12至图19是示出了制造根据本发明构思的实施例的图像传感器的方法的截面图。参考图12，可以提供半导体层100，并且可以在半导体层100中形成限定有源区的隔离层107。半导体层100可以包括P型块衬底101以及在P型块衬底101上形成的P型外延层103。在一个实施例中，可以将P型外延层103的与P型块衬底101相对的表面称作半导体层100的第一表面I (或者前侧表面)，并且可以将与P型块衬底101的P型外延层103相对的表面称作半导体层100的第二表面2 (或者后侧表面)。根据一个实施例，如上所述，半导体层100可以包括P型块衬底101以及在P型块衬底101上的P型外延层103。然而，半导体层100不限于上述结构。例如，可以用N型块衬底来替代P型块衬底101。可替换地，半导体层100可以包括块衬底和在块衬底中形成的P型阱。在另一个实施例中，半导体层100可以是绝缘体上硅(SOI)衬底。g卩，半导体层100可以以多种不同形式来具体实现。可以将P型杂质注入到P型外延层103中，从而形成重掺杂有P型杂质的P型深阱105。在此情况下，P型深阱105可以与第一表面I间隔开以便插入P型外延层103与块衬底101之间。P型深阱105的杂质浓度可以比P型外延层103的杂质浓度高。例如，P型深阱105可以具有约3 ii m至12 ii m的深度和约I X IO15原子/cm3至约I X IO20原子/cm3的杂质浓度。如参考图3所描述的那样，可以形成隔离层107以限定第一有源区ACTl和第二有源区ACT2。可以使用浅沟槽隔离技术或局部硅氧化(LOCOS)技术在半导体层100的第一表面I处形成隔尚层107。在一个实施例中，可以在形成隔离层107之后在半导体层100中形成P型隔离阱109。虽然没有在图中示出，但是可以形成P型隔离阱109以接触P型深阱105。P型隔离阱109可以具有约I X IO15原子/cm3至约I X IO20原子/cm3的杂质浓度。参考图13，可以在半导体层100中形成光电转换器件110。在一个实施例中，光电转换器件110可以包括PIN型光电二极管。形成光电转换器件110可以包括在半导体层100的第一表面I上形成第一掩膜图案115以暴露第一有源区ACT1，以及使用第一掩膜图案115在半导体层100中形成N型杂质层111和P型杂质层113。更详细地，可以使用第一掩膜图案115作为注入掩膜将N型杂质注入P型外延层103中，从而形成N型杂质层111。可以形成N型杂质层111以包括顺序堆叠的第一杂质层Illa和第二杂质层111b。即，可以将第二杂质层Illb形成为比第一杂质层Illa更接近半导体层100的第一表面I。第一杂质层Illa的杂质浓度可以比第二杂质层Illb的杂质浓度低。例如，第一杂质层Illa可以具有约I X IO15原子/cm3至约I X IO17原子/cm3的杂质浓度，而第二杂质层Illb可以具有约I X IO17原子/cm3至约I X IO20原子/cm3的杂质浓度。随后，可以使用第一掩膜图案115作为注入掩膜将P型杂质注入P型外延层103中，从而形成与第一表面I相邻并且位于N型杂质层111上的P型杂质层113。可以形成P型杂质层113以包括顺序堆叠的势垒区域113a和表面杂质区域113b。可以将表面杂质区域113b形成为比势垒区域113a更接近第一表面I。表面杂质区域113b的杂质浓度可以比势垒区域113a的杂质浓度高。例如，势垒区域113a可以具有约I X IO14原子/cm3至约I X IO17原子/cm3的杂质浓度,而表面杂质区域113b可以具有约I X IO17原子/cm3至约I X IO20原子/cm3的杂质浓度。在形成光电转换器件110之后，可以移除第一掩膜图案115 。参考图14和图15,可以将传输栅电极123形成在半导体层100内。可以形成传输栅电极123以在平面视图中具有闭环形状。即，传输栅电极123可以具有与穿透其中央部分的开口相对应的空心区域。形成传输栅电极123可以包括在半导体层100中形成沟槽T、在沟槽T的内壁上形成栅绝缘层121、以及用导电材料填充沟槽T。更具体地，如图14所示，可以在半导体层100的第一表面I上形成第二掩膜图案117。可以形成第二掩膜图案117以暴露在光电转换器件110的中央区域内的第一表面上的预定区域。可以利用第二掩膜图案117作为蚀刻掩膜将半导体层100蚀刻预定深度，从而在半导体层100中形成沟槽T。可以使用各向异性蚀刻技术来形成沟槽T。如图7A和7B所示，沟槽T的底面可以位于P型杂质层113内，并且可以暴露势垒区域113a。可替换地，如图7C所示，沟槽T的底面可以位于P型杂质层113与N型杂质层111之间的界面处。在另一个实施例中，如图7D所示，可以形成沟槽T，使得沟槽T的底面位于N型杂质层111内。即，可以修改沟槽T以具有不同的构造和/或形状。参考图15，可以在沟槽T的内壁上形成具有约IOA至约IOOA厚度的栅绝缘层121。在一个实施例中，可以使用热氧化工艺形成栅绝缘层121。即，可以由热氧化层形成栅绝缘层121。可以通过向暴露了沟槽T的内壁的衬底应用干法氧化技术或湿法氧化技术来形成热氧化层。可以使用氧气作为工艺气体来执行干法氧化技术，并且可以使用水蒸气(H2O)作为源材料来执行湿法氧化技术。当使用热氧化工艺形成栅绝缘层121时，可以 在沟槽T的内壁上选择地形成栅绝缘层121。在另一个实施例中，可以由SiO2层、SiON层、SiN层、Al2O3层、Si3N4层、GexOyNz层、GexSiyOz层或闻k电介质层形成棚绝缘层121。可以使用原子层 几积(ALD)技术由HfO2层、ZrO2层、Ta2O5层、娃酸铪(HfSiO)层、娃酸错(ZrSiO)层或其组合形成高k电介质层。此外，可以由包括上述列出的各层当中的至少两个堆叠层的组合层来形成栅绝缘层121。可以使用表现出极好的阶梯覆盖的沉积技术来形成栅绝缘层121。例如，可以使用化学汽相沉积(CVD)技术或原子层沉积(ALD)技术来形成栅绝缘层121。在形成栅绝缘层121之前，可以移除第二掩膜图案117。在此情况下，不仅在沟槽T的内壁上形成栅绝缘层121，而且还在半导体层100的第一表面I上形成栅绝缘层121。在另一个实施例中，在形成栅绝缘层121之前，可以将P型杂质注入到半导体层100中沟槽T下面，从而形成图7B至7D所示的局部杂质区域126。可以形成局部杂质区域126，以具有约I X IO17原子/cm3至约I X IO20原子/cm3的杂质浓度。可以形成局部杂质区域126，以具有比被传输栅电极123围绕的P型杂质层113的电势更高的电势。这用于改善电荷传输效率。即，局部杂质区域126可以作为势垒，使得N型杂质层111中的电荷容易地漂移和/或扩散进入被传输栅电极123围绕的P型杂质层113。同时，在被沟槽T暴露的半导体层100的表面处产生的电荷会扩散进入N型杂质层111。在此情况下，暗电流会流动。然而，根据该实施例，由于局部杂质区域126的存在，所以可以抑制暗电流。在一个实施例中，可以使用倾斜离子注入工艺来形成局部杂质区域126。在此情况下，如图7D所示，可以形成局部杂质区域126以与沟槽T的侧壁相邻。再次参考图15，被栅绝缘层121围绕的沟槽T可以被填充导电材料。沟槽T中的导电材料可以作为传输栅电极123。具体地，可以通过在第二掩膜图案117上沉积填充沟槽T的栅导电层并且平坦化该栅导电层直到第二掩膜图案117的顶面为止来形成传输栅电极123。即，可以在移除第二掩膜图案117之前形成栅导电层。可以使用各向异性蚀刻技术(例如，毯覆式回蚀(blanketetch back)工艺)或者化学机械抛光(CMP)技术来平坦化栅导电层。在使用各向异性蚀刻技术(例如，毯覆式回蚀工艺)平坦化栅导电层的情况下，传输栅电极123会凹进沟槽T中。在此情况下，如图7A所示的实施例那样，可以在凹进的传输栅电极123上形成覆盖绝缘层124以填充沟槽T。
在一个实施例中，可以由掺杂的多晶硅层或金属层形成栅导电层。用于形成栅导电层的金属层可以包括钨层、钛层或氮化钛层。
参考图16，可以在第二有源区(参考图3的ACT2)形成由MOS晶体管构成的读取器件的栅电极125。即，读取器件的栅电极125可以对应于复位元件、放大元件和选择元件的栅电极。可以在半导体层100的第一表面和栅电极125上形成第三掩膜图案127。可以形成第三掩膜图案127以暴露被传输栅电极123围绕的P型杂质层113。可以使用第三掩膜图案127作为离子注入掩膜将N型杂质注入半导体层100的P型杂质层113，从而形成浮动扩散区域131。从而，浮动扩散区域131可以与传输栅电极123的空心区域在垂直方向上自对准。同时，第三掩膜图案127可以另外暴露限定在半导体层100中的第二有源区(图3的ACT2)的预定区域，以便形成由MOS晶体管构成的读取器件的源/漏电极133。在此情况下，可以同时形成源/漏电极133和浮动扩散区域131。在形成浮动扩散区域131之后，可以移除第三掩膜图案127。参考图17，可以在具有光电转换器件110和浮动扩散区域131的半导体层100的第一表面I上形成互连层200。形成互连层200可以包括形成电连接读取器件的互连以及形成多个层间绝缘层210，该读取器件传输并读取从光电转换器件110产生的电信号。更具体地，可以在半导体层100的第一表面I上形成层间绝缘层210，并且在该层间绝缘层210上形成金属互连220来将读取器件连接到控制器件。层间绝缘层210和金属互连220可以在半导体层100的第一表面I上交替地且重复地堆叠。在一个实施例中，金属互连220可以自由地布置，而不管光电转换器件110的排列。即，可以将金属互连220形成为与光电转换器件110交叉。换言之，可以自由地设计和/或具体实现金属互连220的布局方案，而不对光电转换器件110的位置进行任何限制。可以由具有极好的缝隙填充特性的材料来形成层间绝缘层210，并且可以将其形成为具有平坦的顶面。例如，可以由高密度等离子体(HDP)氧化层、tonen硅氮烷(TOSZ)层、玻璃基硅(SOG)层或未掺杂硅酸盐玻璃(USG)层来形成层间绝缘层210。可以通过在层间绝缘层210上沉积金属层并对该金属层进行图案化来形成金属互连220。可以由铜层、铝层、钨层、钛层、钥层、钽层、氮化钛层、氮化钽层、氮化锆层、氮化钨层或其组合来形成金属互连220。金属互连22可以通过接触插塞215电连接至在半导体层100的第一表面I上形成的控制器件。参考图18，支撑衬底230可以被粘结到互连层200的与半导体层100相对的表面。具体地，支撑衬底230可以被粘结到最顶层层间绝缘层210的平坦化表面，与半导体层100相对。支撑衬底230可以在随后的用于对半导体层100进行打薄的工艺期间支撑半导体层100。此外，支撑衬底230可以防止形成在半导体层100中的器件的结构发生变形。在一个实施例中，支撑衬底230可以包括块衬底(例如晶圆)或者塑料衬底。再次参考图18，可以对具有光电转换器件110的半导体层100进行打薄。在入射光照射到半导体层100的第二表面2上并且半导体层100相对较厚的情况下，在入射光穿过半导体层100时入射光的强度会显著降低。即，入射光的损失会与半导体层100的厚度成比例。因此，如果移除半导体层100的一部分以减小半导体层100的厚度，则可以减小入射光在半导体层100中行进的路径长度，以便增强光电转换器件110的感光灵敏度。此外，入射光进入半导体层100的穿透深度会根据入射光的波长而改变。因此，可以根据入射光的波长确定打薄工艺之后的半导体层100的最终厚度。对半导体层100进行打薄可以包括研磨或抛光块衬底101以及各向异性和/或各向同性地蚀刻被研磨或抛光的块衬底101。在一个实施例中，可以倒置具有支撑衬底230的衬底以便使得支撑衬底230位于最下层。可以使用研磨机或CMP设备移除块衬底101。BP,可以使用研磨工艺或CMP工艺机械地移除P型块衬底101。在机械地移除P型块衬底101之后，可以使用各向异性蚀刻工艺和/或各向同性蚀刻工艺来蚀刻剩余的半导体层100，以便精确地控制半导体层100的厚度。例如，可以使用氢氟(HF)酸溶液、硝酸(HNO3)溶液和醋酸溶液的混合物来湿法蚀刻剩余的半导体层100。在P型深阱105形成在P型外延层103中的情况下，在打薄工艺期间可以使用P型深阱105作为蚀刻停止层。在一个实施例中，P型深阱105也可以在打薄工艺期间被移除。如上所述，在打薄工艺期间可以从半导体层100移除P型块衬底101和重掺杂的P 型深阱105。在此该情况下，在打薄工艺之后可以暴露P型外延层103。在打薄工艺之后，剩余的P型外延层103可以具有约Iiim至约IOiim的厚度。可替换地，如图18所示，即使在打薄工艺之后仍可以保留P型深阱105的一部分或者全部部分。在打薄工艺之后，剩余的P型外延层103可以具有与互连层200相邻的第一表面以及与第一表面I相对的第二表面。在打薄工艺之后可以暴露剩余的P型外延层103的第二表面。剩余的P型外延层103的第一和第二表面可以分别对应于半导体层100的第一表面I和第二表面2。P型外延层103的第二表面2可以与光电转换器件110的N型杂质层111间隔开。当使用研磨工艺或者CMP工艺对半导体层100进行打薄时，由于机械和化学侵蚀可能产生晶体缺陷。即，晶体缺陷可能存在于由研磨工艺或者CMP工艺暴露的第二表面2附近的P型外延层103中。例如，诸如自由键或断键之类的表面缺陷可能在P型外延层103的第二表面2附近产生。存在于第二表面2附近的表面缺陷可以导致图像传感器的暗电流。即，表面缺陷可以使图像传感器的低光照特性退化。因此，在打薄工艺之后可以执行移除半导体层100 (例如P型外延层103)的第二表面2附近的表面缺陷的工艺。可以使用化学蚀亥IJ技术(例如湿法蚀刻工艺或化学清洗工艺)来移除第二表面2附近的表面缺陷。在此情况下，在移除表面缺陷之后，可以在通过化学蚀刻技术蚀刻或清洗的第二表面2上形成纯氧化层。可替换地，可以通过在第二表面2上形成缓冲绝缘层(未示出)来移除第二表面2附近的表面缺陷。缓冲绝缘层可以是使用热氧化工艺形成的热氧化层。可以使用采用氧气作为源材料的干法氧化工艺或者采用水蒸汽(H2O)作为源材料的湿法氧化工艺执行热氧化工艺。在另一个实施例中，缓冲绝缘层可以由化学汽相沉积(CVD)氧化层形成。在另一个实施例中，缓冲绝缘层可以由化学氧化层形成。可以使用在低温下消耗硅材料的化学溶液来形成化学氧化层，从而在对形成在P型外延层103的第一表面I上的互连层200没有任何影响的情况下，移除P型外延层103中的表面缺陷。例如，化学溶液可以包括氢氧化铵、过氧化氢和去离子水的混合物，氢氯化物、过氧化氢和去离子水的混合物，或者臭氧和去离子水的混合物。
在半导体层100被打薄成只剩下P型外延层103的情况下，可以在第二表面2附近的P型外延层103中形成P型重掺杂杂质层(未示出)。在一个实施例中，通过直接在P型外延层103的第二表面2上形成包含P型杂质的材料层并且将P型杂质扩散进入P型外延层103，可以形成P型重掺杂杂质层。包含P型杂质的材料层可以是绝缘层。例如，P型杂质可以对应于硼离子，并且包含P型杂质的材料层可以对应于硼硅玻璃(BSG)层。在形成包含P型杂质的材料层之后，可以使用热退火工艺或激光退火工艺将硼离子扩散到P型外延层103中。从而，如上所述，可以在第二表面2附近的P型外延层103中形成P型重掺杂杂质层。P型重掺杂杂质层也可以减小由于P型外延层103中的表面缺陷而产生的暗电流。参考图19,在打薄的半导体层100的第二表面2上可以形成光传输层300。光传输层300可以被形成为包括顺序堆叠的下部平坦化层311、包括多个彩色滤光器320的彩色滤光器层、上部平坦化层313以及包括多个微透镜330的透镜层。下部平坦化层311可以由折射率大于氧化硅材料的折射率的材料形成。这是为了 改善图像传感器的感光灵敏度。例如，下部平坦化层311可以由折射率为约I. 4至约4. 0的材料形成。在一个实施例中，下部平坦化层311可以由Al2O3层、CeF3层、HfO2层、氧化铟锡(ITO)层、MgO层、Ta2O5层、TiO2层、ZrO2层、娃层、错层、ZnSe层、ZnS层或PbF2层形成。可替换地，下部平坦化层311可以由具有高折射率的有机材料形成。例如，下部平坦化层311可以由硅氧烷树脂材料、苯并环丁烯材料、聚酰亚胺系统材料、丙烯系统材料、C型聚对二甲苯基材料、聚(甲基丙烯酸甲酯)(PMMA)材料或聚对苯二甲酸乙二醇酯(PET)材料形成。可以在下部平坦化层311上形成彩色滤光器320。彩色滤光器320可以被形成为分别对应于光电转换器件110。可以使用染色工艺、颜料扩散工艺、印刷工艺等等来形成彩色滤光器320。在一个实施例中，各个彩色滤光器320可以由利用对应于各个单元像素的颜色进行染色的光致抗蚀剂层形成。例如，每个彩色滤光器320可以由红色滤光器、绿色滤光器和蓝色滤光器中的任意一个形成。可替换地，彩色滤光器320可以包括青色滤光器、品红色滤光器或黄色滤光器。彩色滤光器320可以如光电转换器件110 —样二维排列。另外，可以按照Bayer型来排列彩色滤光器320。多个微透镜330可以分别地形成在与下部平坦化层311相对的多个彩色滤光器320上。微透镜330可以由光传输光致抗蚀剂层形成。具体地，形成微透镜330可以包括在光电转换器件110上分别地形成多个光传输光致抗蚀剂图案，以及对该光传输光致抗蚀剂图案进行回流。从而，每个微透镜330可以被形成为具有凸的顶面，该顶表面具有特定的曲
率半径。在对光传输光致抗蚀剂图案进行回流之后，可以执行移除微透镜330的顶面上的残留物的工艺。随后，可以烘干微透镜330以保持其形状。在一个实施例中，在形成微透镜330之前，可以在彩色滤光器320上形成与下部平坦化层311相对的上部平坦化层313。上部平坦化层313可以由具有极好的光传输属性的材料形成。例如，上部平坦化层313可以由聚酰亚胺系统材料或聚丙烯系统材料形成。图20是示出了包括根据本发明构思的一个实施例的图像传感器的图像传感器芯片的截面图。参考图20，图像传感器芯片可以包括包含电路互连线路的互连衬底以及安装在互连衬底上的图像传感器。具体地，如以上实施例所描述，图像传感器可以包括半导体层100、互连层200和光传输层300。在一个实施例中，半导体层100可以被布置在互连层200和光传输层300之间，并且支撑衬底230可以被粘结到互连层200的与半导体层100相对的表面。此外，互连衬底400可以被附着到支撑衬底230的与互连层200相对的表面。互连衬底400可以包括印刷电路板(PCB)，并且可以将多个焊球410附着至互连衬底400的与支撑衬底230相对的下表面。可以将连接焊盘布置在互连衬底400的与焊球410相对的上表面上。互连衬底400的连接焊盘可以通过通孔插塞被电连接到互连层200。因此，由入射光产生的图像传感器的输出信号可以通过互连衬底400的焊球410传输到外部器件。尽管在图中没有示出，图像传感器封装件可以包括布置在微透镜330上的透明板。该透明板可以保护图像传感器芯片，并且外部光线可以穿透该透明板到达图像传感器
-H-* I I
心/T 图21是示出了包括根据本发明构思的实施例的图像传感器的基于处理器的系统的示意性框图。参考图21，基于处理器的系统1000是处理图像传感器1100的输出图像的系统。系统1000可以包括计算机系统、摄像机系统、扫描仪、机械时钟系统、导航系统、视频电话、监控系统、自动聚焦系统、跟踪系统、操作监控系统以及图像稳定化处理系统中的一个。然而，本发明不限于此。基于处理器的系统1000(诸如计算机系统)可以包括中央处理单元(CPU) 1200，诸如能够经由总线1001与I/O设备1300进行通信的微处理器。图像传感器1100可以经由总线1001或其他通信链路与CPU 1200和/或I/O设备1300进行通信。基于处理器的系统1000还可以包括能够通过总线1001与CPU 1200进行通信的RAM 1400和/或端口 1500。端口 1500可以与视频卡、声卡、存储器卡、USB设备等耦接。此外，端口 1500可以连接至附加系统以便与附加系统进行数据通信。图像传感器1100可以与CPU、数字信号处理设备(DSP)或微处理器集成。此外，图像传感器1100可以与存储器集成。可替换地，图像传感器1100可以集成在与处理器的芯片不同的芯片中。图22是示出了包括根据本发明构思的实施例的图像传感器的电子产品的透视图。参考图22，根据本发明构思的实施例的图像传感器可以应用于移动电话2000。此夕卜，根据实施例的图像传感器也可以应用于照相机、摄录机、个人数字助理(PDA)、无线电话、膝上型计算机、光学鼠标、传真机、或复印机。另外，根据实施例的图像传感器也可以安装在望远镜、移动电话手持设备、扫描仪、内窥镜、指纹识别系统、玩具、游戏机、家用机器人、或汽车中。虽然已经参考示例实施例描述了本发明构思，但是对于本领域技术人员显而易见的是在不背离本发明构思的精神和范围的情况下可以做出各种改变和修改。因此，应当理解上述实施例并不是限制，而是举例说明。因此，本发明构思的范围由所附的权利要求书及其等效物的可允许的最宽解释所确定，并且不应当被前述说明书所限制或局限。权利要求
1.一种图像传感器,包括 具有光接收区域的半导体层；以及 被插入到所述半导体层内的栅电极； 其中，所述光接收区域包括下部杂质区域、上部杂质区域以及被布置在所述下部杂质区域与所述上部杂质区域之间的沟道区域， 其中，所述沟道区域具有与所述下部杂质区域和所述上部杂质区域不同的导电类型，并且，所述栅电极被插入到所述沟道区域内，以便具有围绕所述上部杂质区域的闭环形状。
2.如权利要求I所述的图像传感器，其中，所述栅电极的顶面与所述半导体层的顶面共面或者比所述半导体层的顶面低。
3.如权利要求I所述的图像传感器，其中，所述栅电极的底面被布置在所述半导体层的顶面与所述下部杂质区域的最顶层表面之间。
4.如权利要求3所述的图像传感器，其中，在所述下部杂质区域与所述沟道区域之间的分界面实质上是平坦的。
5.如权利要求I所述的图像传感器，其中，所述栅电极向下延伸进入所述下部杂质区域，从而所述栅电极的底面比所述下部杂质区域的顶面低。
6.如权利要求I所述的图像传感器，还包括在所述栅电极下面形成的局部杂质区域， 其中，所述局部杂质区域具有与所述沟道区域相同的导电类型并且与所述沟道区域直接接触。
7.如权利要求I所述的图像传感器，还包括读取器件，所述读取器件具有在所述半导体层上形成的读取栅电极， 其中，所述栅电极具有比所述读取栅电极低的顶面。
8.如权利要求7所述的图像传感器，其中，所述栅电极由与所述读取栅电极的材料不同的材料形成。
9.如权利要求I所述的图像传感器，其中，所述上部杂质区域局部地形成在闭环形状的所述栅电极内。
10.如权利要求I所述的图像传感器，其中，所述沟道区域包括 被闭环形状的所述栅电极围绕的内部区域；以及 与闭环形状的所述栅电极的外侧壁相邻布置的外部区域， 其中，所述内部区域和所述外部区域横向延伸以在所述栅电极下面的区域处彼此接触。
11.如权利要求I所述的图像传感器，其中，所述沟道区域包括 与所述下部杂质区域相邻的电势垒区域；以及 在所述电势垒区域与所述上部杂质区域之间的表面杂质区域， 其中，所述表面杂质区域的杂质浓度比所述电势垒区域的杂质浓度高。
12.—种图像传感器,包括 电荷存储层，其存储响应于入射光而产生的电荷； 被布置在所述电荷存储层上的电势垒层，所述电势垒层具有与所述电荷存储层不同的导电类型；在所述电势垒层中形成的电荷检测层，所述电荷检测层具有与所述电势垒层不同的导电类型，并且与所述电荷存储层垂直地间隔开；以及 栅电极，其具有围绕所述电荷检测层的闭环形状，并控制所述电势垒层的电势，以便将所述电荷存储层中的电荷传输至所述电荷检测层。
13.如权利要求12所述的图像传感器，其中，所述电荷存储层在平面视图中包括被所述栅电极围绕的中央部分和与所述栅电极的外侧壁相邻的外围部分，所述图像传感器还包括 在所述电荷存储层的外围部分上方垂直布置的表面杂质层， 其中，所述表面杂质层具有与所述电势垒层相同的导电类型，并且围绕所述栅电极的外侧壁，所述表面杂质层的杂质浓度比所述电势垒层的杂质浓度高。
14.如权利要求13所述的图像传感器，其中，所述电势垒层在所述电荷存储层的中央部分穿过所述栅电极下面的区域延伸到所述电荷存储层的外围部分上。
15.如权利要求12所述的图像传感器，其中，在垂直方向上，所述栅电极的底面位于所述电荷检测层与所述电荷存储层之间。
16.—种图像传感器,包括 半导体层，其具有前侧表面和与所述前侧表面相対的后侧表面； 形成在所述半导体层的前侧表面上的互连层，所述互连层包括读取栅电极和互连；形成在所述半导体层的后侧表面上的光传输层，所述光传输层包括彩色滤光器和微透镜；以及 被插入到所述半导体层的前侧表面的栅电极，所述栅电极具有闭环形状， 其中，所述半导体层包括 电荷存储层，其存储响应于入射光而产生的电荷； 沟道层，其与所述电荷存储层接触并且与所述半导体层的前侧表面相邻，所述沟道层具有与所述电荷存储层相反的导电类型；以及 电荷检测层，其布置在所述沟道层中并且与所述电荷存储层垂直间隔开，所述电荷检测层具有与所述电荷存储层相同的导电类型， 其中，所述栅电极被布置在所述沟道层内。
17.如权利要求16所述的图像传感器，还包括与所述栅电极的底面相邻的局部杂质区域， 其中，所述局部杂质区域具有与所述沟道层相同的导电类型，并且，所述局部杂质区域的杂质浓度比所述沟道层的杂质浓度高。
18.如权利要求16所述的图像传感器，其中，所述沟道层包括 被所述栅电极围绕的内部区域；以及 与所述栅电极的外侧壁相邻布置的外部区域。
19.如权利要求18所述的图像传感器，还包括在平面视图中与所述电荷存储层重叠的多个MOS晶体管， 其中，所述MOS晶体管使用所述沟道层的外部区域作为沟道区域。
20.如权利要求16所述的图像传感器，其中，所述电荷检测层形成在闭环形状的所述栅电极内，从而具有被所述栅电极完全围绕的岛形。
全文摘要
本发明提供一种图像传感器。该图像传感器包括具有光接收区域的半导体层；以及被插入到所述半导体层内的栅电极；其中，所述光接收区域包括下部杂质区域、上部杂质区域以及被布置在所述下部杂质区域与所述上部杂质区域之间的沟道区域，所述沟道区域具有与所述下部杂质区域和所述上部杂质区域不同的导电类型，并且，所述栅电极被插入到所述沟道区域内，以便具有围绕所述上部杂质区域的闭环形状。
文档编号H01L27/146GK102629614SQ20111045569
公开日2012年8月8日 申请日期2011年12月30日 优先权日2011年2月7日
发明者慎宗哲 申请人:三星电子株式会社