配置横贯堆叠半导体装置的合并垂直信号路径的方法

专利名称：配置横贯堆叠半导体装置的合并垂直信号路径的方法
技术领域：
本发明涉及具有可配置输入和/或输出(I/O)连接的堆叠半导体装置。本发明进一步涉及在堆叠半导体装置中测试和配置I/O连接的系统和方法。
背景技术：
当代电子学表现为附加的或显著增强的功能。手持电话和其它移动主机设备能够流播放(streaming)高质量视频并且运行复杂的互联网应用程序。这些附加的并且增强的功能在进一步表现为日益减小的物理尺寸的主机设备中实现。曾经是大件家居的电视机现在挂在墙上并且具有仅仅几个英寸的厚度。
在越来越小的主机设备中提供附加和/或增强功能导致了在组成的半导体装置方面的相当的性能要求。即，半导体装置必须提供附加或增强的功能，同时在主机设备中占用越来越少的空间。这个一般要求已经促动半导体设计者开发堆叠半导体装置。堆叠半导体装置是在其中最后提供的封装中包括一个垂直地堆叠在另一个顶部的两个或者多个功能器件的装置。术语“垂直堆叠”表示既将一个器件机械安装在另一个的顶部又将已机械安装的器件电连接的两个方面意思。
在涉及每单位装置占用表面积提供增加和/或增强的功能的方面，堆叠半导体装置提供了很多好处。然而，主机设备内堆叠半导体装置的生产、测试以及集成提出了一些独特的挑战。发明内容
本发明的实施例提供具有可配置输入和/或输出(I/O)连接的堆叠半导体装置。 本发明的实施例进一步提供在堆叠半导体装置中测试和配置I/O连接的系统和方法。
根据本发明的一个实施例，一种装置包括堆叠的多个器件，包含主器件和至少一个副器件；多个段，每个段与所述堆叠的多个器件中的一个关联；以及横贯所述堆叠的多个器件的多个N垂直连接路径，所述多个N垂直连接路径中的每一个包括所述多个段的子集。该装置进一步包括从所述多个N垂直连接路径配置的多个M垂直信号路径，其中M小于N，并且所述多个M垂直信号路径中的至少一个是合并垂直信号路径，其由所述主器件使用来自所述多个N垂直连接路径中的至少两个中的每一个的至少一个段适应地配置。
根据本发明的另一个实施例，一种系统包括堆叠的多个器件；测试设备，连接到所述堆叠的多个器件；以及多个段，每个段与所述堆叠的多个器件中的一个、或与所述测试设备关联，其中与所述测试设备关联的所述多个段当中的段将所述测试设备连接到所述堆叠的多个器件。该系统进一步包括横贯所述堆叠的多个器件的多个N垂直连接路径，所述多个N垂直连接路径中的每一个包括所述多个段的子集；以及从所述多个N垂直连接路径4配置的多个M垂直信号路径，其中M小于N，并且所述多个M垂直信号路径中的至少一个是合并垂直信号路径，其由所述测试设备使用来自所述多个N垂直连接路径中的至少两个中的每一个的至少一个段适应地配置。
根据本发明的另一个实施例，一种使用多个垂直连接路径配置横贯堆叠的多个器件的合并垂直信号路径的方法，其中所述堆叠的多个器件包括多个段，该方法包括分别测试所述多个段中的每一个是合格段还是故障段；以及合并-连接来自所述多个垂直信号路径中的至少两个中的每一条的至少一个合格段以配置所述合并垂直信号路径。
根据本发明的另一个实施例，一种使用多个N垂直连接路径配置穿过堆叠的多个器件的M个垂直信号路径的方法，其中M小于N并且所述堆叠的多个器件包括多个段，该方法包括分别检测所述多个段中的每一个是合格段还是故障段。该方法进一步包括将所述N 个垂直连接路径中仅包含合格段的所有垂直连接路径识别为L个非合并垂直连接路径的M 个垂直信号路径并且将所述L个非合并垂直连接路径分别指定为所述M个垂直信号路径的各个路径，其中L小于M。另外，该方法进一步包括配置K个合并垂直信号路径，其中K等于 M减L，并且将所述K个合并垂直信号路径分别指定为所述M个垂直信号路径的各个路径， 其中，配置所述K个合并垂直信号路径中的每一个包括适应地连接来自除所述L个非合并垂直连接路径之外的所述多个垂直连接路径中的至少两个中的每一个的至少一个段。
根据本发明的另一个实施例，一种使用连接到堆叠的多个器件的测试设备从多个垂直连接路径中配置横贯所述堆叠的多个器件的合并垂直信号路径的方法，其中所述堆叠的多个器件包括多个段，该方法包括分别检测所述多个段中的每一个是合格段还是故障段；以及合并-连接来自所述多个垂直连接路径中的至少两个中的每一个的至少一个合格段以配置所述合并连接信号路径。
根据本发明的另一个实施例，一种装置包括堆叠的多个器件，包括主器件，其中所述主器件包括驱动器、接收器、和多个连接点；多个段，每个段与所述堆叠的多个器件中的一个关联；以及横贯所述堆叠的多个器件的多个垂直连接路径，所述多个垂直连接路径的每一个包括所述多个段的子集。另外，所述驱动器包括多个第一开关元件，并且第一开关元件中的每一个包括第一输出，连接到所述多个连接点当中第一开关元件的缺省连接点； 第二输出，通过第一备用信号路径连接到所述多个连接点当中的冗余连接点；以及第三输出，通过第二备用信号路径连接到所述多个连接点当中与另一个开关元件对应的缺省连接点ο
根据本发明的另一个实施例，一种方法包括在堆叠的装置中建立r个冗余垂直连接路径和q个缺省垂直连接路径的顺序，其中在所述顺序中在每RU(q/r)个缺省垂直连接路径之后布置所述冗余垂直连接路径中的一个；分别检测所述多个缺省垂直连接路径中的每一个是合格垂直连接路径还是故障垂直连接路径；以及，对于故障垂直连接路径，从剩余的缺省和冗余垂直连接路径中选择备用垂直连接路径，其中RU是上舍入函数。


下面将参照附图中示出的几个实施例描述本发明。全部附图中，相同的引用符号指代相同的示范元素、组件或步骤。附图中
图1是根据本发明的实施例的堆叠半导体装置的截面图2是进一步示出图1的堆叠装置的概念图，而且更具体地示出根据本发明的实施例的图1的堆叠装置的各种段；
图3A和;3B共同示出进一步示出根据本发明的实施例的图1的堆叠装置的电路图4是概述根据本发明的实施例的检测穿过堆叠装置的各种垂直连接通路中的合格和故障段的方法的流程图5A-5D各示出图3A和中共同示出的堆叠装置的一部分，以附加的注解进一步示出图4中概述的方法的示范执行；
图6是概述根据本发明的实施例的从堆叠装置中提供的多个“N”垂直连接通路定义和实现多个“M”垂直信号通路的方法的流程图7A-7D各示出图3A和中共同示出的堆叠装置的一部分，以附加的注解进一步示出图6中概述的方法的示范执行；
图8是示出根据本发明的实施例的堆叠装置的概念图9进一步示出图8中所示的堆叠装置，而且包括示出故障段和根据本发明的实施例的最后定义的穿过堆叠装置的垂直信号通路的注解；
图IOA和IOB共同示出根据本发明的实施例的检测堆叠装置中的通过和故障段并获得通路权重信息的方法的流程图11是概述根据本发明的实施例的利用通路权重信息在堆叠装置中形成垂直信号通路的方法的流程图12示出图8的堆叠装置的一部分，而且在图8的堆叠装置的该部分上包括示出与图IOA和IOB对应的方法的一部分的示范执行的注解；
图13示出图12的堆叠装置的一部分，而且在图12的堆叠装置的该部分上包括部分地示出与图IOA和IOB对应的方法的另一部分的示范执行的注解；
图14进一步示出图12的堆叠装置，而且在图12的堆叠装置上包括部分地示出与图IOA和IOB对应的方法的示范执行中的一个阶段的注解；
图15进一步示出图12的堆叠装置，而且在图12的堆叠装置上包括部分地示出与图11对应的方法的示范执行中的一个阶段的注解；
图16进一步示出图12的堆叠装置，而且在图12的堆叠装置上包括部分地示出与图11对应的方法的示范执行中的另一个阶段的注解；
图17进一步示出图12的堆叠装置，而且在图12的堆叠装置上包括部分地示出与图11对应的方法的示范执行中的另一个阶段的注解；
图18是示出根据本发明的实施例的堆叠装置的一部分的电路图19是示出根据本发明的另一个实施例的堆叠装置的一部分的电路图20是示出根据本发明的另一个实施例的堆叠装置的一部分的电路图21是示出根据本发明的另一个实施例的堆叠装置的一部分的电路图22是示出根据本发明的实施例的堆叠装置的一部分的电路图23是示出根据本发明的实施例的用于堆叠装置的环型冗余连接方案的概念图M是根据本发明的实施例的与图23的驱动器对应的电路图25是根据本发明的实施例的与图23的接收器对应的电路图沈是示出图23的环型冗余连接方案中的备用信号通路的概念图27示出实现图23的环型冗余连接方案的堆叠装置的一部分；
图观进一步示出根据本发明的实施例的图23的用于堆叠装置的环型冗余连接方案；
图四进一步示出根据本发明的实施例的图观的用于堆叠装置的环型冗余连接方案的一部分；
图30是概述根据本发明的实施例的检测堆叠装置中的故障垂直通路的方法的流程图31是概述根据本发明的实施例的在堆叠装置中连接备用垂直连接通路代替故障垂直通路的方法的流程图32是示出根据本发明的实施例的同样还在图22中部分示出的堆叠装置的一部分的电路图33A是示出根据本发明的实施例的用于堆叠装置的环型冗余连接方案的概念图3 是示出根据本发明的另一个实施例的用于堆叠装置的环型冗余连接方案的概念图。
具体实施方式
现在将参照附图描述本发明的实施例，全文中相同的引用符号指代相同或类似的元素。虽然参照几个实施例描述本发明，但是本发明可以用多种方式具体化，而不应当被解读为仅限于所示出的实施例。其中术语“第一”、“第二”等仅用于方便描述。因此，例如，可以将第一元素可选择地描述为第二描述。
如前所述，堆叠半导体装置的出现为主机设备设计者提供了很大的保证。更小然而功能更强的半导体封装允许集成主机设备以减小物理尺寸，同时提供附加的和/或增强的功能。
然而，这些装置的堆叠特性提出一些独特的挑战，特别地涉及I/O“通过-连接”的实现和测试。即，横贯堆叠半导体装置的连接路径必须可靠地传送一个或多个信号(如地址、数据、控制等)至一个或多个堆叠器件。在很多情况下，I/O连接必须向堆叠半导体装置中的每个和所有器件传送共同的信号。考虑到当代堆叠半导体装置所需的大量连接路径以及实现每个连接路径的多个元件至元件连接，整个堆叠半导体装置中信号的可靠提供证明是有挑战性的。在传统的堆叠半导体装置中，单个误接(即开路或短路)足以使得整个装置失效。进一步，由于很多误接被埋置在堆叠器件之间，有缺陷的I/O路径的有效修复在传统上即便不是完全不可能，可能性也很小。
本发明的实施例不受这些缺点的影响。横贯堆叠半导体设备并且包括一个或多个误接(如形成I/O连接路径的开路、短路或者噪声部分的已损或已断的段)的I/O连接路径(不论本质上是串行还是并行)仍然可被修复用来可靠使用。
本发明的实施例不应该与仅提供横贯器件的堆叠布置的备用通过-连接路径的常规半导体装置相混淆。(例如参见2007年6月14日公开的美国专利申请No. 2007/013208 。即，一些常规堆叠半导体装置提供A/B选择给通过-连接的提供。如果连接路径A由于一个或多个误接而不能工作，就使用连接路径B。当然，这种方法创造了在统计学上更好地提供可用的通过-连接的机会，但是这是以极大的开销并且没有太多的灵活性来完成的。
图1是根据本发明的实施例的堆叠半导体装置的截面图。图1所示的实施例中， 堆叠半导体装置7包括多个垂直堆叠的器件，包括主、接口和/或控制器件10 (以下称为 “主器件”)以及多个副器件20、30、40和50(以下称为“器件”等)。堆叠器件10至50的每个可以实现为裸露的(即未封装的)半导体芯片或实现为堆叠装置中完全或部分封装的器件。根据本发明的一个实施例，器件10至50可被封装在单独的装置内。可选择地，副器件20至50可以在随后被安装到主器件10上之前被封装为一个装置。在本发明的一个实施例中，副器件20、30、40和50可以是半导体存储器件(易失的和/或非易失的)并且主器件10可以是存储器控制器。可选择地，主器件10可以是处理器、系统或子系统控制器、 存储器件、和/或自动测试设备(ATE)接口。
无论使用怎样的实际物理形式或安装技术，堆叠装置中的器件可被称为堆叠安装在另一个器件的顶部。术语堆叠安装不仅指用于形成堆叠装置的机械组装技术以及元件， 还指在器件间提供旨在横贯堆叠装置的全部或部分的信号的连接路径。
图1中示出的实施例中，堆叠装置7中的器件通过多个垂直连接路径(如，)22、 24,32,34连接起来。每个垂直连接路径通过垂直排列的连接路径“段”的堆叠-安装集合来实现。本领域技术人员将意识到连接路径段可以多种方式具体化。然而在示出的实施例中，假定每个段与堆叠的多个器件中的一个关联并且至少部分地由垂直地横贯在其上实现该器件的衬底的导电元件来实现。在所示的实施例中，假定穿硅通孔(TSV)为每个段的组成部分，但是本发明不限于这种类型的连接路径段架构。
因此，图1中所示的每个段与堆叠器件10、20、30、40和50中的一个关联。如这里所用的，当段被称为与器件“关联”时，意味着该段仅只与该特定器件具有特定的物理关联。 例如，如果段被设置在特定器件中，那么那个段与那个器件“关联”并且不与任何其它器件 “关联”，尽管所述段可能，例如，电连接到多个其它器件。
此外，当主器件10是ATE接口时，合并到主器件10内部或外部的互连结构(如， 外部焊球)也可被看作是与ATE接口关联的段。
图1中，堆叠装置7中可见的每个段垂直穿过器件10、20、30、40和50中的一个。 即，堆叠装置7中示出的每个段是至少部分放置在器件10、20、30、40和50的一个中并且因此与其关联。另外，并且如下面将要更详细地描述的，每个段可以是“合格段”或“故障段。” 由于每个段意在提供垂直取向的电连接路径的一部分(即，穿过器件衬底的至少一个段)， 合格段是提供正确的电连接(即，欧姆连接)的段或是提供足够高质量电连接(即提供具有可接受信噪比的信号路径)的段。
相反，一个无法提供正确的或可接受的电连接的段被认为是故障段。用来确定段是合格段还是故障段的标准和/或判据可随不同的设计考虑因素和最后主体器件的应用而变化。最基本的判据可以是在段的相对垂直端点之间的欧姆连接(或导电性)的存在。 更复杂的判据可以包括有效信噪比、或者段阻抗或者电阻特性。
此后，出于简化的目的，本发明的实施例将被描述为简单地使用信号可传递性和8不可传递性作为唯一的用来检测段是合格段AIA还是故障段的判据。因此，如这里所用的， 当一个段被描述为“良好地接收”或者“良好地传送”信号时，意味着信号的接收满足根据本发明的实施例的被挑选用来检测段是合格段还是故障段的任何标准和/或判据。
图1中所描述的实施例示出了合格段和故障段二者。另外，堆叠装置7中的相邻堆叠器件通过多种互连结构(如背面和/或正面安装的连接元件，例如焊球/焊盘结构等等)彼此连接。如图1中所示出的，对于堆叠装置7中的每对相邻器件，互连结构将与相邻器件中的一个关联的段连接到与相邻器件中的另一个关联的各个段。例如，在图1中，堆叠装置7中的互连结构将与主器件10关联的段连接到与邻近主器件10的副器件20关联的段。
图1的垂直连接路径22、24、32和34用于担当横贯堆叠装置7的垂直信号路径。 然而，如垂直连接路径M、32和34中的故障段的存在所表明的，一些垂直连接路径可能无法良好地传送电信号穿过堆叠装置7。包含一个或多个故障段的垂直连接路径无法良好地传送电信号向上(或向下)穿过堆叠器件的整体布置。因此，包含至少一个故障段的垂直连接路径可以被称为“故障垂直连接路径”。垂直连接路径对、32和34每个都是故障垂直连接路径。
与故障垂直连接路径M相反，垂直连接路径22中的所有段都是合格段。因此，垂直连接路径22能够担当堆叠装置7中的垂直信号路径26。只包含合格段的垂直连接路径在此处可以称为“合格垂直连接路径”。另外，如这里所使用的，“垂直连接路径，，是能够良好地传送电信号向上/向下穿过堆叠半导体装置的传导路径。正如此后将更详细描述的， 垂直信号路径可以实现为“合并垂直信号路径”或“非合并垂直信号路径”。垂直信号路径 22形成非合并垂直信号路径，因为形成有效垂直信号路径沈的每个以及所有段在物理上存在于垂直连接路径22中。从前述的定义明显可知，在传输电信号向上/向下穿过堆叠装置7时，垂直信号路径不必是严格垂直取向的组件。当合格垂直连接路径，例如垂直连接路径22，只包含可以担当严格垂直取向信号路径(即非合并垂直信号路径)的合格段时，其它垂直信号路径(即合并垂直信号路径)将以非线性方式(即沿着不由单一直线定义的路径)横贯堆叠装置7。
在图1所描述的堆叠装置7中，两种不同的垂直连接路径与第一和第二电信号Sl 和S2的每个关联。如这里所用的，当垂直连接路径被称为与特定的信号“关联”时，意味着该垂直连接路径用于传送至少所述信号穿过堆叠装置7。在图1的特别描述的例子中，垂直连接路径22和M中的一个或者两个可以与第一信号Sl关联，而垂直连接路径32和34中的一个或者两个可以与第二信号S2关联。因此，可以以多种方式使用多达四个(4)垂直连接路径来实现穿过堆叠装置7的两个( 垂直信号路径。结果，垂直连接路径M、32和34 中的多个故障段的存在没有导致堆叠装置7中的信号传送故障。因为垂直连接路径22可以用作垂直信号路径(即非合并垂直信号路径沈)，垂直连接路径M中的多个故障段不造成后果，并且垂直连接路径M中没有段被用作传送第一信号Sl的第一垂直信号路径沈的一部分。
与第一信号Sl的例子相反，与第二信号S2关联的多个垂直连接路径(如32和34) 的每个均包括至少一个故障段，本发明实施例提供的测试和重构能力允许堆叠装置7从两个或更多故障垂直连接路径来实现合并垂直信号路径。结果，本发明的实施例能够使用分别与和故障段一样的器件关联但是处于不同的垂直连接路径中的一个或多个合格段来绕开一个垂直连接路径中的故障段。
在图1中描述的例子中，与第二信号S2关联的第二垂直信号路径36绕开垂直连接路径32中与器件30关联的故障段。这样，实现穿过堆叠装置7的与第二信号S2关联的第二垂直信号路径(即合并垂直信号路径36)。第二垂直信号路径(S卩，合并垂直信号路径 36)也可以被理解为绕开垂直连接路径34中与器件40关联的故障段。
后面将描述能够辨别合格和故障段、并且随后识别和/或实现穿过堆叠装置的合并和非合并垂直信号路径的一些方法的例子。然而，在本发明的各种实施例的背景下，可以在堆叠装置7的最终封装之前或之后在堆叠装置7中形成合并垂直信号路径。
因为本发明的实施例具有从横贯堆叠装置的多个垂直连接路径适应地形成合并垂直信号路径的能力，堆叠装置的产出率可以通过显著降低的设计和布线开销以及垂直信号路径定义中提高的灵活性而大幅度提高。单个信号故障段不再导致堆叠装置失效。而且， 不需要为每个电信号提供2X或更多的冗余垂直连接路径。图1中描述的实施例进一步包括了一个或多个所谓的“壮健垂直信号路径”或ICN。正如通常所理解的，必须在堆叠装置中确保提供某些关键控制信号(如芯片选择信号、测试电压等)。因此，尽管本发明实施例具有以降低的开销提供穿过堆叠装置的功能垂直信号路径的显著提高的能力，但是某些实施例仍可能希望合并一个或多个壮健垂直信号路径。在图1中描述的实施例中，堆叠装置 7包括壮健垂直信号路径ICN，其包括共同专用于供给控制信号CSI的五个冗余(并且电气互连的)垂直连接路径。应当最小化壮健垂直信号路径在堆叠装置中的使用以避免重要连接状况的丢失。因此，本发明的实施例可以允许在某些堆叠装置中的壮健垂直信号路径的数量显著降低。当然，不应当在更倾向于形成故障段的器件衬底区域中形成壮健垂直信号路径，但是壮健垂直信号路径的制造和功能被认为是常规的并且不会进一步描述。
图2是进一步示出了图1的堆叠装置7的概念图，并且更详细地描述了堆叠装置7 的各种段。如图2中所描述的，堆叠装置7包括段SEGl到段SEG16。尽管段SEGl到段SEG4 被示意性地描述为在器件10和器件20之间布置，但是如上所述这些段与器件10关联。因此，在本发明的某些实施例中，段SEGl到段SEG4可包括穿过器件10布置的TSVs，连同其它互连元件。同样，段SEG5到段SEG16与器件20、30和40以各种方式关联。与器件50关联的段没有在图2中示出。在主器件10是ATE接口的一个实施例中，段SEGl到SEG4可以外部连接到各种测试信号产生和/或测量设备。然而，到正在经受测试的半导体器件的ATE 连接通常被认为在本质上是常规的。正如之后在一些另外的详述中将要描述的，堆叠装置7 中的每个器件可以适应性地用于以多种方式连接不同的器件层段。例如，由副器件20和/ 或由主器件10提供的电路可以用来以多个方式将至少一个“第一层段”(即，与第一(主) 器件10关联的段SEGl到段SEG4中的任意一个)与至少一个“第二层段”(即，与第二器件 20关联的段SEG5到段SEG8中的任意一个)关联。主器件10在这里也可以被称为“第一” 器件10，并且器件20、30、40和50在这里也可以分别被称为“第二”，“第三”，“第四”和“第五”器件。
此外，根据本发明实施例的堆叠装置的多个段可以被指代与多个段的水平子集相关以及与相同的多个段的垂直子集相关。例如，多个第η层段可对应于多个段的水平子集， 其中该水平子集(即多个第η层段)中的每个段与第η器件关联。另外，根据本发明实施例的堆叠装置的每个垂直连接路径可以分别与多个段的各个垂直子集对应。
在图2中描述的实施例中，堆叠装置7的主器件10进一步包括有限状态机 (FSM) 12和标识(ID)信号产生器14(ID GEN 14)。此外，主装置10接收第一和第二电信号 Sl 禾口 S2。
共同地，图3A和;3B是进一步示出根据本发明实施例的堆叠装置7的电路图。图 3A和;3B中画圆圈的字母A到F分别表示图3A和的电路元件之间的各个连接。根据本发明的实施例，作为独立器件或结合外部连接测试设备来工作的主器件10检测堆叠装置7 的垂直连接路径中的故障段，并且可进一步定义一个或多个非合并垂直信号路径和/或合并垂直信号路径来实现穿过堆叠器件的给定数量的垂直信号路径。
参考图3A到3B，主器件10包括具有基本常规的设计和操作特性的FSM12和ID GEN 14。FSM 12连接到并从连接路径CNl到CN4接收各个测试信号。器件20、30、40和50 的每个包括多个与堆叠装置7相关布置的开关元件，并且利用缓冲器将所述开关元件与所述段分开。每个所述缓冲器可以是三态缓冲器。ID GEN 14经由控制信号路径REC提供控制信号SEL到分别与器件20、30、40和50关联的逻辑电路A1、A2、A3和A4。FSM 12连接到 ID GEN 14，其通过控制信号路径IDC选择性地提供标识信号ID11、ID21、ID31和ID41到与器件20、30、40和50关联的器件选择电路。
每个器件选择电路包括比较器和标识(ID)寄存器。例如，在图3A和;3B中所描述的实施例中，与第二器件20关联的器件选择电路(即第一器件选择电路)包括第一比较器CPl和第一 ID寄存器REll，所述第一 ID寄存器REll提供标识信号IDll到比较器CPl。 第一比较器CPl在所描述的例子中是逻辑电路但并不局限于这种特定的配置。第一比较器CPl经过控制信号路径IDC接收来自ID GEN 14的控制信号，并接收来自第一 ID寄存器REll的第一标识信号IDl 1。主器件10可以通过促使ID GEN 14提供控制信号IDll到第一比较器CPl来选择副器件20用于操作。然而，当ID GEN 14提供不同于第一控制信号 IDll的控制信号到第一比较器CPl时，第一比较器CPl的输出不被激活，并且第二器件20 不被主器件10选择。在图3A和;3B中所描述的实施例中，与第三到第五器件30、40和50 关联的器件选择电路的配置和操作相似于与第二器件20关联的如上所述的第一器件选择电路。
另外，在图3A和;3B中描述的实施例中，第二器件20包括多路复用器Ml和M3。多路复用器Ml在与第二器件20关联的段SEG5和SEG6以及与主器件10关联的段SEGl和 SEG2之间开关-连接。类似地，多路复用器M3在与第二器件20关联的段SEG7和SEG8以及与主器件10关联的段SEG3和SEG4之间开关-连接。与多路复用器Ml和M3关联的相应信号路径部分111到122在第二器件20中表示出。
多路复用器Ml能够适应地定义形成与第二器件20关联的第二层段SEG5和SEG6 以及与主器件10关联的第一层段SEGl和SEG2之间的连接的开关路径。如这里所用的，“开关路径”是在多路复用器或其它开关元件的输入和输出之间形成的信号路径。在本文中，段 SEGl到SEG4可以记作“多个第一层段”并且段SEG5到SEG8可以记作“多个第二层段”，这里术语“层”指堆叠器件之间的分层关系。类似地，多路复用器M3能够适应性地定义形成与第二器件20关联的第二层段SEG7和SEG8以及与主器件10关联的第一层段SEG3和SEG4 之间的连接的开关路径。
例如，多路复用器Ml可以开关-连接第二层段SEG5和第一层段SEGl，它们两者都位于共同的垂直连接路径22中。或者，在段SEGl是故障段的情况下，例如，多路复用器Ml 可以开关-连接第二层段SEG5和第一层段SEG2。
器件20进一步包括提供开关元件控制信号(如多路复用器控制信号)MC11和 MC12到多路复用器Ml以及提供开关元件控制信号(如多路复用器控制信号)MC31和MC32 到多路复用器M3的第一控制寄存器REG1。根据本发明的实施例，器件的控制寄存器可以提供开关元件控制信号到器件的开关元件。在根据图3A和;3B中所示出的本发明实施例中， 形成开关路径的转换元件是多路复用器。因此，提供给多路复用器的开关元件控制信号在这里可被称为“多路复用器控制信号”。
基于多路复用器控制信号MCll和MC12，多路复用器Ml在可能的开关路径范围中适应地定义一个或多个开关路径。类似地，基于多路复用器控制信号MC31和MC32，多路复用器M3适应地定义一个或多个开关路径。接下去，多路复用器控制信号MC11、MC12、MC31、 和MC32由存储在第一控制寄存器REGl中的控制数据定义。这样，主器件10可以通过控制存储在第一控制寄存器REGl中的数据来控制由多路复用器Ml和M3形成的开关路径。
在图3A和;3B中所描述的实施例中，当主器件10选择第二器件20时(即当比较器CPl的输出被激活时)，主器件的FSM 12可以改变第一控制寄存器REGl的内容。通过改变第一控制寄存器REGl的内容，FSM 12可以改变在第二层段SEG5和SEG6与第一层段 SEGl和SEG2之间的开关路径，同样可以改变在第二层段SEG7和SEG8与第一层段SEG3和 SEG4之间的开关路径。
这里应该注意，为了简便在所描述的例子中使用了在两个任意定义的输入和输出 (如根据参考测试信号传输)段之间安排的简单的2对W2-by_2)多路复用器。本领域技术人员将认识到在本发明的其它实施例中可以类似地使用任何合理的N到M(N-by-M)多路复用器，其中N和M为自然数。特定的器件可以合并具有相同或不同I/O配置的多路复用器以适应地定义输入和输出段之间的各种开关路径。
在图3A和;3B所描述的实施例中，第二器件20进一步包括分别与段SEGl到SEG4 关联的连接测试电路。所述连接测试电路可以用于分别执行涉及相应的段SEGl到SEG4的连接测试。在所描述的实施例中，合并在第二器件20中的连接测试电路分别包括晶体管 T21、T22、T23和Τ24。晶体管Τ21具有接地的第一源极/漏极端、在节点附处连接到信号路径部分111的第二源极/漏极端、以及连接到第一比较器CPl的输出的栅极。晶体管T22、 T23和TM相对于相应的信号路径部分和多路复用器Ml和M3被类似地配置。晶体管T21、 T22、T23和TM的每个在第二器件20被主器件10选择时(即，当第一比较器CPl的输出被激活时)被导通。当晶体管Τ21、Τ22、Τ23和TM被导通时，对于每个段SEGl到SEG4，FSM 12可以确定该段是合格段还是故障段。即，主器件10可以对多个第一层段SEGl到SEG4的每个段执行连接测试。
这里同样地，所描述的实施例中假设非常简单类型的连接测试电路。本领域技术人员能认识到很多不同类型的连接测试电路可以与多个第一段SEGl到SEG4关联(1对 1 (1-for-l)或 1 对多(1-for-many)) ο
图3A和;3B中所描述的第三到第五器件30、40和50具有与如上所描述的关于器件20的配置相似的配置。因此，将省略对器件30、40和50各自的配置的进一步说明。
在图3A和;3B所描述的实施例中，一些黑色阴影的段(即SEG6、SEGlO、SEGll和 SEG16)表示故障段，而没有阴影的段表示合格段。垂直连接路径22、24、32和34被显示为横贯堆叠装置7，与关于图1所给出的描述类似。例如，垂直连接路径22包括段SEG1、SEG5、 SEG9和SEG13 ；垂直连接路径M包括段SEG2、SEG6、SEG10和SEG14 ；垂直连接路径32包括段 SEG3、SEG7、SEGll 和 SEG15 ；垂直连接路径 34 包括段 SEG4、SEG8、SEG12 和 SEG16。
现在将参考图3A、3B、4、和5A-5D来描述根据本发明实施例的检测堆叠装置中的合格段和故障段的方法。
图4是概述根据本发明的检测穿过堆叠装置的各种垂直连接路径中的合格和故障段的方法的流程图。将在具有类似于图3A和;3B中所示配置的堆叠装置7的背景下说明参照图4中所示出的示范方法。图5A-5D的每个示出了图3A和的堆叠装置7的一部分， 其使用另外的注解进一步示出了图4中所概述的方法的示范执行。特别地，在运作示例中图5A和5B相应于图3，图5C和5D相应于图!3B。
参考图4和图5A-5D，主器件10初始化第一到第四控制寄存器REG1、REG3、REG5、 和REG7的每个以存储缺省数据并且之后选择器件20 (S100)来开始多个第一层段SEGl到 SEG4的评估。存储在第一到第四控制寄存器REGl到REG7中的缺省数据导致与每个控制寄存器关联的多路复用器形成缺省(或初始)开关路径。在图5A-5D中所描述的实施例中， 并且参照图5A和5C，当缺省数据被存储到第一到第四控制寄存器REGl到REG7中时，第一控制寄存器REGl导致多路复用器Ml形成连接第二层段SEG5与第一层段SEGl的开关路径 pll、以及连接第二层段SEG6与第一层段SEG2的开关路径pl2。第一控制寄存器REGl还导致多路复用器M3形成连接第二层段SEG7与第一层段SEG3的开关路径p31、以及连接第二层段SEG8与第一层段SEG4的开关路径p32。第二到第四控制寄存器REG3、REG5和REG7 类似地控制相应的多路复用器以在相应的垂直连接路径中形成类似的缺省开关路径(如果SEGl到SEG16的所有段都是合格段，其应形成四个G个)对应于垂直连接路径22、24、 32和34的非合并垂直信号路径)。
参考图5A，主器件10使用ID GEN 14选择第二器件20以产生并提供第一 ID信号 IDll到与第二器件20关联的器件选择电路(即，到第一比较器CPl)的器件20。当第一比较器CPl接收来自ID GEN 14的第一 ID信号IDll时，第一比较器CPl的输出信号被激活。 因此，第一比较器CPl的被激活的输出将晶体管T21、T22、T23和T24的每个导通以便FSM 12可以分别确定第一层段SEGl到SEG4是合格段还是故障段。
即，FSM 12在选择第二器件20后对多个第一层段的每个执行连接测试。根据简单的运作示例，连接测试可以包括执行与图4的方法的步骤S102、S104(如果必要)、和S106 对应的步骤。从第一段(如第一层段SEG1)开始，FSM 12确定与当前段(如第一层段SEG1) 对应的当前连接测试路径是否是可靠的(SIC)》。如这里所用的，“连接测试路径”包括至少一个段，并且也可以包括意在连接所述段的合格路径部分(以及相关的元件)、与所述段关联的连接检测电路、以及确定所述段是合格段还是故障段的主器件电路。根据本发明的实施例，如果除了被测试的段外连接测试路径不包括故障段，则该连接测试路径是“可靠的”。
与段SEGl的对应当前连接测试路径包括晶体管T21、开关路径pll、段SEGl和连接路径CN1。除了段SEGl (主器件10还没有确定其是合格段还是故障段)外，与段SEGl对应的当前连接测试路径不包括故障段并且因此被确定是可靠的(S102 =是)。
因此，主器件10跳过方法步骤S104并且继续监视与段SEGl对应的连接测试路径并存储结果得到的合格/故障信息(S106)。利用与段SEGl关联的连接测试路径，FSM 12 确定段SEGl是合格段还是故障段。例如，与段SEGl关联的连接测试电路将与SEGl对应的连接测试路径连接到地，并且FSM 12监视连接测试路径来确定段SEGl是合格段还是故障段。在图5A-5D的例子中，假定段SEGl为合格段，那么FSM 12确定段SEGl通过连接测试并且存储表示段SEGl为合格段的信息。因此，“通过”显示在图5A中段SEGl下面。
主器件10随后确定多个第一层段中所有剩余的段是否已经被测试(S108)。如果没有，则主器件10利用由方法步骤S102、S104(如果必要)、S106、S108和SllO形成的测试循环连续测试(即增加段计数器来连续测试)多个第一层段中的每个剩余段(如段SEG2、 接着段SEG3、以及段SEG4)。
假定图5A中所示的剩余第一层段SEG2、SEG2和SEG4的每个都是通过的结果以及 “PASS”标志。为段SEG4存储了 PASS标志后(S106)，主器件10确定与主器件10关联的多个第一层段的所有段都被测试过了(S108 =是)。一旦多个第一层段都被测试过了，主器件 10就能够确定主器件10是否是“可修复的”(S112)。如这里所用的，如果对于堆叠装置7 中的每个信号来说在器件和相邻器件之间的合格的器件间层连接是可获得的，则该器件是 “可修复的”。如这里所用的，“器件间层连接”可以是“合格器件间层连接”或“故障器件间层连接”。器件的“合格器件间层连接”是能够在器件和相邻器件之间向上/向下良好地传输电信号、并且包括一个与所述器件关联的合格段的传导路径。相反，“故障器件间层连接” 是不能在器件和相邻器件之间向上/向下良好地传输电信号、并且包括一个与所述器件关联的故障段的连接。
在运作示例中，假定垂直连接路径22和M中的每一个(以及这些垂直连接路径中的每一个中的每个段)与第一信号Sl特定地关联，并且垂直连接路径32和34中的每一个(以及这些垂直连接路径中的每一个中的每个段)与电信号S2特定地关联(参见图1、 3A和:3B)。然而，根据本发明的其它实施例，堆叠装置中的垂直连接路径不需要与任何电信号特定地关联。另外，在多个第一层段当中，段SEGl与垂直连接路径22关联，段SEG2与垂直连接路径M关联，段SEG3与垂直连接路径32关联，并且段SEG4与垂直连接路径34关联。因此，为了确定对于堆叠器件中的每个信号器件10和20之间的合格的器件层间连接是可获得的，主器件10必须确定第一层段SEGl和SEG2 (与第一信号Sl关联)的至少一个是合格段并且第一层段SEG3和SEG4(与第一信号S2关联)的至少一个是合格段。因为在运作示例中段SEGl到SEG4的每个都被假定为合格段，所以主器件10确定在主器件10和第二器件20之间的与段SEGl到SEG4对应的器件间层连接的每个都是合格的器件间层连接。因此，主器件10确定对于堆叠装置7中的每个信号合格的器件间层连接是可获得的， 并且因此确定主器件10是可修复的(S112=是)。尽管为了描述方便相对于运作示例考虑仅有两个信号(第一和第二信号Sl和S2)，但是，根据本发明实施例的堆叠装置可以传送许多更多的信号。
此外，在另一个实施例中，如果段SEGl和SEG3被确定为合格段，但段SEG2和SEG4 被确定为故障段，则主器件10仍可确定对于堆叠装置7中的每个信号在主器件10和第二器件20之间的合格的器件间层连接是可获得的。在该示例中，与段SEGl和SEG3对应的器件间层连接是合格的器件间层连接，并且段SEGl和SEG3分别与第一和第二信号Sl和S2关联。
然而，在另一个示例中，如果段SEGl和SEG2(即与第一信号Sl关联的多个第一层段中的段)二者都是故障段，则无法借助穿过堆叠装置7的符合要求的垂直信号路径来良好地传送第一信号Si。因此，主器件10可以确定对于堆叠装置7中的每个信号(特别对于第一信号Si)主器件10和第二器件20之间的合格器件间层连接是不可获得的，并且因此确定主器件10是不可修复的(S112 =否)。主器件10因此可记录涉及堆叠装置7的不可修复器件信息(S118)。这里，堆叠装置7将测试失败并且从产品线上被去除。然而，在最低限度上，堆叠装置制造商(或者测试承包者)应该了解关于器件间层连接故障的实情。艮口， 测试结果准确地指明故障中涉及的器件、垂直连接路径、以及相应的段。
然而，在运作示例中(其中段SEGl到SEG4的每个都是合格段)，主器件10确定对于堆叠装置7中每个信号合格内部-器件层连接是可获得的，并且因此确定主器件10是可修复的(S112 =是)。因此，主器件10继续进行到方法步骤S114。主器件10随后确定与第一信号Sl对应的至少一个合格器件间层连接已可靠地连接到FSM 12并且与第二信号 S2对应的至少一个合格器件间层连接已可靠地连接到FSM 12(S114 =是)，因此这些器件间层连接不需要被连接到FSM 12。因此，主器件10跳过方法步骤S116并进行到方法步骤 S120。如这里所用的，当连接器件间层连接和FSM 12的路径不包括故障段的时候，器件间层连接被“可靠地连接”到FSM 12。
接着，主器件10确定将要被测试的与堆叠装置7的器件关联的最后多个段是否已经被测试(S120)。如果是，则方法结束。然而，如果仍需测试堆叠装置7中的一组或多组多个段(S120 =否)，则主器件10选择下一个器件(S122)。在运作示例中，仍需测试额外的多个段(S120=否)，因此主器件10选择下一个器件，其为第三器件30(S122)。为了选择第三器件30，主器件10使用ID GEN 14来产生并提供第二 ID信号ID12到第三器件30 的器件选择电路，所述器件选择电路包括第二比较器CP2。当第二比较器CP2接收ID信号 ID21时，第二比较器CP2的输出信号被激活，其将晶体管T31、T32、T33和Τ34的每个导通， 使得FSM 12可以确定多个第二层段(即段SEG5到SEG8)是合格段还是故障段。
参考图5Α，第二控制寄存器REG3已经被初始化以存储缺省数据(S100)，因此多路复用器Μ5形成了开关路径p51和p52并且多路复用器M7形成了开关路径p71和p72。从段SEG5开始，主器件10确定与段SEG5对应的当前连接测试路径是可靠的(S102 =是)。 这个确定可以是考虑到第一层段SEGl是合格段的事实而做出的。因此，主器件10利用与段 SEG5关联的包含晶体管T31的连接测试电路来测试段SEG5。在实用示例中，与段SEG5对应的当前连接测试路径包括将段SEG5连接到地的晶体管T31、开关路径p51、段SEG5、信号路径部分111、开关路径Pl 1、段SEGl、和连接路径CNl。通过监视连接路径CNl (即，监视与段SEG5对应的当前连接测试路径)，FSM 12确定段SEG5为合格段并随后存储必要的PASS 标志(S106)。因为段SEG5不是多个第二层段中的最后一个段(S108=否)，测试进行到下一个段(SllO)，其为段SEG6。然而，正如段SEG6的阴影所表明的，段SEG6是故障段，因此 FSM 12确定段SEG6为故障段并且存储FAIL标志(S106)。与段SEG6对应的当前连接测试路径包括将段SEG6连接到地的晶体管T32、开关路径p52、段SEG6、信号路径部分112、开关路径P12、段SEG2、和连接路径CN2。通过监视连接路径CN2 (即，通过监视与段SEG6对应的当前连接测试路径)，FSM 12确定段SEG6为故障段。段SEG5是合格段并且因此在图5A中被标识为“PASS”，而段SEG6是故障段并且在图5A中被标识为“FAIL”。FSM 12之后使用类似于如上所述的关于段SEG5的方式来确定第二层段SEG7和SEG8是合格段还是故障段。 如图5A所示，FSM 12确定段SEG7和SEG8 二者都是合格段。
主器件10之后确定对于堆叠装置7中的每个信号在器件20和30之间的合格的器件间层连接是可用的，并且因此确定器件20是可修复的(S112 =是)，因为段SEG5和 SEG6 (在实用示例中与第一信号Sl关联)当中的至少一段是合格段并且段SEG7和SEG8 (在实用示例中与第二信号S2关联)当中的至少一段是合格段。在实用示例中，包含段SEG5的合格的器件间层连接可靠地连接到FSM 12 (如，通过开关路径pll)，并且分别包含段SEG7 和SEG8的合格的器件间层连接各自可靠地连接到FSM 12 (如，分别通过开关路径p31和 P32)。因此，主器件10确定，对于第一和第二信号Sl和S2中的每一个，在器件20和30之间至少一个合格的器件间层连接可靠地连接到FSM 12(S114=是)。所以，主器件10不需要做这样的连接，因而主器件10跳过方法步骤S116并直接进行到方法步骤S120。主器件 10之后确定多个段中的至少一个仍然要被测试(S120 =否)，并且选择下一个器件，其为第四器件40 (S 122)。
参考图5A和5C，为了选择第四器件40(S122)，主器件10使用ID GEW4来产生并提供第三ID信号ID13给与第四器件40关联的包含第三比较器CP3的器件选择电路。当第三比较器CP3接收ID信号ID31时，其输出信号被激活，而且其将晶体管T41、T42、T43和 Τ44的每个导通以使得FSM 12可以通过监视分别与各个段对应的可靠连接测试路径来确定多个第三层段(段SEG9到SEGU)是合格段还是故障段。
主器件10从段SEG9开始并且确定与段SEG9对应的连接测试路径是可靠的(S102 =是)，因为多路复用器Μ5至少连接段SEG9和SEG5 (通过开关路径ρ51)，多路复用器Ml 至少连接段SEG5和SEGl (通过开关路径pll)，并且段SEG5和SEGl 二者都是合格段。因此，主器件10使用与段SEG9关联的包括晶体管T41的连接测试电路来测试段SEG9。在实用示例中，与段SEG9对应的连接测试路径包括将段SEG9连接到地的晶体管T41、开关路径 p91、段SEG9、信号路径部分131、开关路径p51、段SEG5、信号路径部分111、开关路径pll、 段SEGl、和连接路径CNl。通过监视连接路径CNl (即，与段SEG9对应的当前连接测试路径)，FSM 12确定段SEG9为合格段并存储必要的PASS标志(S106)。因为段SEG9不是多个第三层段中的最后一个段(S108 =否)，测试继续进入到下一个段(SllO)，其为段SEG10。
然而，主器件10确定与段SEGlO对应的连接测试路径是不可靠的(S102 =否)。 主器件10之前已经确定段SEG6为故障段。因此参考图5A和5C，用于段SEGlO的当前连接测试路径是不可靠的，所述当前连接测试路径包括信号路径部分132、开关路径p52 (在多路复用器M5中)、故障段SEG6、信号路径部分112、开关路径pl2(在多路复用器Ml中)、段 SEG2、和连接路径CN2。因此，参考图5B和5C，主器件10改变在第二控制寄存器REG3中存储的数据，以使得多路复用器M5将在多路复用器M5中形成开关路径q51以把段SEGlO连接到段SEG5，从而为段SEGlO形成可靠的连接测试路径(S104)。
为了给段SEGlO形成可靠的连接测试路径，主器件10使用ID GEN 14选择第三器件30来产生并提供第二 ID信号ID21给第三器件30的第二比较器CP2。当第二比较器CP2 接收第二 ID信号ID21时，其输出信号被激活并且提供给逻辑电路A2。FSM 12之后改变存储在第二控制寄存器REG3中的数据从而导致多路复用器M5在多路复用器M5中形成开关路径q51。改变存储在第二控制寄存器REG3中的数据也可以切断多路复用器M5中的开关路径p52。
主器件10之后使用ID GEN 14选择第四器件40来产生并提供第三ID信号ID31 给第三比较器CP3。第三比较器CP3的输出信号将晶体管T41、T42、T43和Τ44的每个导通以便FSM 12可以通过监视与段SEGlO对应的连接测试路径来确定段SEGlO是合格段还是故障段。参考图5Β和5C，主器件10监视与段SEGlO对应的连接检测路径，其包括晶体管 Τ42、开关路径ρ92、段SEGlO、信号路径部分132、开关路径q51、段SEG5、信号路径部分111、 开关路径pll、段SEG1、和连接路径CN1。通过监视连接路径CNl ( S卩、与段SEGlO对应的连接检测路径)，FSM 12确定段SEGlO是故障段并存储该标志(S106)。因为段SEGlO不是多个第三层段中的最后一段(S108 =否)，测试继续进入到下一个段(SllO)，其为段SEG11。
FSM 12之后以类似于如上所述的关于段SEG9的方式来确定段SEGll和段SEG12 是合格段还是故障段。主器件10在监视分别与段SEGll和SEG12对应的连接测试路径之前，不需要改变它们。参考图5B和5C，可以通过包括多路复用器M7中的开关路径p71的连接测试路径来监视段SEGl 1，并且可以通过包括多路复用器M7中的开关路径p72的连接测试路径来监视段SEG12。如图5C中所描述的，FSM 12确定段SEGll是故障段并且确定段 SEG12是合格段。
测试过段SEG12后，主器件10确定所有与第三器件30关联的段(即多个第三层段中的所有段)都已经被测试(S108=是)。主器件10之后确定对于堆叠装置7中的每个信号在器件30和40之间的合格的内部-器件层连接是可用的，并且因此确定器件30是可修复的(S112 =是)，因为段SEG9和SEGlO (与第一信号Sl关联)中的至少一个是合格段，并且因为段SEGll和SEG12(与第二信号S2关联)中的至少一个是合格段。主器件10 之后确定对于堆叠装置7中的每个信号，器件30和40之间是否有至少一个对应的合格的器件间层连接可靠地连接到FSM 12(S114)。在实用示例中，因为多路复用器M5至少通过开关路径q51连接段SEGlO与SEG5，所以主器件10确定器件30和40之间的对电信号Sl可用的包括段SEG9的合格的器件间层连接没有可靠地连接到FSM 12(S114 =否)。
因此，主器件10在第二控制寄存器REG3中存储数据，其导致多路复用器M5至少形成将段SEG9连接到段SEG5的开关路径p51 (见图5A) (S116)。对电信号S2可用的介于器件30和40之间的合格的器件间层连接(其包括段SEGU)已经可靠地连接到FSM 12，因此不需要改变多路复用器M7的任何开关路径以将该合格的器件间层连接连接到FSM 12。 主器件10随后确定多个段中的至少一个仍要被测试(S120=否)并且选择器件50(S122)。
参考图5A和5C，主器件10使用ID GEN 14选择第五器件50来产生并提供第四 ID信号ID41给包括第四比较器CP4的与第五器件50关联的器件选择电路。因此，第四比较器CP4的输出信号将晶体管T51、T52、T53和T54中的每一个导通以使得FSM 12可以通过分别监视与段SEG13到段SEG16对应的连接测试路径来确定段SEG13到段SEG16是合格段还是故障段。第四控制寄存器REG7已经被初始化以存储缺省数据(S100)，因此多路复用器M13形成了开关路径pl31和pl32并且多路转换器M15形成了开关路径pl51和pl52。
主器件10确定用于段SEG13的当前连接测试路径是可靠的610 。主器件10之后监视与段SEG13对应的连接检测路径，其包括晶体管T51、开关路径pl31 (在多路复用器 M13中)、段SEG13、信号路径部分115、开关路径p91、段SEG9、信号路径部分131、开关路径17p51、段SEG5、信号路径部分111、开关路径pll、段SEGl、和连接路径CNl (S106)。通过监视连接路径CNl (即，通过监视与段SEG13对应的连接测试路径)，FSM 12确定段SEG13为合格段并存储该信息(S106)。因为段SEG13不是多个第四层段中的最后一段(S108 =否)， 测试进行到下一个段(SllO)，其为段SEG14。
但是，至少因为段SEGlO先前被确定为故障段，所以主器件10确定与段SEG14对应的当前连接测试路径是不可靠的(S102 = no)。因而，主器件10必须为段SEG14形成可靠的连接测试路径(S104)。为了给段SEG14形成可靠的连接测试路径，主器件10改变存储在第三控制寄存器REG5中的数据以在多路复用器M9中形成至少一个新的开关路径。特别地，参照图5D，主器件改变第三控制寄存器REG5中的数据以在多路复用器M9中形成开关路径q92而连接段SEG14和SEG9。之后主器件10使用与段SEG14对应的可靠的连接测试路径来监视段SEG14，该连接测试路径包括晶体管T52、开关路径pl32 (在多路复用器M13 内)、段SEG14、信号路径部分152、开关路径q92、段SEG9、信号路径部分131、开关路径p51、 段SEG5、信号路径部分111、开关路径pll、段SEG1、和连接路径CN1(S106)。通过监视连接路径CNl (即，通过监视与段SEG14对应的可靠连接测试路径)，FSM 12确定段SEG14是合格段并存储该信息(S106)。因为段SEG14不是多个第四层段中的最后段(S108 =否)，测试进行到下一个段(SllO)，其为段SEG15。
根据对应于图4的方法，主器件10以与其测试段SEG13和SEG14的方式类似的方式测试段SEG15和SEG16。因而，主器件10确定与段SEG15对应的当前连接测试路径是不可靠的(S102 =否)(见图5C)并利用第三控制寄存器REG5来形成多路复用器Mll内的段间连接qlll (见图5D)，从而形成用于段SEG15的可靠连接测试路径(S104)。而后主器件10 通过用于SEG15的可靠连接测试路径来测试段SEG15，该连接测试路径包括开关路径qlll、 段SEG12、SEG8、和SEG4、以及连接路径CN4 (S106)。通过监视连接路径CN4 ( S卩，通过监视用于段SEG15的可靠连接测试路径)，FSM 12确定段SEG15是合格段并存储该信息(S106)。
进入段SEG16(S108 =否)，由于多路复用器Mll先前形成连接段SEG15和SEG12 的开关路径qlll，因此主器件10确定用于段SEG16的当前连接测试路径是不可靠的，所以段SEG16当前不连接到FSM 12 6102=否)。主器件10使用第四控制寄存器REG5以在多路复用器Mll内至少形成开关路径pll2(见图5C)，从而形成可靠的连接测试路径(S104)。 在实用示例中，当主器件10在多路复用器Mll内形成开关路径pll2时，其还切断开关路径 qlll。之后主器件10通过可靠的连接测试路径来测试段SEG16，该连接测试路径包括开关路径P112、段SEG12、SEG8、和SEG4，以及连接路径CN4 (S 106)。通过监视连接路径CN4 (即， 通过监视用于段SEG16的可靠连接测试路径)，FSM 12确定段SEG16是故障段并存储该信息(S106)。
而后由于段SEG13和SEG14当中的至少一个段是合格段而且段SEG15和SEG16当中的至少一个段是合格段，因此主器件10确定在装置40和50之间的合格的器件间层连接对于堆叠装置7的每个信号都是可用的，从而确定装置40是可修复的(S112 =是)。
主器件10确定不是对于每个信号都有可靠地连接到FSM 12的器件40和50之间的至少一个合格的器件间层连接(S114=否)。在实用示例中，因为在测试段SEG16之后多路复用器Mll至少实现开关路径pll2而不实现开关路径qlll，所以主器件10确定包括段 SEG15的合格的器件间层连接(其是与第一信号Sl关联的仅有的合格的器件间层连接)未连接到 FSM 12 (Si 14 =否)。
因而，之后主器件10将数据存储在第三控制寄存器REG5中，其导致多路复用器 Mll至少形成将段SEG15连接到段SEG12的开关路径qlll (见图5D) (S116)。另外，由于段 SEG13是合格的器件间层连接的一部分，所以存储在控制寄存器REG5中的数据可以促使多路复用器M9形成连接段SEG13和SEG9的开关路径p91 (见图5C) (S116)。然后主器件10 确定要测试的最后一组段已被测试(S120 =是)。
作为前述方法的结果，在堆叠装置7中的与电信号传送相关的每个和所有段都可以被准确地辨别为合格段或故障段。前述方法不能够辨别与第五装置50关联的段(例如， 装置50左边的段，如图:3B中所示)；然而，在实用示例中，至少由于没有在装置50下面堆叠器件，这些段对于传送堆叠装置7中的电信号可以不是必需的。尽管存在某些故障段，诸如在图示实施例中描述的多路复用器的开关元件被有效地用于为每个段实现可靠的测试连接路径。堆叠装置7中的段的准确“映射”使穿过设备的垂直信号路径灵活的、适应的、 并且智能的定义和实现成为可能。
现在将参考图6和7A-7D描述从堆叠装置7中提供的垂直连接路径当中定义和实现垂直信号路径的方法。图6是概括根据本发明实施例的从堆叠装置中提供的多个“N”垂直连接路径定义和实现多个“M”垂直信号路径的方法的流程图。图7A-7D中的每一个示出图3A和;3B中共同示出的堆叠装置7的一部分，但附加了注解以示出与图6对应的方法的示范执行。图7A和7C对应于图3A，并且图7B和7D对应于图!3B。将通过参考图7A-7D检视关于图3A和;3B的堆叠装置7的方法的示范执行来描述对应于图6的方法。
参考图6、7A和7B，主器件10初始化控制寄存器REG1、REG3、REG5和REG7中的每一个以存储缺省数据(S200)。当第一至第四控制寄存器REGl至REG7存储缺省数据时，其控制对应的开关元件(如，多路复用器)以使它们形成缺省开关路径。在图7A-7D中示出的例子中，缺省开关路径例如包括连接第二层段SEG5与第一层段SEGl的开关路径pll (图 5A)、连接第三层段SEG9与第二层段SEG5的开关路径p51 (图5A)、连接第四层段SEG13与第三层段SEG9的开关路径p91 (图5C)、以及连接信号路径部分171与第四层段SEG13的开关路径pl31 (图5C)。因而，作为缺省选项，主器件10选择垂直连接路径22作为与第一信号Sl关联的垂直信号路径。该缺省开关路径还包括段SEG7和SEG3之间的开关路径p31、 段SEG11和SEG7之间的开关路径ρ 71、段SEG15和SEG11之间的开关路径ρ 111、以及SEG15 和信号路径部分181之间的开关路径pl51。(见图5A和5C)。因此，关于图7A和7B中示出的例子，缺省开关路径产生垂直连接路径22的最后身份作为能够良好地传送信号Sl穿过堆叠装置7的可行的、非合并的垂直信号路径。然而，对于垂直连接路径M、32和34不是这种情况(见图3A和3B)。
作为将缺省值初始化的一部分(S200)，假定装置10选择垂直连接路径32作为第二缺省连接路径。垂直连接路径22和32被选择作为第一和第二缺省连接路径，而垂直连接路径M和34不被选择，但是保留作为“备用连接路径”(见图3A和3B)。
接下来，FSM 12确定缺省的第m层段是否为合格段(S202)。如这里所使用的，“缺省段”是作为缺省连接路径之一的一部分的段。另外，与主器件10关联的段(即，实用示例中的段SEGl至SEG4)在此也可以称为第一层段(而与第二器件关联的段可以被称为第二层段，等等)。因此，例如，缺省的第一层段是作为第一缺省连接路径22的一部分的段SEG1、以及作为第二缺省连接路径32的一部分的段SEG3。因此，在步骤S202，FSM 12确定缺省的第一层段(即，段SEGl和SEG3)是否为合格段(S202)。
根据关于图4的前述方法，FSM 12之前已经存储指示段SEGl和SEG3 二者都是合格段的信息。因而，FSM 12确定缺省的第一层段(即，段SEGl和SEG3)是合格段(S202 = 是)。然后，位于主器件10上或通过主器件10连接的FSM 12或者其它控制逻辑接着确定最后一组要评估的缺省层段仍未被评估(S206 =否)，并且进入到下一器件(S208)，其为第二器件20。
然后主器件10确定缺省的第二层段(即段SEG5和SEG7)是否为合格段(S202)。 以类似于上述关于段SEGl和SEG3的处理的方式，主器件10确定段SEG5和SEG7为合格段 (S202 =是)。随后，主器件10确定最后一组要评估的缺省层段仍未被评估(S206 =否)， 并且进入到下一器件(S208)，其为第三器件30。
因此，以类似于上述关于缺省第一层段的处理的方式，主器件10之后确定缺省的第三层段(即，与第三装置30关联的缺省段，其为段SEG9和SEGl 1)是否为合格段(S202)。 然而，在主器件10之前已经存储指示段SEG9为合格段的信息的同时，其之前也存储了指示段SEGll为故障段的信息。所以，不是所有的缺省第三层段都是合格段(S202 =否)，因此主器件10必须改变在第三器件30 (第m器件)和第四器件40(第m+1器件)的控制寄存器中存储的数据，以将那些器件连接到多个第三层段当中的合格段(即，与器件30关联的合格段)而不是第三层段SEG11。即，主器件10必须绕开作为故障段的缺省第三层段SEGll 重新路由第二缺省连接路径32。参考图7A-7D，通过改变存储在第二控制寄存器REG3中的数据以使多路复用器M7形成将第二层段SEG7与第三层段SEG12连接的开关路径q72 (图 7C)，并且通过改变存储在第三控制寄存器REG5中的数据以使多路复用器Mll形成将第三层段SEG12与第四层段SEG15连接的开关路径qlll (图7D)，主器件10绕开故障段SEGll 重新路由第二缺省连接路径32(S204)。以这种方式，主器件10连接来自不同垂直连接路径32和34的合格段(即来自垂直连接路径32的段SEG15和SEG7、以及来自垂直连接路径34的段SEGU)以最终形成可行的、合并垂直信号路径36。连接不同垂直连接路径的两个段在此可以称为“合并-连接”两个段。例如，如前所述，通过形成开关路径q72，主器件 10合并-连接(垂直连接路径32的)第二层段SEG7和(垂直连接路径34的)第三层段 SEG12。随后，主器件10确定最后一组要评估的缺省层段仍未被评估(S206 =否)，并且进入到下一器件(S208)，其为第四器件40。
然后主器件10确定缺省第四层段(即，与第四装置40关联的缺省段，其为段 SEG13和SEG15)是否为合格段(S202)。以类似于上述关于缺省第一层段的处理的方式，主器件10确定段SEG13和SEG15为合格段(S202 =是)。然后，主器件10确定最后一组要评估的缺省层段已被评估(S206 =是)。
因而，使用对应于图4的方法检测故障段之后，主器件10可以使用对应于图6的方法中的信息来定义和实现穿过堆叠装置7的垂直信号路径(包括非合并垂直信号路径和合并垂直信号路径两者)。在图7A-7D所示的例子中，主器件10使用四个(4)垂直连接路径22、24、32、和34来定义和/或实现两个O个)垂直信号路径沈和36。垂直信号路径 36是使用来自于垂直连接路径32和34的每一个的至少一个段的合并垂直信号路径。另一方面，垂直信号路径26是只包括合格段的与垂直连接路径22对应的非合并垂直信号路径。
在如上参照图1-7D所述的本发明的实施例中，两个或更多的垂直连接路径已经与电信号关联。然而，根据本发明的附加实施例，可以使用“N”个垂直连接路径在堆叠装置中实现至少传输M个不同信号的“M”个垂直信号路径，其中N大于M。可能一个或多个垂直连接路径可以特定地与给定的信号和/或垂直信号路径关联。然而，这不是必需的。实际上，可以使用由所有N个垂直连接路径提供的所有段作为资源以定义和实现所需的M个垂直信号路径。图2示出堆叠装置7，其具有包括段SEGl至SEG16的四个垂直连接路径，并且垂直连接路径中的两个与第一信号Sl关联，同时垂直连接路径中的另外两个与第二信号 S2关联。然而，根据本发明的另一实施例，图8示出包括八个(N = 8)垂直连接路径41-48 的堆叠装置8，所述连接路径包括用于定义和实现传输第一至第四信号S1-S4的四个(M = 4)垂直信号路径的段SEGl至SEG32。在图8中示出的实施例中，垂直连接路径41-48中的每一个都包括段SEGl至SEG32中的四个。例如，第一垂直连接路径41包括段SEG1、SEG9、 SEG17和SEG25。另外，堆叠装置8的八个垂直连接路径41-48没有一个是特定地连接到第一至第四信号S1-S4中的任意一个。
图9进一步示出根据本发明实施例的堆叠装置8。图9包括示出故障段和最后定义的穿过堆叠装置8的垂直信号路径的注解。在图9所示的实施例中，堆叠装置8包括八个垂直连接路径，其中许多都包括一个或多个故障段。在图9中，每个故障段以“X”指示， 而没有以“X”指示的段为合格段。另外，在图9中所示的实施例中，延伸穿过堆叠装置8的五个(5个)可能的垂直信号路径中的每一个都是合并垂直信号路径。具体地，延伸穿过堆叠装置8的五个(5个)可能的垂直信号路径是合并垂直信号路径31至35。然而应注意， 这五个(5个)可能的垂直信号路径的物理长度是不同的。例如，垂直信号路径35是显著长于垂直信号路径31的。考虑到通过当前堆叠装置来传输电信号的日益增加的高速度，具有显著的不同长度的垂直信号路径引致涉及信号飞行传输时间、信号组回转、信号噪声反射等的大量问题。
图IOA和IOB共同示出概括根据本发明实施例的检测堆叠装置中的合格和故障段并得到路径权重信息的方法的流程图。图11是概括根据本发明实施例的使用路径权重信息在堆叠装置中形成垂直信号路径的方法的流程图。图12-17中的每一个示出了堆叠装置 8的一部分，而包括在那些图中的注解(例如在图12中堆叠装置8的一部分上)示出与图 10AU0B和11对应的方法的执行。即，将参照图12中所示的示范性堆叠装置8的一部分描述与图10AU0B和11对应的方法的示范执行，而该部分包括器件10、20、30和40。
参考图12，可以由堆叠装置8执行与图IOA对应的方法部分以确定段SEGl至 SEG24当中的哪些段是合格段以及哪些是故障段。图IOA合并了图4中所概括的方法的步骤，因此这里将不重复那些步骤的描述。通过执行对应于IOA的方法部分，将指示段SEGl 至SEG24中哪些是合格段以及哪些是故障段的信息存储在堆叠装置8的FSM 12中。如图 12 所示，在实用示例中，FSM 12 已确定段 SEG5、SEG6、SEG7、SEG14、SEG16、SEG20、SEG21、 和SEG22是故障段(而且那些段中的每一个以“X”指示以显示其是故障段)，并已经确定剩余的段是合格段(没有“X”的表示合格段)。另外，与主器件10关联的段(即段SEGl 至SEG8)可以被称为多个第一层段SEGl至SEG8。同样地，与第二器件20关联的段(即段 SEG9至SEG16)可以被称为多个第二层段SEG9至SEG16，而与第三器件30关联的段(即段 SEG17至SEG24)可以被称为多个第三层段SEG7至SEG24。
在执行了对应于图IOA的方法部分之后，堆叠装置8进行对应于图IOB的方法部分。通过图IOA和IOB 二者中示出的连接点A或连接点E，图IOA所示的方法部分进行到图 IOB中所示的部分。如果方法的执行进行通过连接点E，则方法的执行终止。
但是，如果方法的执行进行通过连接点A，那么在主器件10确定需要测试的与堆叠装置8的器件关联的最后多个段(例如多个第三层段SEG17至SEG24)已被测试之后 (S306 =是)，主器件10继续进行以将器件选择ID设置为缺省值(例如m = 0)，并初始化器件20、30、和40中的寄存器来存储缺省数据从而设置堆叠装置8内的缺省开关路径 (S300)。根据本发明的实施例，堆叠装置8的缺省开关路径可以类似于前述的关于堆叠装置7的缺省开关路径。在设置缺省开关路径之后，主器件10增加器件选择值(S302)。参考图13，当装置选择ID m等于1时，器件20可以是当前器件。
接下来，主器件10将存储关于当前器件中的可能开关路径的信息、以及所述可能开关路径中的每一个的分别的信号路径权重值(S304)。例如，主器件10可以接着存储关于在与器件10关联的第一层段SEGl至SEG8和与器件20关联的第二层段SEG9至SEG16之间的多个可能开关路径中的每一个的信息。图13示出器件20中的一些可能开关路径，并且特别地，示出了用于将第一层段SEG4连接至与器件20关联的多种不同的第二层段的可能开关路径。图13也示出用于将第一层段SEG8连接至与器件20关联的多种不同的第二层段的可能开关路径。例如，图13分别示出在第一层段SEG4与第二层段SEGlO至SEG14 中的每一个之间的可能开关路径，其为可能开关路径Jl至J5。图13还分别示出在第一层段SEG8与第二层段SEG14至SEG16中的每一个之间的可能开关路径，其为可能开关路径J6 至J8。
图13也示出可能开关路径Jl至J8中的每一个的分别的信号路径权重值。
在参照图12-17所描述的例子中，主器件10仅存储关于具有0-2范围内的信号路径权重值的可能开关路径的信息。然而，主器件10例如可以存储关于具有不同范围内的信号路径权重值的可能开关路径的信息。尽管没有示出，FSM 12还存储具有等于0、1或2的信号路径权重值的与第一层段SEG1、SEG2和SEG3的每一个对应的可能开关路径。FSM 12 不存储与第一层段SEG5、SEG6、或SEG7中的任何一个对应的可能开关路径，因为它们中的每一个都是故障段并且不会形成垂直信号路径的一部分。如此处所使用的，“信号路径权重值”例如可以对应于开关路径的传播延迟。
由于主器件10(或，更具体地，FSM 12)没有评估最后一组开关路径(即，与第三器件30关联的一组可能开关路径)(S306)，主器件10增加器件选择ID (S302)，而且该方法的执行继续。这样，器件选择ID成为m = 2，并且第三器件30成为当前器件。然后主器件10存储第三器件30的可能开关路径和它们各自的信号路径权重值，其中所述可能开关路径是与第二器件20关联的第二层段以及与第三器件30关联的第三层段之间的可能开关路径(S304)。S卩，主器件10存储在多个第二层段(即第二层段SEG9至SEG13和第二层 SEG15)以及多个第三层段SEG17至SEG24中的合格段之间的可能开关路径。图14示出存储在FSM 12中的可能开关路径。然后，由于主器件10已评估了需要评估的最后一组可能开关路径(S306 =是)，该方法的执行终止。
有了与所有的可能开关路径关联的权重因子的认识，可以使用常规定义的最小成本算法来定义具有最小或最均勻权重的一组垂直信号路径，其将对应于一组最短的垂直信号路径、或具有最相似长度的垂直信号路径。
因而，在执行了对应于图IOA和IOB的方法之后，将例如指示图12的堆叠装置8 中的哪些段是合格段以及哪些是故障段的信息、以及指示可能开关路径的信息和它们各自的信号路径权重值存储在FSM 12中。
随后，根据本发明的实施例，可以利用使用可能开关路径和它们各自的信号路径权重值的符合要求的算法来选择和形成堆叠装置8中的垂直信号路径。通过该算法选择和形成的垂直信号路径可以包括合并垂直信号路径。作为一个例子，堆叠装置8可以使用一种算法，其最小化每个垂直信号路径的总信号路径权重值以选择和产生垂直信号路径。可选择地，堆叠装置8可以使用产生具有相似的总信号路径权重值的垂直信号路径的算法。 如此处所使用的，对于垂直信号路径的“总信号路径权重值”是形成该垂直信号路径的部分的开关路径的所有信号路径权重值的总和。另外，总信号路径权重值可以对应于垂直信号路径的总传播延迟。此外，堆叠装置8使用的算法可以例如通过主器件10中的硬件或通过主器件10上的软件来执行。
图11是概括在堆叠装置中选择和创建M个垂直信号路径的方法的流程图，其中该方法尝试使M个垂直信号路径中的每一个的总信号路径权重值最小化。特别地，在已经通过执行对应于图IOA和IOB的方法将堆叠装置8中的可能开关路径和它们各自的信号路径权重值存储在FSM 12中之后，堆叠装置8可以使用对应于图11的方法来选择和创建堆叠装置8中的M个垂直信号路径。在对应于图15-17的例子中，M等于4。
参考图11和15-17，主器件10使用之前存储的堆叠装置8中的可能开关路径的信号路径权重值，计算堆叠装置8中的所有可能垂直信号路径的总信号路径权重值(S400)。 图15示出堆叠装置8中的可能垂直信号路径。在任何一个可能垂直信号路径中都不包括与故障段形成连接的堆叠装置8中的可能信号路径。图15还示出堆叠装置8中的一些可能信号路径的信号路径权重值。特别地，图15示出了连接段SEGl和SEG9的可能信号路径具有为0的信号路径权重值，而连接段SEG9和SEG17的可能信号路径具有为0的信号路径权重值。图15还示出连接段SEG8和SEG15的可能信号路径具有为1的信号路径权重值，连接段SEG15和SEG23的可能信号路径具有为0的信号路径权重值，而连接段SEG15和SEGM 的可能信号路径具有为1的信号路径权重值。因此，包括段SEG1、SEG9和SEG17的可能垂直信号路径的总信号路径权重值为0。另外，包括段SEG8、SEG15和SEG23的可能垂直信号路径的总信号路径权重值为1，而包括段SEG8、SEG15和SEG24的可能垂直信号路径的总信号路径权重值为2。
为堆叠装置8中的所有可能垂直信号路径计算总信号路径权重值之后，主器件10 从可能垂直信号路径当中选择“L”个非合并垂直信号路径，其中L小于或等于M(S402)。如此处所使用的，“非合并垂直信号路径”是使用仅包括合格段的垂直连接路径形成的垂直信号路径。另外，在对应于图15-17的例子中，仅包括合格段的垂直连接路径与具有为0的总权重值的可能垂直信号路径对应。因而，主器件10可以选择具有总权重值为0的可能垂直信号路径作为L个非合并垂直信号路径中的一个。例如，参照图15，包括段SEG1、SEG9和 SEG17以及所述段之间的开关路径的可能垂直信号路径具有为0的总权重值，并且可由主器件10选择作为L个非合并垂直信号路径中的一个。另外，段SEG1、SEG9和SEG17在堆叠装置8内形成垂直连接路径。在对应于图11的方法中，根据堆叠装置8中存在的这样的可能垂直信号路径的数目，主器件10可以选择多达M个总信号路径权重值为0的可能垂直信号路径。
在图15-17的例子中，主器件10选择三个(3个)非合并垂直信号路径，其开关路径由图16中的粗虚线表示。如上所述，主器件10可以选择每个都具有为0的总信号路径权重值的可能垂直信号路径作为L个非合并垂直信号路径。如图16中所示，主器件10选择具有为0的总信号路径权重值的包括段SEG1、SEG9和SEG17的可能垂直信号路径作为非合并垂直信号路径之一。主器件10也可以选择包括段SEG2、SEG10和SEG18的可能垂直信号路径作为非合并垂直信号路径之一，以及选择包括段SEG3、SEG11和SEG19的可能垂直信号路径作为非合并垂直信号路径之一。
然后主器件10确定L是否小于M(S404)。如上所述，对应于图11的方法选择和创建M个垂直信号路径。如果在选择L个非合并垂直信号路径之后L等于M(S404 =否)，那么不需要选择更多的垂直信号路径。但是，如果L小于M，那么需要选择至少一个附加的垂直信号路径。在图15-17的例子中，M等于4，并且L等于3(即选择了三个(3个)非合并垂直信号路径)。这样，在此例子中，在选择L个非合并垂直信号路径后L小于M(S404 = 是)。因此，FSM 12消除具有被包括在所选择的垂直信号路径中的段的每个剩余的可能垂直信号路径(S406)。实用示例中在这里，所选择的垂直信号路径是L个非合并垂直信号路径。因此，将包括段SEG1-SEG3、SEG9-SEG11和SEG17-SEG19中的至少一个的所有剩余的可能垂直信号路径的可能性消除，留下三个(3个)可能垂直信号路径。图16以粗虚线示出了所选择的垂直信号路径的开关路径，并以非粗虚线示出了在消除了包括段SEG1-SEG3、 SEG9-SEG11和SEG17-SEG19的至少一个的未选择可能垂直信号路径之后剩余的可能垂直信号路径的开关路径。
然后主器件10在剩余的可能垂直信号路径当中选择具有最小的总信号路径权重值的可能垂直信号路径(S408)。在图15-17的例子中，三个剩余的可能垂直信号路径是 包括段SEG4、SEG13和SEG23的路径，其具有为3的总信号路径权重值；包括段SEG8、SEG15 和SEG23的路径，其具有为1的总信号路径权重值；以及包括段SEG8、SEG15和SEG24的路径，其具有为2的总信号路径权重值。于是，主器件选择包括段SEG8、SEG15和SEG23的可能垂直信号路径，其具有为1的总信号路径权重值。所选择的包括段SEG8、SEG15和SEG23 的垂直信号路径是合并垂直信号路径。
然后主器件将L增加1(S410)并确定L不再小于M(S404 =否)。然后，主器件10 设置器件20和30内的寄存器以在堆叠装置8内实现所选择的垂直信号路径(S4U)。参考图17，主器件10在堆叠装置8中形成垂直信号路径V1-V4。垂直信号路径V1-V3是非合并垂直信号路径，而垂直信号路径V4是合并垂直信号路径。通过以类似于上述的关于图3A 和3B所示的实施例的形成开关路径方式的方式使用器件20和30中的控制寄存器和多路复用器形成适当的开关路径，主器件10可在堆叠装置8中实现垂直信号路径V1-V4。
虽然上面已经参照图11描述根据本发明实施例的用于选择垂直信号路径的一个示范算法，也可以使用其它的算法在堆叠装置8中的可能垂直信号路径当中选择垂直信号路径。
下面将描述根据本发明实施例的可用于检测堆叠装置中的段是合格还是故障段的多种设备。图18至21均是示出根据本发明的各实施例的堆叠装置7的一部分的电路图。
在分别于图18-21中示出的每个实施例中，堆叠装置的示出部分包括主器件10和副器件20和30。示于图18-21中的各实施例的器件10、20和30类似于示于图1、3A和中根据本发明实施例的堆叠装置7的器件10、20和30。
参考图18，主器件10包括分别产生第一和第二测试电压VTl和VT2的第一和第二测试电压施加电路VCl和VC2。第二测试电压施加电路VC2连接到测试电压信号路径SP2， 并且例如将第二测试电压VT2通过测试电压信号路径SP2提供给器件30。如图18所示，测试电压信号路径SP2横贯器件10、20和30。另外，第一测试电压施加电路VCl连接到测试电压信号路径SPl，并且例如将第一测试电压VTl通过测试电压信号路径SPl提供给器件 20。如图18所示，测试电压信号路径SPl横贯器件10和20，但是与器件20关联的段将测试电压信号路径SPl与器件30隔离。图18示出的堆叠装置还包括横贯器件10、20和 30的参考电压信号路径SPR，通过路径sra主器件10将地电压VSS提供给器件20和30。
如图18所示，主器件10包括第一、第二和第三开关Si、S2和S3。另外，图18的堆叠装置包括段SEG1-SEG3、SEGal、SEGblJP SEGcl，其均与器件10关联。段SEG1-SEG3、 SEGaU SEGbUP SEGcl的中每一个在这里可以称为第一层段。图18的堆叠装置还包括段 SEG5-SEG7、SEGa2、SEGb2 和 SEGc2，其均与器件 20 关联。段 SEG5-SEG7、SEGa2、SEGb2 和 SEGc2中的每一个在这里可以称为第二层段。段SEGa2是将器件30与第一测试电压VTl基本隔离的绝缘体。
另外，器件20包括图18所示的与堆叠装置的段分别关联的多个连接测试电路 CT1-CT3。如图18中所示，器件20的连接测试电路CTl与段SEGl关联，器件20的连接测试电路CT2与段SEG2关联，并且器件20的连接测试电路CT3与段SEG3关联。特别地，连接测试电路CTl包括将第一测试电压施加电路VCl连接至段SEGl的二极管，连接测试电路 CT2包括将第一测试电压施加电路VCl连接至段SEG2的二极管，并且连接测试电路CT3包括将第一测试电压施加电路VCl连接至段SEG3的二极管。另外，在图18中所示的实施例中，段SEGl连接在开关Sl和连接测试电路CTl之间，段SEG2连接在开关S2和连接测试电路CT2之间，并且段SEG3连接在开关S3和连接测试电路CT3之间。
器件30也包括多个连接测试电路。器件30包括图18中所示的与堆叠装置的段分别关联的多个连接测试电路CT4-CT6。如图18所示，器件30的连接测试电路CT4与段SEG5 关联，器件30的连接测试电路CT5与段SEG6关联，并且器件30的连接测试电路CT6与段 SEG7关联。特别地，连接测试电路CT4包括将第二测试电压施加电路VC2连接至段SEG5的二极管，连接测试电路CT5包括将第二测试电压施加电路VC2连接至段SEG6的二极管，并且连接测试电路CT6包括将第二测试电压施加电路VC2连接至段SEG7的二极管。另外，在图18中所示的实施例中，段SEG5连接在开关Sl和连接测试电路CT4之间，段SEG6连接在开关S2和连接测试电路CT5之间，并且段SEG7连接在开关S3和连接测试电路CT6之间。
使用第一和第二测试电压VTl和VT2，主器件10能够检测第一层段SEG1-SEG3和第二层段SEG5-SEG7当中的合格段和故障段。例如，主器件10可以激活第一测试电压施加电路VCl，关闭开关S3，并检测主器件10是否通过段SEG3良好地接收第一测试电压VTl。 如果主器件10确定其没有良好地接收第一测试电压VT1，那么主器件10确定段SEG3是故障段。但是，如果主器件10确定其通过段SEG3良好地接收第一测试电压VTl (见信号路径 Li)，那么主器件10可以确定段SEG3是合格段。
此外，确定段SEG3是合格段之后，主器件10可以(在停用第一测试电压施加电路 VCl之后)激活第二测试电压施加电路VC2，关闭开关S3，并检测主器件10是否良好地接收第二测试电压VT2。如果主器件10确定其不能良好地接收第二测试电压VT2，那么主器件10确定段SEG7是故障段。但是，如果主器件10确定其通过段SEG7良好地接收第二测试电压VT2(见信号路径L2)，那么主器件10可以确定段SEG7是合格段。可以使用第一和第二测试电压VTl和VT2以类似的方式来判断段SEG1、SEG2、SEG5和SEG6。
尽管图18所示的实施例包括两个测试电压源，但是图18中所示的堆叠装置可以扩展为包括附加的器件和器件之间的附加的段、附加的电压源、以及用于测试与器件关联的段的附加的测试信号路径。
参考图19，主器件10包括产生测试电压VT3并连接到包括段SEGal的测试电压信号路径SP3的测试电压施加电路VC3。如图19中所示，测试电压信号路径SP3横贯器件 10、20和30，并且测试电压施加电路VC3通过测试电压信号路径SP3将测试电压VT3提供给装置20和30。
如图19中所示，图19的堆叠装置包括第一层段SEG1-SEG3、SEGal和SEGbl，其均与器件10关联。图19的堆叠装置还包括第二层段SEG5-SEG7、SEGa2和SEGb2，其均与器件 20关联。主器件10还包括分别连接到段SEG1、SEG2和SEG3的第四、第五和第六开关S4、 S5 禾口 S6。
另外，主器件10通过横贯器件10、20和30的测试选择信号路径SPS将一芯片选择信号CS提供给器件20和30。另外，器件20包括连接至测试选择信号路径SPS的器件选择电路，并且装置30包括连接至测试选择信号路径SPS的器件选择电路。与器件20关联的器件选择电路包括通过测试选择信号路径SPS接收芯片选择信号CS的比较器CPl、以及向比较器CPl提供ID信号IDll的ID寄存器REl 1。与器件30连接的器件选择电路包括 通过测试选择信号路径SPS接收芯片选择信号CS的比较器CP2、以及向比较器CP2提供ID 信号ID21的ID寄存器RE21。如此处所使用的，“器件选择电路”是与器件关联的一个元件或元件的组合，其在接收与该器件对应的选择信号时激活与该器件关联的其它元件。
另外，器件20包括图19中所示的分别与堆叠装置的段关联的多个连接测试电路 CTl' -CT3'。如图19中所示，器件20的连接测试电路CTl' -CT3'分别与段SEG1-SEG3 关联。特别地，连接测试电路CTl'包括二极管和晶体管T21，并且将测试电压施加电路VC3 连接至段SEG1。类似地，连接测试电路CT2'包括二极管和晶体管T22，并且将测试电压施加电路VC3连接至段SEG2，而连接测试电路CT3'包括二极管和晶体管T23，并且将测试电压施加电路VC3连接至段SEG3。另外，在图19中所示的实施例中，段SEGl连接于开关S4和连接测试电路CTl'之间，段SEG2连接于开关S5和连接测试电路CT2'之间，并且段SEG3 连接于开关S6和连接测试电路CT3'之间。在图19中示出的实施例中，当与器件20关联的器件选择电路接收等于ID信号IDll的芯片选择信号CS时，比较器CPl的输出被激活，其选通(即，导通)晶体管T21、T22和T23中的每一个，从而导通连接测试电路CTl' -CT3' 中的每一个。
器件30还包括多个连接测试电路。如图19中所示，器件30包括分别与段 SEG5-SEG7关联的多个连接测试电路CT4' -CT6'。连接测试电路CT4'包括二极管和晶体管Τ31，并且将测试电压施加电路VC3连接至段SEG5。类似地，连接测试电路CTV包括二极管和晶体管T32，并且将测试电压施加电路VC3连接至段SEG6，而连接测试电路CT6' 包括二极管和晶体管T33，并且将测试电压施加电路VC3连接至段SEG7。另外，在图19中所示的实施例中，段SEG5连接于开关S4和连接测试电路CT4'之间，段SEG6连接于开关 S5和连接测试电路CTV之间，并且段SEG7连接于开关S6和连接测试电路CT6'之间。在图19中示出的实施例中，当与器件30关联的器件选择电路接收等于ID信号ID21的芯片选择信号时，比较器CP2的输出被激活，其选通(即，导通)晶体管T31、T32和T33中的每一个，从而导通连接测试电路CT4' -CT6'中的每一个。
在图19中示出的实施例中，主器件10可以通过向器件20提供对应于(例如，等于)ID信号IDll的芯片选择信号CS、关闭开关S6、启用测试电压施加电路VC3、以及感测主器件10是否通过段SEG3(即，通过信号路径L5)良好地接收测试信号VT3来测试段SEG3。 当对应于ID信号IDll的芯片选择信号CS被提供给器件20的器件选择电路时，比较器 CPl的输出信号被激活，而该输出信号导通晶体管T23，其可以接着向段SEG3提供测试电压 VT3。如果主器件10确定其通过段SEG3良好地接收测试电压VT3，则其可以确定段SEG3是合格段。否则，主器件10可以确定段SEG3是故障段。主器件10可以以类似的方式来测试段 SEGl 和 SEG2。
因而，在图19所示的实施例中，确定段SEG3是合格段之后，主器件10可以通过向器件30提供对应于(例如，等于)ID信号ID21的芯片选择信号CS、关闭开关S6、启用测试电压施加电路VC3、以及感测主器件10是否通过段SEG7 (即，通过信号路径L7)良好地接收测试信号VT3来测试段SEG7。当对应于ID信号ID21的芯片选择信号CS被提供给器件30 的器件选择电路时，比较器CP2的输出信号被激活，而该输出信号导通晶体管T33，其可以接着向段SEG7提供测试电压VT3。如果主器件10确定其通过段SEG7良好地接收测试电压 VT3，则其可以确定段SEG7是合格段。否则，主器件10可以确定段SEG7是故障段。主器件 10可以以类似的方式来测试段SEG5和SEG6。另外，图19中示出的堆叠装置可以被扩展为包括类似于器件20和30的附加的器件和附加的段。
图20中示出的实施例类似于图19中示出的实施例。但是，例如，在图20中示出的实施例中，主器件10不包括测试电压施加电路VC3，堆叠装置不包括测试电压信号路径 SP3，并且晶体管T21-T23和T31-T33均连接到地而不是连接到各自的二极管。另外，如同图19中所示的实施例，图20中所示的实施例包括器件选择电路，并且还包括连接测试电路CTl" -CT6"。连接测试电路CTl" -CT3"分别包括晶体管T21-T23，而连接测试电路 CT4" -CT6"分别包括晶体管T31-T33。
然而，例如，与器件20关联的器件选择电路(其包括比较器CPl和ID寄存器 RE11)接收对应于ID信号IDll的一个芯片选择信号CS，比较器CPl的输出信号被激活， 其选通晶体管T21-T23中的每一个，并且器件20的器件选择电路因此激活连接测试电路 CTl" -CT3"中的每一个。器件30的器件选择电路以类似的方式激活器件30的连接测试电路 CT4" -CT6"。
在图20中所示的实施例中，主器件10可以使用包括晶体管T23、段SEG3、和开关 S6的信号路径L5来测试SEG3。例如，主器件10可以关闭开关S6并将对应于ID信号IDll 的芯片选择信号CS供给器件20。当器件20的器件选择电路接收对应于ID信号IDll的芯片选择信号CS时，比较器CPl的输出信号被激活，并且该输出信号选通晶体管T23，其接着将SEG3接地。因而，通过关闭开关S6并且将对应于ID信号IDll的芯片选择信号CS提供给器件20，段SEG3的两边都可以接地。主器件10可以通过例如监视信号路径L5上的阻抗、或者监视信号路径L5上的高频噪声来确定段SEG3是合格段还是故障段。主器件10可以以类似的方式测试段SEGl和SEG2。
类似地，如果主器件10确定段SEG3是合格段，那么主器件10可以以与测试段 SEG3的方式类似的方式来测试段SEG7。主器件10也可以以与测试段SEG7的方式类似的方式来测试段SEG5和SEG6。
在图21中所示的实施例中，第一层段SEG1-SEG3和SE(ibl与主器件10关联，并且第二层段SEG5-SEG7和SE(ib2与第二器件20关联。主器件10包括产生测试电压VS的测试电压施加电路VAC、以及开关S9、SlO和Sl 1。主器件10还包括分别连接在测试电压施加电路VAC与开关S9、S10和Sll之间的电阻器R9、R10和R11。另外，开关S9连接在电阻器 R9和段SEGl之间，开关SlO连接在电阻器RlO和段SEG2之间，开关Sll连接在电阻器Rll 和段SEG3之间。
此外，器件20包括接收来自主器件10的寄存器控制信号CReg并且提供输出信号给段选择电路的段寄存器SREG2。在图21中示出的实施例中，器件20的段选择电路是逻辑电路A21、A22和A23。器件20还包括具有比较器CPl、和提供ID信号IDll给比较器 CPl的ID寄存器REll的器件选择电路。当比较器CPl接收来自ID寄存器REll的ID信号 ID11、和对应于ID信号IDll的芯片选择信号CS时，比较器CPl的输出信号被激活。逻辑电路A21、A22和A23中的每一个接收比较器CPl的输出信号，以及来自段寄存器SREG2的各个输出信号。另外，逻辑电路A21、A22和A23将输出信号分别提供给晶体管T21、T22和 T23的栅极。
当逻辑电路A21接收来自于比较器CPl的激活的输出信号和来自于段寄存器 SREG2的激活的信号时，逻辑电路A23的输出信号被激活并且选通晶体管T23，其接着将段SEG3接地。逻辑电路A22和A23、以及晶体管T22和T23以类似于如上所述的逻辑电路 A21和晶体管T21的方式来操作。器件20包括分别具有晶体管T21-T23的连接测试电路 CTl" -CT3"。图21中所示的实施例的连接测试电路CTl" -CT3"类似于图20中所示的实施例的连接测试电路CTl" -CT3"。另外，器件30的配置类似于器件20的配置。
在图21中示出的实施例中，主器件10例如可以通过选择器件20、使用测试电压施加电路VAC产生测试电压VS、关闭开关S11、使用段寄存器SREG2选择段SEG3、以及监视在节点Nll处是否发生压降来测试段SEG3。例如，为了测试段SEG3，主器件10将对应于ID 信号IDll的芯片选择信号CS提供给比较器CPl以激活比较器CPl的输出信号。之后比较器CPl将激活的输出信号提供给逻辑门A21、A22和A23，并且主器件10使段寄存器SREG2 提供激活的输出信号给逻辑门A23，以使逻辑门A23的输出信号将选通晶体管T23从而使段SEG3接地。然后，通过关闭开关11以及由测试电压施加电路VAC产生测试电压VS，如果主器件10在节点Nll处检测到良好的压降，那么主器件10可以确定段SEG3是合格段。否则，主器件10可以确定段SEG3是故障段。主器件10也可以以类似的方式来测试段SEGl 和 SEG2。
—旦主器件10确定了段SEG3是合格段，主器件10可以以与前述的用于测试段 SEG3的方式类似的方式来测试段SEG7是否是合格段。主器件10也可以以类似的方式测试28段 SEG5 和 SEG6。
图22是示出根据本发明实施例的堆叠装置的一部分的电路图。特别地，图22示出了根据本发明实施例的包括器件10' >20' ,30'和40'的堆叠装置9的一部分。图22 示出延伸穿过堆叠装置9的一个垂直连接路径。该示出的垂直连接路径包括段SEG1、SEG5 和 SEG9。
器件20' ,30'和40'分别包括下拉晶体管PDT2、PDT3和PDT4。下拉晶体管 PDT2、PDT3和PDT4分别由信号PD2、PD3和PD4选通。下拉晶体管PDT2-PDT4中的每一个既连接到地又连接到包括段SEG1、SEG5和SEG9的垂直连接路径。另外，器件10'(即主器件10')包括串联连接在电源和节点NXl之间的电阻器RUl和上拉晶体管PUT1。上拉晶体管PUTl由测试启用信号TSTENB1选通。
通过监视节点NXl处可见的电压电平，主器件10'检测包括段SEG1、SEG5和SEG9 的垂直连接路径是否是故障的垂直连接路径。例如，在图22中示出的实施例中，当测试启用信号TSTENB1被设置为逻辑低电平以选通上拉晶体管PUTl且信号PD2、PD3和PD4均被设置为(或保持在)逻辑低电平时，相对的高电压将在节点NXl处可见。然后测试启用信号TSTENB1可以设置为逻辑高电平并且信号PD4可以设置为逻辑高电平以选通下拉晶体管 PDT4。之后主器件10'检测节点NXl处可见的电压电平。如果主器件10'在节点NXl处检测到相对高的电压，那么主器件10'可以确定垂直连接路径(包括段SEG1、SEG5和SEG9) 是故障的垂直连接路径。然而，如果主器件10'在节点NXl处检测到相对低的电压，那么主器件10'可以确定该垂直连接路径是合格的垂直连接路径。
根据本发明的另一实施例，测试启用信号TSTENB1可以设置为逻辑低电平并且信号PD4可以设置为逻辑高电平。然后主器件10'检测在节点NXl处可见的电压电平。如果包括段SEG1、SEG5和SEG9的垂直连接路径是合格的垂直连接路径，那么主器件10'的节点NXl通过垂直连接路径和下拉晶体管PDT4向地放电。于是，节点NXl的电压变成相对低的电压。如果包括段SEG1、SEG5和SEG9的垂直连接路径是故障的垂直连接路径，那么主器件10'的节点NXl不会通过垂直连接路径和下拉晶体管PDT4向地放电。所以，节点NXl 的电压保持相对高的电压。根据本发明的实施例，下拉晶体管PDT2-PDT4中的每一个的尺寸可以比上拉晶体管PUTl的尺寸大。此外，根据本发明的实施例，电阻器RUl的电阻可以相对地高。
图32是示出根据本发明的实施例的堆叠装置9的一部分的电路图，其也部分示于图22中。即，图32比图22示出了堆叠装置9的更大的部分。如图32中所示，堆叠装置9包括器件10' ,20' ,30'和40'。另外，堆叠装置9包括与主器件10'关联的段SEG1-SEG3、 与器件20'关联的段SEG5-SEG7、以及与器件30'关联的段SEG9-SEG11。
主器件10'包括上拉晶体管PUT1、PUT2和PUT3，其分别由测试启用信号TSTENB 1、TSTENB2和TSTENB3选通，并且其分别连接至段SEGl、SEG2和SEG3。另外，主器件10' 包括设置在上拉晶体管PUTl和段SEGl之间的节点NXl、布置在上拉晶体管PUT2和段SEG2 之间的节点NX2、以及布置在上拉晶体管PUT3和段SEG3之间的节点NX3。主器件10'还通过横贯器件20' ,30'和40'的测试选择信号路径SPS将芯片选择信号CS提供给器件 20' ,30'和40'。另外，测试选择信号路径SPS可以是壮健垂直信号路径。
器件40'包括连接至测试选择信号路径SPS的器件选择电路。与器件40'关联的器件选择电路包括通过测试选择信号路径SPS接收芯片选择信号CS的比较器CP3、以及为比较器CP3提供ID信号ID31的ID寄存器RE31。另外，器件40'包括分别与段SEG9、 SEGlO和SEGll关联的多个连接测试电路CT7"、CT8"、CT9"。连接测试电路CT7"包括一端接地、另一端连接段SEG9且由信号PD4选通的下拉晶体管PDT4。另外，连接测试电路 CT8"包括一端接地、另一端连接段SEGlO且由信号PD4选通的下拉晶体管PDT4B。另外， 连接测试电路CT9"包括一端接地、另一端连接段SEGll且由信号PD4选通的下拉晶体管 PD1MC。连接测试电路CT7" -CT9"类似于如图20和21的连接测试电路CTl “ -CT3"。器件20'和器件30'的各自配置类似于器件40'的配置，因此这里将不再进一步详述。
在图32中示出的实施例中，通过监视主器件10'的在节点NXl处可见的电压电平，主器件10'检测包括段SEG1、SEG5和SEG9的垂直连接路径是否为故障的垂直连接路径。例如，当测试启用信号TSTENB1被设置为逻辑低电平以选通上拉晶体管PUTl并且信号 PD2、PD3和PD4均被设置为(或保持在)逻辑低电平时，相对高的电压将在节点NXl处可见。信号PD2、PD3和PD4可以通过不选择器件20' ,30'和40'中的任何一个而保持在逻辑低电平。例如，当ID信号ID11、ID21和ID31均未在测试选择信号路径SPS上提供给器件20' ,30'和40'时，器件20' ,30'和40'中没有一个被选择。
然后测试启用信号TSTENB1可以被设置为逻辑高电平并且信号PD4可以被设置为逻辑高电平以选通(即，导通)下拉晶体管PDT4。当下拉晶体管PDT4被选通时，其将段 SEG9接地。信号PD4可以通过选择器件40'设置为逻辑高电平。例如，可以通过经测试选择信号路径SPS提供ID信号ID31给器件40'而选择器件40'。当与器件40'关联的器件选择电路接收ID信号ID31时，比较器CP3接收来自于ID寄存器RE31和测试选择路径 SPS 二者的ID信号ID31，并输出具有逻辑高电平的信号PD4。
下拉晶体管PDT4被选通之后，主器件10'检测在节点NXl处可见的电压电平。如果主器件10'在节点NXl处检测到相对高的电压，那么主器件10'可以确定垂直连接路径 (包括段SEG1、SEG5和SEG9)是故障的垂直连接路径。但是，如果主器件10，在节点NXl处检测到相对低的电压，那么主器件10’可以确定垂直连接路径是合格的垂直连接路径。
现在将参考图23- 描述根据本发明实施例的用于堆叠装置的环型冗余连接方案。该环型冗余连接方案可以在堆叠装置的器件之一上实现，如堆叠装置的主器件。参考图22的堆叠装置9，例如，该环型冗余连接方案可以在主器件10'上实现。为了方便叙述， 将参照其中环型冗余连接方案在堆叠装置9的主器件10'上实现的实施例描述图23- 的环型冗余连接方案。
图23是示出根据本发明实施例的用于堆叠装置的环型冗余连接方案的概念图。 图23示出信号SA、SB、SC和SD，其均为通过堆叠装置传输的信号。图23还示出连接点 VA-VF，它们中的每一个都是在该处主器件10'(在实用示例中)可以连接到堆叠装置的对应的垂直连接路径的点。因此，在图23中示出的环型冗余连接方案中，利用分别在六个 (6个)连接点(VA-VF)处连接于主器件10'的六个(6个)垂直连接路径将四个G个) 信号(即信号SA-SD)传送穿过堆叠装置。图23的环型冗余连接方案具有分别对应于两个 0个)冗余垂直连接路径的两个0个)冗余连接点。此外，虽然图23的概念图中两次示出连接点VF(即，在图23的顶部和底部)，在对应于图23的环型冗余连接方案中仅有一个连接点VF。
信号SA-SD中的每一个都通过对应于连接点VA-VF的垂直连接路径中的一个而在堆叠装置中传送。每个连接点分别连接至堆叠装置的一个各自的垂直连接路径。另外，信号 SA-SD中的每一个与连接到信号的缺省垂直连接路径的缺省连接点关联，而且两个O个) 备用连接点分别连接至信号的两个0个)备用垂直连接路径。连接点VA是信号SA的缺省连接点，并且连接点VF和VB是信号SA的备用连接点。另外，连接点VB是信号SB的缺省连接点，且连接点VA和VE是信号SB的备用连接点。连接点VC是信号SC的缺省连接点， 且连接点VE和VD是信号SC的备用连接点。另外，连接点VD是信号SD的缺省连接点，且连接点VC和VF是信号SD的备用连接点。连接点VE和VF不是信号SA-SD中的任一个的缺省连接点，并且因此是对应于冗余垂直连接路径的冗余连接点。
图23还示出驱动器DRV1，在实用示例中，其从主器件10’接收信号SA-SD并将它们提供给从连接点VA-VF当中选择的连接点。驱动器DRVl包括开关元件SWA、SWB、SWC、和 SWD。
开关元件SWA-SWD分别与信号SA-SD关联。开关元件SWA从主器件10 ‘接收信号SA并输出该信号到连接点VF、VA和VB中的至少一个。与此类似，开关元件SWB从主器件10'接收信号SB并输出该信号到连接点VA、VB和VE中的至少一个。开关元件SWC从主器件10'接收信号SC并输出该信号到连接点VE、VC和VD中的至少一个。此外，开关元件SWD从主器件10'接收信号SD并输出该信号到连接点VC、VD和VF中的至少一个。
图23还示出从连接点VA-VF当中的所选连接点接收信号SA-SD的接收器RCVl，并且在实用示例中提供信号SA-SD到主器件10'。接收器RCVl包括开关元件MA、MB、MC和 MD，其中的每一个具有多个输入和至少一个输出。开关元件MA、MB、MC、和MD例如可为多路見用器。
开关元件MA-MD分别与信号SA-SD关联。开关元件MA从连接点VF、VA和VB接收信号，并且输出信号SA到主器件10'。相似地，开关元件MD从连接点VA、VB和VE接收信号，并输出信号SB到主器件10'。开关元件MC从连接点VE、VC和VD接收信号，并输出信号SC到主器件10'。此外，开关元件MD从连接点VC、VD和VF接收信号，并输出信号SD到主器件10'。如上所记，图23中的环型冗余连接方案仅包括一个连接点VF。因此，开关元件SWA、SWD、MA和MD均连接到相同的连接点VF。
图M为根据本发明实施例的与图23的驱动器DRVl相对应的电路图。而图23是示出环型冗余连接方案中的各种连接的概念图，图23并未示出以环状设置布置的连接方案的元件。例如，图23示出了沿单一直线排列的连接点VA-VF。相反，图M是示出根据本发明实施例的以环状设置布置的驱动器DRVl的元件的电路图。
在图M中，连接点VA-VF具有环状设置，并且开关元件SWA-SWD也具有环状设置。 此外，在图23和M 二者中驱动器DRVl的各组件之间基本形成相同的连接。正如同图23 中，图M的电路图中信号SA-SD连接到开关元件SWA-SWD。此外，在图24的电路图中，开关元件SWA-SWD的输出连接到与图23中一样的连接点。同样，在电路图M中，信号SA-SD通过各自的缓冲器输入到开关元件SWA-SWD，并且开关元件SWA-SWD的输出通过各自的缓冲器与连接点VA-VD分离。每个缓冲器可为三态缓冲器。
在图M中，开关元件SWA的输出连接到缺省连接点VA以及备用连接点VF和VB。 开关元件SWB的输出连接到缺省连接点VB以及备用连接点VA和VE。开关元件SWC的输出连接到缺省连接点VC以及备用连接点VD和VE。开关元件SWD的输出连接到缺省连接点 VD以及备用连接点VC和VF。图M还示出了控制信号VSAl、VSBl、VSCl和VSDl，其分别用来在开关元件SWA、SffB, SffC和SWD的输出当中选择。连接点VA-VD中的每一个是与图23 和M的不同开关元件(以及与所述开关元件关联的信号)相关的“缺省”连接点以及“备用”连接点。类似地，分别与连接点VA-VD关联的垂直连接路径中的每一个是与图23和M 的不同开关元件(以及与所述开关元件关联的信号)相关的“缺省”垂直连接路径以及“备用”垂直连接路径。同样，正如此处所用的，“备用信号路径”是在开关元件和与该开关元件相关的备用连接点之间的信号路径。
图25是根据本发明实施例的对应于图23的接收器RCVl的电路图。如前所记，图 23是示出环型冗余连接方案中的不同连接的概念图，但并未示出以环状设置布置的连接方案的元件。相反，图25示出根据本发明实施例的以环状设置布置的接收器RCVl的元件。
接收器RCVl中的元件设置类似于驱动器DRVl中的元件设置；然而，接收器RCVl 从连接点VA-VF当中接收信号SA-SD而驱动器DRVl提供信号SA-SD到连接点VA-VF当中的连接点。
在图25的电路图中，开关元件MA-MD具有环状设置。另外，在图23和25 二者中接收器RCVl的不同组件之间基本形成同样的连接。正如同图23中，在图25的电路图中分别从开关元件MA-MD接收信号SA-SD。此外，在图25的电路图中，开关元件MA-MD中的每一个从连接点VA-VF当中与参照图23的描述的相同的连接点接收信号。同样，如图25中所示出的，开关元件MA-MD通过缓冲器提供信号SA-SD给主器件10'。此外，对于连接点VA-VF 中的每一个，在连接点与开关元件MA-MD当中其连接到的每个开关元件之间连接锁存器。
在图25中，开关元件MA的输入连接到缺省连接点VA和冗余连接点VF和VB。开关元件MB的输入连接到缺省连接点VB和冗余连接点VA和VE。开关元件MC的输入连接到缺省连接点VC和冗余连接点VD和VE。同样，开关元件MD的输入连接到缺省连接点VD和冗余连接点VC和VF。图25还示出控制信号VSA2、VSB2、VSC2和VSD2，其分别用于在开关元件MA、MB、MC和MD的输入当中选择。连接点VA-VD中的每一个是与图23和25的不同开关元件(以及与所述开关元件关联的信号)相关的“缺省”连接点和“备用”连接点。类似地，分别与连接点VA-VD关联的垂直连接路径中的每一个是与图23和25的不同开关元件 (以及与所述开关元件关联的信号)相关的“缺省”垂直连接路径和“备用”垂直连接路径。
图M示出开关元件SWA-SWD与连接点VA-VF之间的连接的可能实施方式，并且图 25示出开关元件MA-MD与连接点VA-VF之间的连接的可能实施方式。图对和25中所示出的元件的环状设置允许形成图23中示出的连接，以使以环状设置布置的所有的备用信号路径具有基本相同的长度从而展现基本相同的信号传播延迟。当在堆叠装置中使用冗余垂直连接路径时，备用信号路径的“信号传播长度”是在避免或最小化信号畸变时重要的考虑因素
图沈是示出图23的环型冗余连接方案中的备用信号路径的概念图。图沈中，每个箭头表示一个备用信号路径。例如，连接点VA是信号SA的缺省连接点。然而，连接点VB 和VF是相对于信号SA的备用连接点，用从连接点VA到连接点VB和VF中的每一个的箭头示出到所述连接点的备用信号路径。图沈的实施例包括四个0个)缺省连接点VA-VD(用于信号SA-SD)和两个O个)冗余连接点VE和VF。此外，在仅提供两个O个)冗余连接点的同时，图26的实施例为四个0个)信号中的每一个提供两个0个)备用信号路径。 另外，如前所述，备用信号路径中的每一个具有基本相同的长度，因此图26的实施例在仅提供两个0个)备份连接点的同时为信号SA-SD中的每一个提供具有基本相同的长度的两个0个)备用信号路径。
图27示出实现图23的环型冗余连接方案的堆叠装置的一部分。图27的堆叠装置包括主器件10'和器件20'。主器件10'包含图23的环型冗余连接方案，包括驱动器 DRVl和接收器RCV1、以及连接点VA-VF。器件20 ‘包含连接点VA' -VF'。另外，图27 中所示的堆叠装置包含垂直连接路径VCPA-VCPF。连接点VA和VA'连接至垂直连接路径 VCPA，连接点VB和VB'连接至垂直连接路径VCPB，等等。此外，如连接点VA-VF间的箭头所示，图27的实施例中的主器件10'实现图23的环型冗余连接方案。图27还示出连接点 VA' -VF'间的箭头；然而，器件20'仅部分实现了图23中的环型冗余连接方案。
图观进一步示出根据本发明实施例的图23的堆叠装置的环型冗余连接方案。图 28示出信号驱动器DRV1A-DRV1F，其分别提供信号至连接点VA-VF。图23的驱动器DRVl 包括信号驱动器DRV1A-DRV1F。信号驱动器DRV1A-DRV1F中的每一个包含缓冲器，而且信号驱动器DRV1A-DRV1D包含开关元件SWA-SWD。此外，信号驱动器DRV1A-DRV1F都布置在堆叠装置的相同器件中。例如，在图22的堆叠装置9中，根据本发明实施例信号驱动器 DRV1A-DRV1F均可被布置在主器件10’上。尽管示出了两次，图28的环型冗余连接方案中仅有一个连接点VF和一个信号驱动器DRV1F。
图观还示出第一信号接收器RCV1A-RCV1F，其分别接收来自连接点VA-VF的信号。 图23的接收器RCVl包含第一信号接收器RCV1A-RCV1F。第一信号接收器RCV1A-RCV1F中的一每个包含缓冲器，并且第一信号接收器RCV1A-RCV1D包含开关元件MA-MD。此外，第一信号接收器RCV1A-RCV1F和信号驱动器DRV1A-DRV1F都布置在堆叠装置中的相同器件上。 例如，在图22的堆叠装置9中，根据本发明的实施例第一信号接收器RCV1A-RCV1F和信号驱动器DRV1A-DRV1F均可布置在主器件10'上。尽管示出了两次，图28的环型冗余连接方案中仅有一个第一信号接收器RCV1F。
图28还示出第二信号接收器RCV2A-RCV2F和第三信号接收器RCV3A-RCV3F。第二信号接收器RCV2A-RCV2F与第一信号接收器RCV1A-RCV1F类似，但均布置在堆叠装置中的第二器件上。此外，第三信号接收器RCV3A-RCV3F与第一信号接收器RCV1A-RCV1F类似，但均布置在堆叠装置中的第三器件上。例如，在图22的堆叠装置9中，根据本发明的实施例， 第一信号接收器RCV1A-RCV1F和信号驱动器DRV1A-DRV1F均可布在主器件10'上，第二信号接收器RCV2A-RCV2F均可布在器件20 ‘上，并且第三信号接收器RCV3A-RCV3F均可布在器件30'上。此外，根据本发明的实施例，第二信号接收器RCV2A-RCV2F可以分别连接到器件20'的连接点VA' -VF'(见图27)。类似地，根据本发明的实施例，第三信号接收器 RCV3A-RCV3F可分别连接到器件30'的连接点VA〃 -VF"。尽管示出了两次，图观的环型冗余连接方案中仅有一个第二信号接收器RCV2F和一个第三信号接收器RCV3F。
图四进一步示出根据本发明实施例的用于图观的堆叠装置的环型冗余连接方案的一部分。图四示出布置在堆叠装置的第一器件上的信号驱动器DRVlA和第一信号接收器RCV1A，其均连接到第一器件的连接点VA。图四还示出布置在堆叠装置的第二器件上并连接到第二器件的连接点VA'的第二信号接收器RCV2A。此外，图四示出了布置在堆叠装置的第三器件上并连接到第三器件的连接点VA"的第三信号接收器RCV3A。与第一信号接收器RCVlA类似，其包括缓冲器和开关元件MA，第二信号接收器RCV2A包括缓冲器和开关元件MA2，而第三信号接收器RCV3A包括缓冲器和开关元件MA3。另外，连接点VA、VA'和 VA"中的每一个都连接到垂直连接路径VCPA(见图27)。同时，在其中在图22的堆叠装置 9中实现了环型冗余连接方案的本发明的实施例中，信号驱动器DRVlA和第一信号接收器 RCVlA可布置在主器件10'上，第二信号接收器RCV2A可布置在器件20'上，并且第三信号接收器RCV3A可布置在器件30'上。
图30是概述根据本发明实施例的在堆叠装置中检测故障的垂直连接路径的方法的流程图。此处将参考图22描述与图30对应的方法的示范执行。在对应于图30的方法中，在主器件中的节点处设置起始电压(S500)并且随后选择相对于垂直连接路径的最后器件(S502)。如此处所用的，相对于垂直连接路径的“最后器件”是在相对于主器件的垂直连接路径相反侧的器件。因此，在图22中所示的实施例中，由于器件40'相对于主器件 10'位于在所示出的垂直连接路径(即，包括分段SEG1、SET5和SEG9的垂直连接路径)的相反侧，所以器件40'是相对于垂直连接路径的最后器件。
因此，在图22中所示堆叠装置的方法的示范执行中，在主器件10'的节点NXl处设置起始电压(S500)。为了在节点NXl处设置起始电压，测试启用信号TSTENB1被设置为逻辑低电平并且因此选通主器件10'的上拉晶体管PUT1。当测试启用信号TSTENB1由上拉晶体管选通时，节点NXl通过上拉晶体管PUTl被设置为逻辑高电平(S500)。测试启用信号TSTENB1随后被设置为逻辑高电平(以截止上拉晶体管PUT1)。随后，器件40'被选择 (S502)。例如，参考图22和32，主器件10'可提供等于ID信号ID31的芯片选择信号CS 以选择器件40'并且提供具有逻辑高电平的信号PD4给下拉晶体管PDT4从而导通下拉晶体管PDT4(S502)。根据本发明的另一实施例，当信号PD4设置为逻辑高电平时测试启用信号TSTENB1可保持逻辑低电平，因此当信号PD4设置为逻辑高电平时上拉晶体管PUTl可保持导通。
主器件10'然后确定在节点NXl处可见的电压是否表明垂直连接路径为故障的垂直连接路径(S504)。如果在节点NXl处可见的电压表明垂直连接路径是合格的垂直连接路径(S504 =否)，那么该方法的执行结束。例如，参考图22，如果包括段SEG1、SEG5和 SEG9的垂直连接路径是合格的垂直连接路径，那么当信号PD4被激活时，节点NXl将通过下拉晶体管PDT4接地。这样，当主器件10'在节点NXl处检测到逻辑低电平时，主器件10' 可确定包括段SEGl、SEG5和SEG9的垂直连接路径是合格的垂直连接路径(S504 =否)并且该方法的执行将结束。
另一方面，如果主器件10'确定垂直连接路径是故障的垂直连接路径(S504 = 是)，那么该方法的执行将继续。例如，参考图22，如果包括段SEG1、SEG5和SEG9的垂直连接路径是故障的垂直连接路径(即段SEG1、SEG5和SEG9中的至少一个是故障段)，那么节点NXl将不能通过下拉晶体管PDT4良好地接收地电压。因此，如果主器件10'在节点NXl 处检测到相对的高电平，那么主器件10'可以确定包括段SEG1、SEG5和SEG9的垂直连接路径是故障的垂直连接路径(S504 =是)并且该方法的执行将继续。
如果主器件10'确定该垂直连接路径是故障的垂直连接路径(S504 =是)，那么主器件10'存储对应于该故障的垂直连接路径的地址(S506)。例如，可以发出加载命令并且主器件10'可在移位寄存器中存储对应于故障的垂直连接路径的地址。主器件10'随后输出该故障的垂直连接路径的地址(S508)。例如，可以发出移位命令并且主器件10'可将该地址移出移位寄存器并从主器件10'输出该地址。最后，可以将该故障的垂直连接路径的地址存储在连接到堆叠装置的测试设备中(S510)。
图31是概述根据本发明的实施例在堆叠装置中连接备用垂直连接路径以替代故障的垂直连接路径的方法的流程图。在已经执行与图30对应的方法以确定故障的垂直连接路径之后执行与图31对应的方法。因此，当执行对应于图31的方法时，堆叠装置的垂直连接路径当中的故障的垂直连接路径已经被检测出来。这里将参考与图22的堆叠装置9 对应的包括图23- 的环型冗余连接方案的堆叠装置中的方法的示范执行描述该方法。而且，在实用示例中，假设垂直连接路径VCPD和VCPF是故障的垂直连接路径。如此处所用的， “缺省”垂直连接路径是堆叠装置中给定信号的缺省连接路径。例如，参考图23和27，垂直连接路径VCPA是信号SA的缺省垂直连接路径。同样，如此处所用的，“冗余”垂直连接路径是堆叠装置中不是任何信号的缺省垂直连接路径的垂直连接路径。例如，参考图23和27， 垂直连接路径VCPE和VCPF是冗余垂直连接路径。
在对应于图31的方法中，堆叠装置中的所有器件都被选择(S600)。然后，对应于故障的垂直连接路径的地址被提供给堆叠装置中的每个器件660 。在实用示例中，对应于垂直连接路径VCPD的地址被提供给堆叠装置中的每个器件660 。然后在每个器件中设置垂直连接路径VCPD的备用路径(S604)。在实用示例中，由于垂直连接路径VCPF也是故障的垂直连接路径，将垂直连接路径VCPC设为备用垂直连接路径。可以通过使用每个器件中与信号SD对应的开关元件(如，器件10'中的开关元件SWD和MD)在开关元件和与备用垂直连接路径对应的备用连接点之间设置备用信号路径来在每个器件中设置所述备用垂直连接路径。例如，主器件10'可以选择连接点VC与开关元件SWD及MD中的每一个之间的备用信号路径，以便器件10'将使用垂直连接路径VCPC来传送信号SD。
接下来，确定备用垂直连接路径是否是对应于另一个信号的缺省垂直连接路径 (S606)。在实用示例中，备用垂直连接路径VCPC是信号SC的缺省连接路径(S606 =是)， 因此必须设置用于传递信号SC的垂直连接路径VCPC的备用垂直连接路径(S608)。在实用示例中，垂直连接路径VCPC用于信号SD，且垂直连接路径VPCD是故障的垂直连接路径，因而垂直连接路径VCPE被设置为信号SC的备用垂直连接路径(S608)。
然后确定是否已经设置用于最后的故障的缺省垂直连接路径的备用垂直连接路径(S610)。在实用示例中，垂直连接路径VCPD是唯一的故障的缺省垂直连接路径，因此它是最后的故障的缺省垂直连接路径(S610 =是)，所以方法的执行终止。然而，如果还有另外的故障的缺省连接路径(S610 =否)，那么方法的执行将返回到步骤S602从而为故障的缺省垂直连接路径提供备用垂直连接路径。
当实用示例中方法的执行终止时，信号SA通过垂直连接路径VCPA传送，信号SB 通过垂直连接路径VCPB传送，信号SC通过垂直连接路径VCPE传送，并且信号SD通过垂直连接路径VCPC传送。
图33A和3 是分别示出根据本发明实施例的用于堆叠装置的环型冗余连接方案的概念图。在以下描述中，整数“q”表示缺省垂直连接路径的数目和将在堆叠装置中传递的信号的数目。此外，整数“r”表示堆叠装置中的冗余垂直连接路径的数目，并且(q+r)表示堆叠装置中的垂直连接路径的总数目。另外，如此处所用的，“RU”表示上舍入函数并且 “/”表示除法。根据本发明实施例，可以将堆叠装置中的所有垂直连接路径的顺序建立为， 当按顺序游历堆叠装置中的垂直连接路径时，在每RU(q/r)个缺省垂直连接路径之后配置一个冗余垂直连接路径。
在图33A和33B中，每个阴影圆(如图33A中标为Vl的圆)对应于缺省垂直连接路径，并且每个非阴影圆(如图33A中标为VO的圆)对应于冗余垂直连接路径。此外，尽管图33A和3 示出了连接点V0、V1、V2等，其中的每一个连接点都连接到各自的垂直连接路径。因此，为了方便描述，将把连接点V0、V1、V2等称为垂直连接路径V0、V1、V2等。
图33A中示出的实施例中，q = 4且r = 2。因此，垂直连接路径的总数是六(q+r =6)，且RU(q/r) = RU(4/2) =2。图33A示出垂直连接路径V0-V5 (即，分别与堆叠装置的垂直连接路径对应的连接点。因此，在图33A中所示的环型冗余连接方案中，使用六个(6个)垂直连接路径传送四个G个)信号穿过堆叠装置。如图33A中所示，根据垂直连接路径的顺序，在每RU (q/r)(即2、个缺省垂直连接路径之后配置一个冗余垂直连接路径。特别是，在图33A中所述的实施例中垂直连接路径的顺序是冗余垂直连接路径V0、 两个缺省垂直连接路径Vl和V2、冗余垂直连接路径V3、以及两个缺省垂直连接路径V4和 V5，依此顺序。
垂直连接路径V0-V5的顺序将垂直连接路径V0-V5排序为第0至第(q+r_l)垂直连接路径。根据本发明的实施例，在垂直连接路径的顺序中，第(q+r-Ι)垂直连接路径直接邻接第0垂直连接路径。此外，第0垂直连接路径是冗余垂直连接路径。如果第0至第(q+r-Ι)垂直连接路径当中的任何第k垂直连接路径是缺省垂直连接路径并且是故障的垂直连接路径(即，是故障的缺省垂直连接路径)，那么最接近第k垂直连接路径的RU (q/ r)个垂直连接路径中的任何一个可被选择并且被用作第k垂直连接路径的备用垂直连接路径。最接近第k垂直连接路径的RU(q/r)个垂直连接路径是第(k-l+q+r)mod(q+r)、第(k-2+q+r)mod........第(k-RU(q/r/2)+q+r)mod(q+r)垂直连接路径、以及第(k+1+q+r)mod (q+r)、第(k+2+q+r)mod(q+r).......、第(k+RU (q/r/2) +q+r) mod (q+r)垂直连接路径。如此处所用的，“最接近”第k垂直连接路径的垂直连接路径可以不是物理距离上最接近的垂直连接路径，而可以是根据垂直连接路径的顺序最邻近于第k垂直连接路径的垂直连接路径。例如，在图33A中所示的实施例中，最接近于第0垂直连接路径VO的垂直连接路径是第1垂直连接路径Vl和第5垂直连接路径V5。此外，最接近于第3垂直连接路径VO的垂直连接路径是第2垂直连接路径V2和第4垂直连接路径V4。
在图33A中示出的实施例中，例如，第1垂直连接路径Vl可以是故障的垂直连接路径。当第1垂直连接路径Vl是故障的垂直连接路径时(即，当k = 1时)，可以使用 (k-l+q+r)mod(q+r) = 6mod (6) = 0 以及(k-l+q+r)mod(q+r) = 8mod (6) = 2 找到最接近第1垂直连接路径Vl的RU (q/r)(即2)个垂直连接路径。因此，第0垂直连接路径VO和第2垂直连接路径V2中的任一个可以被用作第1垂直连接路径Vl的备用垂直连接路径。 作为另一个例子，第5垂直连接路径V5可以是故障的垂直连接路径。当第5垂直连接路径 V5是故障的垂直连接路径时(即，当k = 5时)，可以使用(k-l+q+r)mod(q+r) = IOmod (6) =4和(k+l+q+r)mod(q+r) = 12mod(6) = 0找到最接近第5垂直连接路径V5的RU (q/r) (艮PJ)个垂直连接路径。因此，第4垂直连接路径V4和第0垂直连接路径VO中的任一个36可以被用作第5垂直连接路径V5的备用垂直连接路径。
在图33B中所示的实施例中，q= 16且r = 4。因此，垂直连接路径的总数是二十 (q+r = 20)并且RU(q/r) = RU(16/4) =4。图3 示出了垂直连接路径V0-V19 ( S卩，分别与堆叠装置的垂直连接路径对应的连接点V0-V19)。因此，在图33B中所示的环型冗余连接方案中，使用二十00)个垂直连接路径传送十六(16)个信号穿过堆叠装置。如图3 所示，根据预定的排列顺序，可以在RU(q/r)(即4)个缺省垂直连接路径之后设置一个冗余信号路径。特别是，在图3 中所示的实施例中垂直连接路径的顺序是冗余垂直连接路径 W、四个缺省垂直连接路径V1-V4、冗余垂直连接路径V5、四个缺省垂直连接路径V6-V9、冗余垂直连接路径V10、四个缺省垂直连接路径V11-V14、冗余垂直连接路径V15、以及四个缺省垂直连接路径V16-V19，依次顺序。
垂直连接路径V0-V19的顺序将垂直连接路径V0-V19排序为第0至第(q+r_l)垂直连接路径。根据本发明的实施例，按垂直连接路径的顺序，第(q+r-Ι)垂直连接路径直接邻接第0垂直连接路径。此外，第0垂直连接路径是冗余垂直连接路径。如果第0至第 (q+r-Ι)垂直连接路径当中的任何第k垂直连接路径是故障的垂直连接路径，那么最接近第k垂直连接路径的RU(q/r)个垂直连接路径中的任何一个可被选择并且用作第k垂直连接路径的备用垂直连接路径。最接近于第k垂直连接路径的RU(q/r)个垂直连接路径是第(k_l+q+r)mod(q+r)、第(k_2+q+r)mod(q+r).......、第(k_RU(q/r/2)+q+r)mod(q+r)垂直连接路径、以及第(k+l+q+r)mod(q+r)、第(k+2+q+r)mod(q+r)........第(k+RU(q/r/2)+q+r) mod (q+r)垂直连接路径。
在图33B中所示的实施例中，例如，第1垂直连接路径Vl可以是故障的垂直连接路径。当第1垂直连接路径Vl是故障的垂直连接路径时(即，当k = 1时)，可以使用 (k-l+q+r)mod(q+r) = 20mod(20) = 0、(k-2+q+r)mod(q+r) = 19mod(20) = 19、(k+l+q+r) mod (q+r) = 22mod(20)=、和(k+2+q+r)mod(q+r) = 23mod(20) = 3 找到最接近第 1 垂直连接路径Vl的RU(q/r)(即，4)个垂直连接路径。因此，第0垂直连接路径V0、第19垂直连接路径V19、第2垂直连接路径V2、和第3垂直连接路径V3中的任一个可以被用作第1 垂直连接路径Vl的备用垂直连接路径。作为另一个例子，第19垂直连接路径V19可以是故障的垂直连接路径。当第19垂直连接路径V19是故障的垂直连接路径时(即，当k = 19 时)，可以使用(k_l+q+r)mod(q+r) = 38mod(20) = 18、(k-2+q+r)mod(q+r) = 37mod(20) =17、(k+l+q+r) mod (q+r) = 40mod(20) = 0、禾口(k+2+q+r)mod(q+r) = 41mod(20) = 1 找到最接近第19垂直连接路径V19的RU(q/r)(即，4)个垂直连接路径。因此，第18垂直连接路径V18、第17垂直连接路径V17、第0垂直连接路径V0、和第1垂直连接路径Vl中的任一个可以被用作第19垂直连接路径V19的备用垂直连接路径。
在前述的实施例中，通过堆叠装置实现了多个垂直信号路径，必要时，使用识别多个垂直连接路径中的段的一个或多个连接路径段特性的方法，评估可用的段的完整性以及其在垂直信号路径中的使用适宜性，并且随后定了段之间的多种器件间层连接。本发明的实施例能够从N个垂直连接路径中有效地定义M个垂直信号路径，其中N大于M,这里所定义的垂直信号路径中的至少一个是合并-连接信号路径。因此，不必像传统要求的通过将两个或更多个垂直连接路径专用于单个垂直信号路径的方式来分配。本发明的实施例提供的灵活性允许显著减少必须通过堆叠装置提供的垂直连接路径的数量。
虽然这里已经描述本发明的多种实施例，但是本领域普通技术人员可以对实施例作出各种变更和修改而不背离由所附权利要求书限定的本发明的范围。
对相关申请的交叉引用
本申请要求于2007年10月4日提交的韩国专利申请No. 10-2007-0099807的利益，其主题内容通过引用而被合并于此。
权利要求
1.一种使用多个垂直连接路径配置横贯堆叠的多个器件的合并垂直信号路径的方法， 其中所述堆叠的多个器件包括多个段，该方法包括分别检测所述多个段中的每一个是合格段还是故障段；以及将来自所述多个垂直连接路径中的至少两个中的每一个的至少一个合格段合并-连接以配置所述合并垂直信号路径。
2.如权利要求1所述的方法，其中所述堆叠的多个器件包括第一器件和与第一器件相邻的第二器件；其中所述垂直连接路径中的每一个包括所述多个段的垂直子集； 其中所述多个段包括与第一器件关联的多个第一层段、以及与第二器件关联的多个第二层段；其中分别检测所述多个段中的每一个是合格段还是故障段包括 分别确定所述多个第一层段是合格段还是故障段；以及随后分别确定所述多个第二层段是合格段还是故障段。
3.如权利要求1所述的方法，其中合并-连接来自所述多个垂直连接路径中的所述至少两个中的每一个的至少一个合格段以配置所述合并垂直信号路径包括选择所述多个垂直连接路径中的所述至少两个中的一个作为缺省连接路径，其中所述多个垂直连接路径中的所述至少两个中的另一个是备用连接路径；以及更改所述缺省连接路径以在所述缺省连接路径中排除故障段并在所述备用连接路径中包含合格段，其中所述缺省连接路径中的所述故障段和所述备用连接路径中的所述合格段均与所述堆叠的多个器件当中的相同器件关联。
4.一种使用连接到堆叠的多个器件的测试设备从多个垂直连接路径中配置横贯所述堆叠的多个器件的合并垂直信号路径的方法，其中所述堆叠的多个器件包括多个段，该方法包括分别检测所述多个段中的每一个是合格段还是故障段；以及合并-连接来自所述多个垂直连接路径中的至少两个中的每一个的至少一个合格段以配置所述合并连接的信号路径。
5.如权利要求4所述的方法，其中所述堆叠的多个器件包括第一器件和与第一器件相邻的第二器件；其中所述垂直连接路径中的每一个包括所述多个段的垂直子集； 其中所述多个段包括与第一器件关联的多个第一层段以及与第二器件关联的多个第二层段；其中所述测试设备通过多个测试层段连接到所述堆叠的多个器件；并且其中所述多个测试层段中的每一个是焊料凸块。
6.一种方法包括在堆叠装置中建立r个冗余垂直连接路径和q个缺省垂直连接路径的顺序，其中在所述顺序中在每RU(q/r)个缺省垂直连接路径之后布置所述冗余垂直连接路径中的一个；分别检测所述多个缺省垂直连接路径中的每一个是合格垂直连接路径还是故障垂直连接路径；以及对于故障缺省垂直连接路径，从剩余的缺省和冗余垂直连接路径中选择备用垂直连接路径，其中r大于1，q大于1，且RU是上舍入函数。
7.如权利要求6所述的方法，其中所述顺序将所述r个冗余垂直连接路径和所述q个缺省垂直连接路径排序为第0至第q+r-Ι垂直连接路径，其中第0垂直连接路径是所述冗余垂直连接路径中的一个，其中所述故障缺省垂直连接路径是第k垂直连接路径，其中所述备用垂直连接路径是与第k垂直连接路径最接近的RU (q/r)个垂直连接路径中的一个，并且其中与第k垂直连接路径最接近的所述RU(q/r)个垂直连接路径是第(k-1+q+r) mod(q+r)至第(k-RU(q/r/2)+q+r)mod(q+r)垂直连接路径、以及第(k+l+q+r)mod(q+r)至第(k+RU(q/r/2)+q+r)mod(q+r)垂直连接路径。
全文摘要
本发明提供一种使用多个垂直连接路径配置横贯堆叠的多个器件的合并垂直信号路径的方法，其中所述堆叠的多个器件包括多个段。该方法包括分别检测所述多个段中的每一个是合格段还是故障段；以及将来自所述多个垂直连接路径中的至少两个中的每一个的至少一个合格段合并-连接以配置所述合并垂直信号路径。
文档编号H01L21/66GK102522351SQ201110421800
公开日2012年6月27日 申请日期2008年10月6日 优先权日2007年10月4日
发明者李勋, 李祯培, 郑会柱 申请人:三星电子株式会社