专利名称：去除栅极边墙下残留多晶硅的干法刻蚀方法
技术领域：
本发明涉及半导体集成电路制造领域，特别是涉及一种去除栅极边墙下残留多晶硅的干法刻蚀方法。
背景技术：
为了提高经济型SiGe BiCMOS (锗硅-双极性晶体管-互补型金属氧化场效应管)的集成度，需要在SiGe BiCMOS结构中加入源漏多晶硅(SD P0LY)结构，同时，为了能够减少成本，源漏多晶硅和用于连接基区多晶硅和发射极多晶硅的多晶硅引线回路(RUNNERPOLY)将使用同一层多晶娃。由于源漏多晶娃必须和娃基板的有源区(active area,AA)直接接触，因此，在淀积源漏多晶硅和多晶硅引线前，必须先去除有源区上的氧化膜。由于用干法刻蚀有源区的氧化膜会损伤到其它结构而造成器件失效，而用湿法刻蚀氧化膜对其它材料的刻蚀几乎为零，即选择比非常高，因此，必须通过湿法刻蚀的方法去除有源区上的氧化膜。但是，在湿法刻蚀氧化膜时，栅极边墙下会留下凹口(NOTCH)，在后续淀积源漏多晶硅和多晶娃引线时，凹口内也会同样淀积多晶娃，如图1所不。典型的多晶硅引线回路刻蚀工艺(在源漏多晶硅制作完成后)，通常包括以下工艺步骤，如图2所示:I)刻蚀底部抗反射层。若源漏多晶硅制作过程中没有涂布底部抗反射层，则这一步骤可以省略。2)刻蚀自然氧化层。3)各向异性地刻蚀多晶娃，形成多晶硅引线。4)多晶硅过刻蚀，将凹口以外区域的残留多晶硅刻蚀掉。上述工艺方法的缺陷是，无法清除凹口内残留的多晶硅，这会影响器件的电学性倉泛。
发明内容
本发明要解决的技术问题是提供一种去除栅极边墙下残留多晶硅的干法刻蚀方法，它可以提高器件的电学性能。为解决上述技术问题，本发明的去除栅极边墙下残留多晶硅的干法刻蚀方法，是在常规的多晶硅引线干法刻蚀工艺流程的末尾，增加一步多晶硅的各向同性过刻蚀，将栅极边墙下的凹口内残留的多晶硅刻蚀掉。较佳的，在上述各向同性过刻蚀步骤完成后，还可以再重复做一次普通的多晶硅过刻蚀。本发明通过在常规的多晶硅引线回路干法刻蚀工艺最后，加入一步对氧化膜选择比较高，多晶硅刻蚀速率很高的各向同性刻蚀工艺步骤，彻底清除了栅极边墙下凹口内的多晶硅残留，从而提高了器件的电学性能和产能。
图1是用现有工艺制作源漏多晶硅和多晶硅引线，在完成多晶硅淀积后，栅极边墙下残留多晶硅的SEM(电子扫描显微镜)图。图2是现行典型的多晶硅干法刻蚀工艺流程图。图3是用本实施例的方法改进后的多晶硅引线回路干法刻蚀工艺流程图。图4是用图3的工艺形成多晶硅引线回路后，在栅极边墙下无残留多晶硅的SEM图。
具体实施例方式为对本发明的技术内容、特点与功效有更具体的了解，现以本发明在SiGe BiCMOS制程中的应用为例，结合图示的实施方式，对本发明的技术方案详述如下:在该SiGe BiCMOS制程中，源漏多晶硅和多晶硅引线回路使用了同一层多晶硅。在完成源漏多晶硅的制作工艺后，本实施例按照以下步骤进行多晶硅引线的刻蚀:步骤I，刻蚀底部抗反射层。刻蚀气体采用以Cl2 (氯气)、CF4 (四氟化碳)或HBr (溴化氢)为主的混合气体，并采用低压(I 15毫托)、低上部电极功率(100 300瓦)、低下部电极功率(20 100瓦)，刻蚀时间是消耗完底部抗反射层的时间再加上30% 50%的刻蚀时间。步骤2，刻蚀自然氧化层。刻蚀气体以CF4为主，也可加入氧气，以减少对多晶硅表面的损伤。由于自然氧化层很薄，刻蚀时间比较短促，一般在5 20秒左右。压力较低(2 15毫托)，上部电极功率150 300瓦，下部电极功率为90 200瓦。当步骤I的刻蚀气体也以CF4为主时，可以省略步骤2，即同时进行底部抗反射层和自然氧化层的刻蚀。步骤3，用各向异性较强的刻蚀条件进行多晶硅的主刻蚀，形成多晶硅引线回路的轮廓。这步的刻蚀一般采用低压(5 20毫托)、较高的上部电极功率(300 600瓦)和较低的下部电极功率(30 90瓦)。刻蚀气体采用以Cl2和HBr为主的混合气体，有时辅以CF4、N2或O2中的一种或任意两种气体来提高均一性和微负载效应。刻蚀时间由淀积的多晶硅厚度决定，一般刻蚀到多晶硅还剩300 500埃米左右。如果本步骤对一般热生长的氧化膜(即二氧化硅膜，包括自然氧化层)的刻蚀选择比小于4，则也可以省略上述步骤2。步骤4，多晶硅的过刻蚀，将栅极边墙下凹口以外区域的多晶硅刻蚀掉。这步的刻蚀气体以HBr和O2为主，同时可以掺入辅助气体N2，采用高压50 150毫托，高上部电极功率(250 650瓦)，下部电极功率为80 120瓦，且对氧化膜的刻蚀选择比非常高(一般大于100)，即对多晶硅的刻蚀速率比对氧化膜的刻蚀速率快很多。刻蚀时间是把步骤3残留的多晶硅(栅极边墙下的凹口内的多晶硅除外)刻蚀干净，同时额外再加10% 25%的时间，刻蚀时间不能太长，否则会因氧化膜太薄，而导致步骤5的刻蚀工艺窗口过小。步骤5，多晶硅的各向同性过刻蚀，清除栅极边墙下凹口内的残留多晶硅，如图4所示。
这步刻蚀对氧化膜的选择比较高，在25 35之间，压力在50 200MT左右，下部电极的功率为O 15瓦，上部电极功率较低50 200瓦。刻蚀气体以SF6(六氟化硫)和O2为主，以增加对多晶硅的横向刻蚀；可以加入大量的氦气(He)进行稀释，以提高刻蚀的选择比。刻蚀时间在5 30秒左右，由于这步刻蚀对氧化膜的选择比低于步骤4，因此，刻蚀时间不能过长，否则会把氧化膜刻蚀掉。为了进一步提高均一性，可以在步骤5之后，再重复一次步骤4的多晶硅过刻蚀。由于各向同性过刻蚀无论横向还是纵向对多晶硅的刻蚀速率都比步骤4的普通过刻蚀高很多，因此，在常规的多晶硅引线回路刻蚀工艺中加入一步各向同性过刻蚀后，可以缩短普通过刻蚀(即步骤4)的时间，从而可以大幅增加产能。
权利要求
1.去除栅极边墙下残留多晶硅的干法刻蚀方法，其特征在于，在常规的多晶硅引线干法刻蚀工艺流程的末尾，增加一步多晶硅的各向同性过刻蚀，将栅极边墙下的凹口内残留的多晶硅刻蚀掉。
2.根据权利要求1所述的方法，其特征在于，所述各向同性过刻蚀采用以六氟化硫和氧气为主的刻蚀气体。
3.根据权利要求2所述的方法，其特征在于，所述刻蚀气体中还含有氦气。
4.根据权利要求1所述的方法，其特征在于，所述各向同性过刻蚀的压力为50 200MT，下部电极功率为O 15瓦，上部电极功率为50 200瓦。
5.根据权利要求1所述的方法，其特征在于，所述各向同性过刻蚀的刻蚀时间为5 30秒。
6.根据权利要求1所述的方法，其特征在于，所述各向同性过刻蚀对二氧化硅膜的选择比为25 35。
7.根据权利要求1所述的方法，其特征在于，在所述各向同性过刻蚀步骤完成后，再做一次多晶娃过刻蚀。
8.根据权利要求7所述的方法，其特征在于，所述多晶硅过刻蚀的刻蚀气体以溴化氢和氧气为主，对二氧化娃膜的刻蚀选择比大于100。
全文摘要
本发明公开了一种去除栅极边墙下残留多晶硅的干法刻蚀方法，该方法在常规的多晶硅引线干法刻蚀工艺流程的末尾，增加一步多晶硅的各向同性过刻蚀，将栅极边墙下的凹口内残留的多晶硅刻蚀掉。本发明通过在多晶硅引线回路刻蚀工艺中加入一步对氧化膜选择比较高、多晶硅刻蚀速率很高的各向同性刻蚀工艺步骤，彻底清除了栅极边墙下凹口内的多晶硅残留，从而提高了器件的电学性能和产能。
文档编号H01L21/3065GK103151256SQ20111040096
公开日2013年6月12日 申请日期2011年12月6日 优先权日2011年12月6日
发明者吴智勇, 刘鹏 申请人:上海华虹Nec电子有限公司