专利名称：刻蚀沟槽多晶硅栅的方法
技术领域：
本发明涉及一种半导体器件的制造方法，具体涉及一种刻蚀沟槽多晶硅栅的方法。
背景技术：
现有的沟槽栅功率器件，在硅衬底正面上方的外延层刻蚀沟槽，生长栅氧化层，再淀积多晶硅，最后用各向异性干法刻蚀去掉沟槽外面的多晶硅，留下沟槽内的多晶硅充当器件的栅。淀积多晶硅后，沟槽中心上方的多晶硅会向下凹陷。这种用各项异性刻蚀方法所形成的沟槽栅功率器件，刻蚀之后会使沟槽内的多晶硅向下凹陷很多，如图1所示。
发明内容
本发明所要解决的技术问题是提供一种刻蚀沟槽多晶硅栅的方法，它可以改善沟槽栅功率器件的沟槽内多晶硅栅向下凹陷的程度。为解决上述技术问题，本发明刻蚀沟槽多晶硅栅的方法的技术解决方案为，包括以下步骤:第一步，在硅衬底正面上方的外延层刻蚀沟槽，生长栅氧化层，然后淀积多晶硅；第二步，采用各向同性干法刻蚀多晶硅，刻蚀过程中垂直向下的刻蚀速率与水平方向的刻蚀速率相同或者接近；所述垂直向下的刻蚀速率小于水平方向的刻蚀速率的二倍。第三步，采用各向异性干法刻蚀多晶硅，将多晶硅回刻至沟槽顶部，使沟槽外的多晶硅被刻蚀干净；刻蚀过程中垂直向下的刻蚀速率大于水平方向的刻蚀速率。所述垂直向下的刻蚀速率大于水平方向的刻蚀速率的二倍。本发明可以达到的技术效果是:本发明在沟槽多晶硅栅淀积后采用两步干法刻蚀，能够使沟槽内多晶硅栅向下凹陷的程度大大改善，从而改善沟槽内多晶硅栅的形貌。
下面结合附图和具体实施方式
对本发明作进一步详细的说明:图1是用现有技术所形成的沟槽栅功率器件的形貌截面图；图2至图4是与本发明刻蚀沟槽多晶硅栅的方法的各步骤相应的结构示意图。
具体实施例方式本发明刻蚀沟槽多晶硅栅的方法，包括以下步骤:第一步，如图2所示，按照现有技术沟槽栅功率器件工艺，在硅衬底正面上方的外延层刻蚀沟槽，生长栅氧化层，然后淀积多晶硅，使其填满并超过沟槽的深度，形成多晶硅栅；第二步，如图3所示，采用各向同性干法刻蚀多晶硅，刻蚀过程中垂直向下的刻蚀速率与水平方向的刻蚀速率相同或者接近；垂直向下的刻蚀速率小于水平方向的刻蚀速率的二倍。由于多晶硅淀积后，其沟槽上表面的形貌不平整，使得沟槽中部上方的多晶硅向下凹陷；本发明先采用各向同性干法刻蚀，刻蚀后沟槽中心上方的多晶硅表面向下凹陷的程度明显减小；第三步，如图4所示，采用各向异性干法刻蚀多晶硅，刻蚀过程中垂直向下的刻蚀速率大于水平方向的刻蚀速率；将多晶硅回刻至沟槽顶部，沟槽外的多晶硅被刻蚀干净。垂直向下的刻蚀速率大于水平方向的刻蚀速率的二倍。
权利要求
1.一种刻蚀沟槽多晶硅栅的方法，其特征在于，包括以下步骤: 第一步，在硅衬底正面上方的外延层刻蚀沟槽，生长栅氧化层，然后淀积多晶硅；第二步，采用各向同性干法刻蚀多晶硅，刻蚀过程中垂直向下的刻蚀速率与水平方向的刻蚀速率相同或者接近； 第三步，采用各向异性干法刻蚀多晶硅，将多晶硅回刻至沟槽顶部，使沟槽外的多晶硅被刻蚀干净；刻蚀过程中垂直向下的刻蚀速率大于水平方向的刻蚀速率。
2.根据权利要求1所述的刻蚀沟槽多晶硅栅的方法，其特征在于，所述第二步中垂直向下的刻蚀速率小于水平方向的刻蚀速率的二倍。
3.根据权利要求1或2所述的刻蚀沟槽多晶硅栅的方法，其特征在于，所述第三步中垂直向下的刻蚀速率大于水平方向的刻蚀速率的二倍。
全文摘要
本发明公开了一种刻蚀沟槽多晶硅栅的方法，包括以下步骤第一步，在硅衬底正面上方的外延层刻蚀沟槽，生长栅氧化层，然后淀积多晶硅；第二步，采用各向同性干法刻蚀多晶硅，刻蚀过程中垂直向下的刻蚀速率与水平方向的刻蚀速率相同或者接近；第三步，采用各向异性干法刻蚀多晶硅，将多晶硅回刻至沟槽顶部，使沟槽外的多晶硅被刻蚀干净；刻蚀过程中垂直向下的刻蚀速率远大于水平方向的刻蚀速率。本发明在沟槽多晶硅栅淀积后采用两步干法刻蚀，能够使沟槽内多晶硅栅向下凹陷的程度大大改善，从而改善沟槽内多晶硅栅的形貌。
文档编号H01L21/28GK103094087SQ20111034051
公开日2013年5月8日 申请日期2011年11月1日 优先权日2011年11月1日
发明者金勤海, 周颖, 康志潇 申请人:上海华虹Nec电子有限公司