专利名称：基片集成波导小型化带通混合环的利记博彩app
技术领域：
本发明属于微波毫米波无源器件技术领域，特别涉及一种微波毫米波无源器件中的混合环。
背景技术：
无线移动通信技术的发展，要求微波毫米波电路在保证电气性能的同时，尽可能地压缩电路面积，即小型化。一方面，随着半导体技术的进步，无线通信系统中的有源电路已经实现了小型化并且能够有效地利用现代封装技术进行集成；另一方面，天线、滤波器、 耦合器、混合环等无源电路仍然面临着小型化的关键技术难题。混合环是微波毫米波子系统的一个关键部件，被广泛应用于微波毫米波电路中。 混合环是一种四端口器件，从一个输入端口输入，两个输出端口实现等幅同相输出，从另一个输入端口输入，两个输出端口实现等幅反相输出，两个输入端口间保证良好的隔离。混合环可以由微带线、共面波导、金属波导等传输线结构来实现，也可由近年来提出的基片集成波导结构来设计。此种基于基片集成波导设计的混合环具有平面电路和金属波导的双重优点，非常适于在新一代微波毫米波集成电路中使用。为了满足混合环的电气性能，并考虑到基片集成波导的结构特性，现有的基片集成波导混合环(如张玉林，基片集成波导传播特性及滤波器的理论与实验研究[D].东南大学博士论文，第七章，2005年，第102 103页)需要按照如下原则设计一个输入端口与两个输出端口之间的距离均为四分之三波导波长(波导波长是指在波导管中传播的合成波的两个相邻波峰或者波谷之间的距离，也就是波导管中所传播的某种波模电磁波的波长)， 另一个输入端口与两个输出端口之间的距离分别为四分之三和四分之五波导波长。此时， 整个混合环的长度需要达到3. 5倍波导波长，所需占用的电路面积非常大。此外，现有的混合环的频率响应特性不具有频率选择特性，即不具有滤波能力。如果一个系统框架需要在混合环的前端或后端使用滤波器，则需单独设计混合环和滤波器， 并将其级联。此时，系统框架较为复杂，所需电路面积较大，电路级联后损耗较大
发明内容
本发明的目的是为了克服现有的基片集成波导混合环电路结构面积偏大的不足， 并使其具有频率选择能力，提出了基片集成波导小型化带通混合环。本发明的技术方案之一是一种基片集成波导小型化带通混合环，其特征在于，包括从上往下依次层叠的第一金属覆铜层、介质层、第二金属覆铜层，所述第一金属覆铜层包括基片集成波导上表区域、位于基片集成波导上表区域两侧并与之连接的四路微带线、位于基片集成波导上表区域内部的微带线两侧的八组耦合槽、位于基片集成波导上表区域内部的S形上槽，位于基片集成波导上表区域上的三排横向、三排纵向的金属化通孔，所述金属化通孔贯穿了基片集成波导上表区域和介质层与第二金属覆铜层连接，形成谐振腔一、 谐振腔二、谐振腔三和谐振腔四；所述第二金属覆铜层包括位于第二金属覆铜层内部的S形下槽，所述谐振腔一和谐振腔二大小相同，所述谐振腔三和谐振腔四大小相同，所述谐振腔一比谐振腔三大，所述金属化通孔在微带线和耦合槽处中断，形成馈电窗口，所述谐振腔一与谐振腔二、谐振腔二与谐振腔三、谐振腔一与谐振腔四之间的交界区域处的金属化通孔中断，形成连续耦合窗口，所述谐振腔三与谐振腔四之间的交界区域处的金属化通孔中断，形成三组的离散耦合窗口，所述S形上槽从第一组离散耦合窗口的中心线开始，以S形穿越中间的第二组离散耦合窗口，止于第三组离散耦合窗口的中心线，所述S形下槽从第一组离散耦合窗口的中心线开始，以S形穿越中间的第二组离散耦合窗口，止于第三组离散耦合窗口的中心线，所述S形下槽的走向与S形上槽的走向关于离散耦合窗口的中心线镜像对称。本发明的技术方案之二是一种基片集成波导小型化带通混合环，其特征在于， 包括从上往下依次层叠的第一金属覆铜层、介质层、第二金属覆铜层、第二介质层、第三金属覆铜层，所述第一金属覆铜层包括基片集成波导上表区域、位于基片集成波导上表区域两侧并与之连接的两路微带线、位于基片集成波导上表区域内部的微带线两侧的四组耦合槽、位于基片集成波导上表区域上的两排横向、三排纵向的金属化通孔，所述金属化通孔贯穿了基片集成波导上表区域、介质层、第二金属覆铜层、第二介质层与第三金属覆铜层连接，形成谐振腔一、谐振腔二、谐振腔三和谐振腔四；所述第二金属覆铜层包括对应于谐振腔一中心处的耦合圆、对应于谐振腔四位置内靠近金属化通孔的两根镜像对称的正耦槽； 所述第三金属覆铜层包括基片集成波导下表区域、位于基片集成波导下表区域两侧并与之连接的两路第三层微带线、位于基片集成波导下表区域内部的第三层微带线两侧的四组第三层耦合槽，所述谐振腔一和谐振腔二大小相同，所述谐振腔三和谐振腔四大小相同，所述谐振腔一比谐振腔三大，所述金属化通孔在微带线和耦合槽处中断，形成馈电窗口，在第三层微带线和第三层耦合槽处中断，形成馈电窗口，所述谐振腔一与谐振腔四、谐振腔三与谐振腔二之间的交界区域处的金属化通孔中断，形成连续耦合窗口。本发明的有益效果由于本发明基于耦合谐振腔的原理来设计混合环结构，利用四个谐振腔结构之间的相互耦合实现了混合环的电路功能，且可以紧凑布局，从而避免了现有的混合环设计时需要采用较长的弧形传输路径所导致电路结构的面积过大的问题，也避免了现有的混合环内部空间浪费的问题，可大大缩小传统混合环电路面积。此外，该基片集成波导小型化带通混合环自身具有带通的频率响应特性，即集成了带通滤波器的功能， 在系统集成化、小型化领域具有突出的优势
图1是本发明的定向耦合器实施例1的侧视示意图。图2是本发明的定向耦合器实施例1的第一金属覆铜层的电路结构图。图3是本发明的定向耦合器实施例1的第二金属覆铜层的电路结构图。图4是本发明的定向耦合器实施例2的侧视示意图。图5是本发明的定向耦合器实施例2的第一金属覆铜层的电路结构图。图6是本发明的定向耦合器实施例2的第二金属覆铜层的电路结构图。图7是本发明的定向耦合器实施例2的第三金属覆铜层的电路结构图。
具体实施例方式下面结合附图和具体实施例对本发明做进一步的说明。实施例1 如图1、图2、图3所示，一种基片集成波导小型化带通混合环包括从上往下依次层叠的第一金属覆铜层1、介质层4、第二金属覆铜层2，为了形成本发明的混合环，通过印制电路板制造工艺对第一金属覆铜层1、第二金属覆铜层2进行加工形成所需的金属图案(电路结构)，该图案中各部分之间通过虚拟的虚线进行划分，对介质层4打孔并对孔做表面金属化处理形成金属化通孔6，所述第一金属覆铜层1包括基片集成波导上表区域11、位于基片集成波导上表区域11两侧并与之连接的四路微带线12、位于基片集成波导上表区域11内部的微带线12两侧的八组耦合槽13、位于基片集成波导上表区域11内部的S形上槽14，位于基片集成波导上表区域11上的三排横向、三排纵向的金属化通孔6，所述金属化通孔6贯穿了基片集成波导上表区域11和介质层4与第二金属覆铜层2连接，形成谐振腔一 71、谐振腔二 72、谐振腔三73、谐振腔四74，所述第二金属覆铜层2包括位于第二金属覆铜层2内部的S形下槽21，所述谐振腔一 71和谐振腔二 72大小相同，所述谐振腔三73和谐振腔四74大小相同，所述谐振腔一 71比谐振腔三73大，所述金属化通孔6在微带线12和耦合槽13处中断，形成馈电窗口，馈电窗口的尺寸决定了谐振腔一 71、谐振腔二 72、谐振腔三73、谐振腔四74的外部品质因数的大小，所述谐振腔一 71与谐振腔二 72、谐振腔二 72与谐振腔三73、谐振腔一 71与谐振腔四74之间的交界区域处的金属化通孔6中断，形成连续耦合窗口，连续耦合窗口的大小决定了谐振腔一 71与谐振腔二 72、谐振腔二 72与谐振腔三73、谐振腔一 71与谐振腔四74之间的磁耦合系数的大小，所述谐振腔一 71 与谐振腔二 74之间的连续耦合窗口、谐振腔一 72与谐振腔二 73之间的连续耦合窗口大小相同，均小于谐振腔一 71与谐振腔二 72之间的连续耦合窗口，所述谐振腔三73与谐振腔四74之间的交界区域处的金属化通孔6中断，形成三组的离散耦合窗口，两侧的两组离散耦合窗口大小相同，均小于中间一组离散耦合窗口，所述S形上槽14从第一组离散耦合窗口的中心线开始，以S形穿越中间的离散耦合窗口，止于第三组离散耦合窗口的中心线，所述S形下槽21从第一组离散耦合窗口的中心线开始，以S形穿越中间的离散耦合窗口，止于第三组离散耦合窗口的中心线，所述S形下槽21的走向与S形上槽14关于离散耦合窗口的中心线镜像对称，所述S形上槽14、S形下槽21和三组离散耦合窗口的尺寸决定了谐振腔三73与谐振腔四74之间的电耦合系数的大小。本发明的基片集成波导小型化带通混合环基于耦合谐振腔原理，采用四个谐振腔结构紧凑布局，根据设计指标的要求，可确定所需的外部品质因数、磁耦合系数、电耦合系数，并通过相应的电路结构尺寸来实现；上述结构的定向耦合器可通过四路微带线12分别从谐振腔一 1、谐振腔二 72、谐振腔三73、谐振腔四74引出四个端口 a、端口 b、端口 c和端口 d ；作为设计实例，一个基片集成波导小型化带通混合环在中心频率7. 65GHz处设计、加工并测试，设计带宽400MHz。选用的介质基片介电常数为3. 5，厚度0. 5mm，损耗角正切为 0.0018。选定金属化通孔的直径为0. 8mm，间距为1.5mm。端口 a馈电，端口 b、端口 d等幅同相输出；端口 c馈电，端口 b、端口 d等幅反相输出；端口 a和端口 c始终保持良好隔离。 测试结果表明，在7. 56GHz 7. 79GHz的范围内，回波损耗均优于15dB，隔离度优于30dB， 平均插入损耗1. 3dB,幅度不均衡度小于0. 42dB,相位误差小于5. 5°，同时具有较好的带外抑制。
现有的基片集成波导混合环的设计原理与经典混合环的设计原理一致，均通过输入端口和输出端口之间的不同路径长度来实现相位叠加或相位抵消，实现等幅同相或等幅反向输出，因此一个输入端口与两个输出端口之间的距离均为四分之三波导波长，另一个输入端口与两个输出端口之间的距离分别为四分之三和四分之五波导波长，此时，整个混合环的长度需要达到3. 5倍波导波长，所包围的电路面积超过二分之一平方波导波长，而且环中心有一块空白圆形区域无法使用；而本实施例的基片集成波导小型化带通混合环采用了完全不同的设计原理，即耦合谐振腔原理，其所占的电路面积小于四分之一平方波导波长，在实现结构小型化的同时集成了带通滤波器的功能；本实施例采用四个谐振腔结构紧凑布局，谐振腔一 71与谐振腔二 72之间的耦合系数为M12，谐振腔二 72与谐振腔三73 之间的耦合系数为M23、谐振腔一 71与谐振腔四74之间的耦合系数为M14，谐振腔三73与谐振腔四74之间的耦合系数为M34，假定谐振腔一 71、谐振腔二 72、谐振腔三73、谐振腔四 74的外部品质因数均为Qe，基片集成波导小型化带通混合环所需的相对工作带宽为FBW， 归一化品质因数为qe = QeXFBW，则归一化阻抗矩阵可由下式求出
Z =
J_
—+ 尸—jmu
-Jml2
~Jmi4
1
—+ P cL
-风3 0
~Jm23
-JmU 0
cL
—+ 尸-M4
-Jm34
1
—+ρ
Ie
其中 ml2 = M12/FBW, m23 = M23/FBW, ml4 = M14/FBW, m34 = M34/FBW，禾口
P = J
1
FBW
ω ω,
V o
ω
= 2,3,4该结构的散射参量为
HeHe其中[Zt代表归一化阻抗矩阵的逆矩阵中的第i行、第j列。通过计算机编程计算散射参量，可以发现此种结构不仅具有混合环的功能，同时集成了带通滤波器的功能。实施例2 如图4、图5、图6所示，一种基片集成波导小型化带通混合环包括从上往下依次层叠的第一金属覆铜层1、介质层4、第二金属覆铜层2、第二介质层5、第三金属覆铜层3，为了形成本发明的混合环，通过印制电路板制造工艺对第一金属覆铜层1、第二金属覆铜层2、第三金属覆铜层3进行加工形成所需的金属图案(电路结构)，该图案中各部分之间通过虚拟的虚线进行划分，对介质层4、第二介质层5打孔并对孔做表面金属化处理形成金属化通孔6，所述第一金属覆铜层1包括基片集成波导上表区域11、位于基片集成波导上表区域11两侧并与之连接的两路微带线12、位于基片集成波导上表区域11内部的微带线12两侧的四组耦合槽13、位于基片集成波导上表区域11上的两排横向、三排纵向的金属化通孔6，所述金属化通孔6贯穿了基片集成波导上表区域11、介质层4、第二金属覆铜层 2、第二介质层5与第三金属覆铜层连接，形成谐振腔一 71、谐振腔二 72、谐振腔三73、谐振腔四74，所述第二金属覆铜层2包括对应于谐振腔一 71中心处的耦合圆21、对应于谐振腔四74位置内靠近金属化通孔6的两根镜像对称的正耦槽22，所述耦合圆21的大小决定了谐振腔一 71、谐振腔二 72之间的电耦合系数的大小，所述正耦槽22的位置和尺寸决定了谐振腔三73、谐振腔四74之间的磁耦合系数的大小，所述第三金属覆铜层3包括基片集成波导下表区域31、位于基片集成波导下表区域31两侧并与之连接的两路第三层微带线32、 位于基片集成波导下表区域31内部的第三层微带线32两侧的四组第三层耦合槽33，所述谐振腔一 71和谐振腔二 72大小相同，所述谐振腔三73和谐振腔四74大小相同，所述谐振腔一 71比谐振腔三73大，所述金属化通孔6在微带线12和耦合槽13处中断，形成馈电窗口，在第三层微带线32和第三层耦合槽33处中断，形成馈电窗口，馈电窗口和耦合槽13的尺寸决定了谐振腔一 71、谐振腔四74的外部品质因数的大小，馈电窗口和第三层耦合槽33 的尺寸决定了谐振腔二 72、谐振腔三73的外部品质因数的大小，所述谐振腔一 71与谐振腔四74、谐振腔二 72与谐振腔三73之间的交界区域处的金属化通孔6中断，形成连续耦合窗口，连续耦合窗口的大小决定了谐振腔一 71与谐振腔四74、谐振腔二 72与谐振腔三73之间的磁耦合系数的大小。本发明的基片集成波导小型化带通混合环基于耦合谐振腔原理，采用四个谐振腔结构紧凑布局，并利用五层结构进一步缩小电路面积；根据设计指标的要求，可确定所需的外部品质因数、磁耦合系数、电耦合系数，并通过相应的电路结构尺寸来实现；上述结构的定向耦合器可通过微带线12从谐振腔一 71引出端口 b、通过微带线12从谐振腔四74引出端口 a、通过第三层微带线32从谐振腔二 72引出端口 C、通过第三层微带线32从谐振腔三 73引出端口 d。作为设计实例，一个基片集成波导小型化带通混合环在中心频率7. 75GHz 处设计、加工并测试，带宽250MHz。选用的介质基片介电常数为3. 5，厚度0. 5mm，损耗角正切为0.0018。选定金属化通孔的直径为0. 8mm，间距为1.5mm。端口 a馈电，端口 b、端口 d 等幅同相输出；端口 c馈电，端口 b、端口 d等幅反相输出；端口 a和端口 c始终保持良好隔离。测试结果表明，在7. 74GHz 7. 89GHz的范围内，回波损耗均优于15dB，隔离度优于 30dB，平均插入损耗1. 5dB,幅度不均衡度小于0. 56dB，相位误差小于5°，同时具有较好的带外抑制。现有的基片集成波导混合环的设计原理与经典混合环的设计原理一致，均通过输入端口和输出端口之间的不同路径长度来实现相位叠加或相位抵消，实现等幅同相或等幅反向输出，因此一个输入端口与两个输出端口之间的距离均为四分之三波导波长，另一个输入端口与两个输出端口之间的距离分别为四分之三和四分之五波导波长，此时，整个混合环的长度需要达到3. 5倍波导波长，所包围的电路面积超过二分之一平方波导波长，且环中心有一块空白圆形区域无法使用；而本实施例的基片集成波导小型化带通混合环采用了完全不同的设计原理，即耦合谐振腔原理，所占电路面积小于八分之一平方波导波长，在实现结构小型化的同时，集成带通滤波器的功能；本实施例采用四个谐振腔结构层叠紧凑布局，谐振腔一 71与谐振腔二 72之间的耦合系数为M12，谐振腔二 72与谐振腔三73之间的耦合系数为M23、谐振腔一 71与谐振腔四74之间的耦合系数为M14，谐振腔三73与谐振腔四74之间的耦合系数为M34，假定谐振腔一 71、谐振腔二 72、谐振腔三73、谐振腔四74 的外部品质因数为Qe，基片集成波导小型化带通混合环所需的相对工作带宽为FBW，归一化品质因数为qe = QeXFBW，则归一化阻抗矩阵可由下式求出
权利要求
1.一种基片集成波导小型化带通混合环，其特征在于，包括从上往下依次层叠的第一金属覆铜层、介质层、第二金属覆铜层，所述第一金属覆铜层包括基片集成波导上表区域、 位于基片集成波导上表区域两侧并与之连接的四路微带线、位于基片集成波导上表区域内部的微带线两侧的八组耦合槽、位于基片集成波导上表区域内部的S形上槽，位于基片集成波导上表区域上的三排横向、三排纵向的金属化通孔，所述金属化通孔贯穿了基片集成波导上表区域和介质层与第二金属覆铜层连接，形成谐振腔一、谐振腔二、谐振腔三和谐振腔四；所述第二金属覆铜层包括位于第二金属覆铜层内部的S形下槽，所述谐振腔一和谐振腔二大小相同，所述谐振腔三和谐振腔四大小相同，所述谐振腔一比谐振腔三大，所述金属化通孔在微带线和耦合槽处中断，形成馈电窗口，所述谐振腔一与谐振腔二、谐振腔二与谐振腔三、谐振腔一与谐振腔四之间的交界区域处的金属化通孔中断，形成连续耦合窗口， 所述谐振腔三与谐振腔四之间的交界区域处的金属化通孔中断，形成三组的离散耦合窗口，所述S形上槽从第一组离散耦合窗口的中心线开始，以S形穿越中间的第二组离散耦合窗口，止于第三组离散耦合窗口的中心线，所述S形下槽从第一组离散耦合窗口的中心线开始，以S形穿越中间的第二组离散耦合窗口，止于第三组离散耦合窗口的中心线，所述S 形下槽的走向与S形上槽的走向关于离散耦合窗口的中心线镜像对称。
2.一种基片集成波导小型化带通混合环，其特征在于，包括从上往下依次层叠的第一金属覆铜层、介质层、第二金属覆铜层、第二介质层、第三金属覆铜层，所述第一金属覆铜层包括基片集成波导上表区域、位于基片集成波导上表区域两侧并与之连接的两路微带线、 位于基片集成波导上表区域内部的微带线两侧的四组耦合槽、位于基片集成波导上表区域上的两排横向、三排纵向的金属化通孔，所述金属化通孔贯穿了基片集成波导上表区域、介质层、第二金属覆铜层、第二介质层与第三金属覆铜层连接，形成谐振腔一、谐振腔二、谐振腔三和谐振腔四；所述第二金属覆铜层包括对应于谐振腔一中心处的耦合圆、对应于谐振腔四位置内靠近金属化通孔的两根镜像对称的正耦槽；所述第三金属覆铜层包括基片集成波导下表区域、位于基片集成波导下表区域两侧并与之连接的两路第三层微带线、位于基片集成波导下表区域内部的第三层微带线两侧的四组第三层耦合槽，所述谐振腔一和谐振腔二大小相同，所述谐振腔三和谐振腔四大小相同，所述谐振腔一比谐振腔三大，所述金属化通孔在微带线和耦合槽处中断，形成馈电窗口，在第三层微带线和第三层耦合槽处中断， 形成馈电窗口，所述谐振腔一与谐振腔四、谐振腔三与谐振腔二之间的交界区域处的金属化通孔中断，形成连续耦合窗口。
全文摘要
本发明涉及基片集成波导小型化带通混合环。包括从上往下依次层叠的第一金属覆铜层、介质层、第二金属覆铜层，所述第一金属覆铜层包括基片集成波导上表区域、位于基片集成波导上表区域两侧并与之连接的四路微带线、位于基片集成波导上表区域内部的微带线两侧的八组耦合槽、位于基片集成波导上表区域内部的S形上槽，位于基片集成波导上表区域上的三排横向、三排纵向的金属化通孔，所述金属化通孔贯穿了基片集成波导上表区域和介质层与第二金属覆铜层连接，形成谐振腔一、谐振腔二、谐振腔三和谐振腔四。本发明的有益效果避免了现有的混合环内部空间浪费的问题，可大大缩小传统混合环电路面积。
文档编号H01P5/12GK102509837SQ20111033100
公开日2012年6月20日 申请日期2011年10月25日 优先权日2011年10月25日
发明者樊勇, 程钰间 申请人:电子科技大学