专利名称：氮化镓基半导体器件及其制造方法
技术领域：
本公开涉及半导体器件及其制造方法，更具体地，涉及氮化镓基半导体器件及其制造方法。
背景技术：
近来，随着信息和通讯技术的快速发展，用于高速和大容量信号传输的技术正在被快速地发展。就这方面来说，随着对个人移动电话、卫星通讯、军事雷达、广播通讯和通讯中继器件的需求的增大，对高速和高功率电子器件的需求增加，需要这些器件用于使用微波和毫米波段的高速电信(telecommunication)系统。用于控制相对高水平的功率的功率器件在包括通讯领域的许多领域中用于各种目的，正在对其进行各种类型的研究。氮化镓(GaN)基半导体具有优良的材料性质，诸如大的能隙、高的热稳定性和化学稳定性、高电子饱和速度( 3X107cm/sec)等，因此GaN基半导体可以不仅应用到光学器件，还可以应用到高频和高功率电子器件。采用GaN基半导体的电子器件具有各种优点， 诸如高击穿电场( 3X106V/cm)、高的最大电流密度、在高温下稳定的操作特性、高热导率等。特别地，在采用GaN基异质结结构的异质结构场效应晶体管(HFET)的情形下，由于结界面处的能带不连续性大，所以电子可以密集地集中在结界面处，因此电子迁移率可以进一步增大。由于这样的材料性质，GaN基半导体可以应用到高功率器件。然而，由于GaN基半导体器件通常使用具有较低热导率的蓝宝石衬底，所以GaN基半导体器件不具有良好的散热特性。尽管为了改善的散热特性可以使用SiC衬底来代替蓝宝石衬底，但是SiC衬底较昂贵(比蓝宝石衬底贵约10倍)，因此用于制造GaN基半导体器件的整个成本增加。此外，在使用GaN基半导体器件作为功率器件的情形下，存在与电压耐受特性、制造工艺等相关的各种问题。
发明内容
本发明的示例实施例提供氮化镓基半导体器件，其具有优良的散热特性并在改善电压耐受特性方面是有利的。本发明的示例实施例还提供了制造GaN基半导体器件的方法。根据本发明的一方面，氮化镓(GaN)基半导体器件包括散热衬底；和布置在散热衬底上的异质结构场效应晶体管(HFET)器件，其中HFET器件包括GaN基多层，具有靠近散热衬底的凹陷区域；栅极，布置在凹陷区域中；以及源极和漏极，布置在GaN基多层的在栅极的两个相对侧的部分上，栅极、源极和漏极附接到散热衬底。凹陷区域可以具有双凹陷结构。GaN基多层可以包括2维电子气QDEG)层。GaN多层可以包括自散热衬底依次设置的Aly^vyN层和AlxGai_xN层。这里，在 Aly^vyN层中，y可以满足0. 1 ^ y ^ 0. 6 ；在AlxGa^xN层中，χ可以满足0彡χ < 0. 01。GaN基多层还可以包括在AlxGiVxN层上的高电阻GaN基材料层。
凹陷区域可以形成在AlyGiVyN层上或者可以跨越AlyGiVyN层和AlxGi^xN层形成。散热衬底可以包括具有比蓝宝石衬底高的热导率的材料。散热衬底可以包括Al-Si、Si、Ge、晶体 A1N、非晶 A1N、非晶 SiC、Al、W、Cr、Ni、Cu
和这些金属的合金中的至少之一。GaN基半导体器件还可以包括在散热衬底与HFET器件之间的接合层。GaN基半导体器件还可以包括钝化层，该钝化层布置在散热衬底与HFET器件之间并覆盖至少部分HFET器件。钝化层可以具有包括铝氧化物、硅氮化物和硅氧化物中至少之一的单层结构或多
层结构。根据本发明的另一方面，一种氮化镓(GaN)基半导体器件包括散热衬底；和布置在散热衬底上的肖特基二极管器件，其中肖特基二极管器件包括GaN基多层，与散热衬底分离；及阳极和阴极，布置在GaN基多层的面对散热衬底的表面上并附接到散热衬底，阴极和GaN基多层形成肖特基接触。GaN基多层可以包括2维电子气QDEG)层。散热衬底可以包括具有比蓝宝石衬底高的热导率的材料。 GaN基半导体器件还可以包括在散热衬底与肖特基二极管器件之间的接合层。根据本发明的一方面，一种制造氮化镓(GaN)基半导体器件的方法，该方法包括 在第一衬底上形成具有凹陷区域的GaN基多层；在凹陷区域中形成栅极以及在GaN基多层的在栅极的两个相对侧处的部分上形成源极和漏极；将第二衬底附接到第一衬底的源极、 漏极和栅极；以及去除第一衬底。第一衬底可以是蓝宝石衬底。GaN基多层可以形成为包括2维电子气QDEG)层。形成GaN基多层的步骤可以包括在第一衬底上形成AlxGai_xN层(0彡x<0.01)； 以及在Alx^vxN层上形成AlyGai_yN层(0. 1彡y彡0. 6)。形成GaN基多层的步骤还可以包括在第一衬底与Α1Χ(^_ΧΝ层之间形成高电阻的 GaN基材料层。凹陷区域可以形成在AlyG _yN层上或者跨越AlyG _yN层和AlxGi^xN层形成。凹陷区域可以形成为具有双凹陷结构。第二衬底可以包括具有比蓝宝石衬底高的热导率的材料。第二衬底可以包括Al-Si、Si、Ge、晶体 A1N、非晶 A1N、非晶 SiC、Al、W、Cr、Ni、Cu
和这些金属的合金中的至少之一。该方法还可以包括在第二衬底附接到源极、漏极和栅极之前形成覆盖至少部分源极、漏极和栅极的钝化层。钝化层可以具有包括铝氧化物、硅氮化物和硅氧化物中至少之一的单层结构或多
层结构。该方法还可以包括在第二衬底上形成多个金属焊盘。在此情形下，第二衬底可以附接到第一衬底，使得金属焊盘分别对应于源极、漏极和栅极。第一衬底可以通过使用激光剥离法去除。根据本发明的另一方面，一种制造氮化镓(GaN)基半导体器件的方法，该方法包括在第一衬底上形成GaN基多层；在GaN基多层上形成阳极和阴极，使得阴极和GaN基多层形成肖特基接触；将第二衬底附接到第一衬底的阳极和阴极；以及去除第一衬底。第一衬底可以是蓝宝石衬底。GaN基多层可以形成为包括2维电子气QDEG)层。第二衬底可以包括具有比蓝宝石衬底高的热导率的材料。第一衬底可以通过使用激光剥离法去除。
通过参照附图详细描述本发明的示范性实施例，本发明的以上和其它的特征以及优点将变得更加明显，在附图中图1至图3是根据本发明实施例的氮化镓(GaN)基半导体器件的截面图；图4A至图4G是示出根据本发明实施例制造GaN基半导体器件的方法的截面图；图5是用于描述在根据本发明实施例的制造GaN基半导体器件的方法中用于接合两个衬底的操作的平面图；图6A至图6F是用于描述在根据本发明实施例的制造GaN基半导体器件的方法中形成具有凹陷区域的GaN基薄膜的方法的截面图；图7和图8是用于描述在根据本发明另一实施例的制造GaN基半导体器件的方法中形成具有凹陷区域的GaN基薄膜的方法的截面图；图9是根据本发明另一实施例的GaN基半导体器件的截面图；以及图IOA至图IOE是示出根据本发明另一实施例的制造GaN基半导体器件的方法的截面图。
具体实施例方式现在将参照附图更全面地描述各个示例实施例，附图中示出了示范性实施例。将理解，当称一元件“连接到”或“耦接到”另一元件时，它可以直接连接到或耦接到另一元件，或者还可以存在插入的元件。相反，当称一元件“直接连接到”或“直接耦接到”另一元件时，不存在插入元件。如此处所用的，术语“和/或”包括一个或多个所列相关项目的任何及所有组合。将理解，虽然这里可使用术语“第一”、“第二”等描述各种元件、组件、区域、层和/ 或部分，但这些元件、组件、区域、层和/或部分不应受限于这些术语。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区别开。因此，以下讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分而不背离示范性实施例的教导。为便于描述此处可以使用诸如“在· · ·之下”、“在· · ·下面”、“下”、“在· · ·之上”、
“上”等空间相对性术语以描述如附图所示的一个元件或特征与另一个(些)元件或特征之间的关系。将理解，空间相对性术语是用来概括除附图所示取向之外器件在使用或操作中的不同取向。例如，如果附图中的器件翻转过来，被描述为“在”其他元件或特征“下面”或 “之下”的元件将会在其他元件或特征“之上”。这样，示范性术语“在...下面”就能够涵盖之上和之下两种取向。器件可以采取其他取向(旋转90度或在其他取向)，此处所用的空间相对性描述符做相应解释。这里所用的术语只是为了描述特定实施例的目的，并非要限制示范性实施例。如此处所用的，除非上下文另有明确表述，否则单数形式“一”和“该”均旨在包括复数形式。还将理解，术语“包括”和/或“包含”，当在本说明书中使用时，指定了所述特征、整体、步骤、 操作、元件和/或组件的存在，但并不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组合的存在或增加。这里参照截面图描述示范性实施例，这些图为示例实施例的理想化实施例(和中间结构)的示意图。因而，举例来说，由制造技术和/或公差引起的图示形状的变化是可能发生的。因此，本发明的实施例不应被解释为局限于此处示出的区域的特定形状，而是包括由例如制造引起的形状偏差在内。例如，示出为矩形的注入区域将通常具有倒圆或弯曲的特征和/或在其边缘处的注入浓度梯度，而不是从注入区域到非注入区域的二元变化。类似地，通过注入形成的埋入区域可以导致在埋入区域与通过其发生注入的表面之间的区域中的一些注入。因此，附图所示的区域本质上是示意性的，它们的形状并非要示出器件的区域的实际形状，也并非要限制示范性实施例的范围。除非另行定义，此处使用的所有术语(包括技术术语和科学术语)都具有本发明所属领域内的普通技术人员所通常理解的同样的含义。还应当理解的是，术语，诸如通用词典中所定义的那些，否则应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义，除非此处明确如此定义。在下文，将详细描述根据本发明实施例的氮化镓(GaN)基半导体器件及其制造方法。在附图中，为了清晰，层和区域的厚度被夸大。在附图中相似的附图标记指代相似的元件，因此将省略它们的描述。图1示出根据本发明一实施例的氮化镓(GaN)基半导体器件。参照图1，异质结构场效应晶体管(HFET)器件200布置在散热衬底100上。散热衬底100可以是具有比蓝宝石衬底的热导率高的导热衬底。例如，散热衬底100可以是由如下形成的衬底金属-非金属(半导体)化合物，诸如Al-Si ；非金属(半导体或陶瓷)， 诸如Si、Ge、晶体A1N、非晶AlN或非晶SiC ；金属，诸如Al、W、Cr、Ni、Cu或这些金属的合金。 散热衬底100可以具有比蓝宝石优良的散热特性并可以比晶体SiC衬底便宜。布置在散热衬底100上的HFET器件200也可以被称作高电子迁移率晶体管 (HEMT)器件。HFET器件200可以包括与散热衬底100间隔布置的GaN基多层GLl。GaN基多层GLl可以具有靠近散热衬底100布置的凹陷区域R1。凹陷区域Rl可以具有双凹陷结构。HFET器件200可以包括布置在GaN基多层GLl的面对散热衬底100的表面(图1中的底表面)上的源电极Si、漏电极Dl和栅电极Gl。栅电极Gl可以形成在凹陷区域Rl中。 因此，栅电极Gl可以具有双凹陷栅结构。栅绝缘层Gll可以布置在栅电极Gl与GaN基多层GLl的凹陷区域Rl之间。源电极Sl和漏电极Dl可以在栅电极Gl的两个相对侧布置在 GaN基多层GLl上。换句话说，源电极Sl和漏电极Dl可以在凹陷区域Rl的两个相对侧处布置在GaN基多层GLl上。尽管没有示出，但是欧姆接触层可以进一步分别布置在源电极 Sl与GaN基多层GLl之间以及漏电极Dl与GaN基多层GLl之间。散热衬底100可以经由源电极Si、漏电极Dl和栅电极Gl附接到HFET器件200。彼此分离开的金属焊盘层Ml至M3可以布置在散热衬底100上，源电极Sl、漏电极Dl和栅电极Gl可以分别附接到金属焊盘层Ml至M3。金属焊盘层Ml至M3可以分别被看作源电极Si、漏电极Dl和栅电极Gl的一部分。金属焊盘层Ml至M3可以包括例如Au层或 AuSn层。源电极Si、漏电极Dl和栅电极Gl的没有被金属焊盘层Ml至M3覆盖的部分以及 GaN基多层GLl的在其间的部分可以被钝化层Pl覆盖。钝化层Pl可以具有包括例如铝氧化物层、硅氮化物层和硅氧化物层中至少之一的单层结构或多层结构。预定的接合层110可以布置在散热衬底100与金属焊盘层Ml至M3之间。换句话说，接合层110可以布置在散热衬底100上，金属焊盘层Ml至M3可以形成在接合层110上。 接合层110可以是例如硅氧化物层。接合层110可以可选地提供。也就是，可以提供接合层110或者可以不提供接合层110。此外，如果需要，可以省略金属焊盘层Ml至M3。在下文，将详细描述GaN基多层GLl和凹陷区域Rl。GaN基多层GLl可以包括两个或更多层，例如第一层10、第二层20和第三层30。 第三层30、第二层20和第一层10可以自散热衬底100按陈述的顺序布置。第三层30可以是AlyGai_yN层(这里，0. 1彡y彡0.6)并可以具有从约25nm至40nm的厚度。第二层20 可以为AlxGai_xN层(这里，OSx <001)。换句话说，第二层20可以是用低于约的Al 掺杂的GaN层。在第二层20用Al掺杂的情形下，不仅第二层20的载流子(电子)浓度增大，而且第二层20的结晶性可以改善。因此，可以改善GaN基半导体器件的特性。第二层 20的厚度可以小于第三层30或者可以不小于第三层30。2维电子气层(在下文称作2DEG 层)可以存在于第二层20接触第三层30的界面附近。在2DEG层中，2DEG层的对应于凹陷区域Rl的中央部分的部分可以断裂或者可以具有不同于2DEG层的其余部分的特性。第二层20可以被当做沟道层。布置在第二层20上的第一层10是包含GaN的层并可以是具有比一般半导体高的电阻的半绝缘层。第一层10可以是未掺杂的GaN层或用诸如Mg、Zn、 C、狗等杂质掺杂的GaN层，第一层10的薄层电阻可以为例如109Q/Sq或以上。在第一层 10形成为具有高电阻的未掺杂GaN层的情形下，可以防止在GaN基半导体器件的操作期间由于杂质的向外扩散引起的问题。后面将描述增大第一层10的电阻而没有用Mg、Zn、C或狗掺杂第一层10的方法。当第一层10具有高电阻(也就是，半绝缘性质)时，可以抑制 /防止通过第一层10的电流泄漏，因此可以容易地增强GaN基半导体器件的特性。如果需要，可以省略第二层20。换句话说，第一层10和第三层30可以彼此直接接触而没有第二层 20。在此情形下，2DEG层可以形成在第一层10与第三层30之间的界面上或界面附近。或者，附加层可以进一步布置在第二层20与第三层30之间。附加层可以是具有与第三层30 相似电特性的层或者可以不是具有与第三层30相似电特性的层。由于凹陷区域R1，栅电极Gl可以具有凹陷栅结构。当栅电极Gl具有凹陷栅结构时，改变了 2DEG层的对应于栅电极Gl的电特性，增大了源电极Sl与漏电极Dl之间的有效沟道长度，因此可以加强HFET器件200的电压耐受特性。凹陷区域Rl可以具有双凹陷结构。在凹陷区域Rl具有单凹陷结构的情形下，电场会集中在凹陷区域Rl处，因此会降低击穿电压。然而，如果凹陷区域Rl如本实施例中一样形成为具有双凹陷结构，可以降低电场的集中，因此对于加强电压耐受特性，具有双凹陷结构的凹陷区域Rl可以是更有利的。尽管图1示出凹陷区域Rl形成为直到第三层30与第二层20之间的界面，但是形成凹陷区域Rl的范围(深度)可以改变。例如，凹陷区域Rl可以如图2所示形成为不到达第三层30与第二层20之间的界面，或者可以如图3所示形成为穿透第三层30并延伸到第二层20中。HFET器件200的阈值电压可以根据凹陷区域Rl的深度而改变。例如，当凹陷区域Rl形成为具有较大的深度时，HFET器件200的阈值电压可以在正方向上增大。因此，可以实现常关型(normally off type)器件。由于如上所述的根据本实施例的GaN基半导体器件布置在散热衬底100上，GaN基半导体器件可以具有优良的散热特性。此外，由于栅电极Gl的双凹陷结构，可以增强GaN 基半导体器件的电压耐受特性。图4A至图4G示出根据本发明实施例制造GaN基半导体器件的方法。参照图4A，GaN基多层GLl可以形成在第一衬底SUBl上。第一衬底SUBl可以为例如蓝宝石衬底。由于没有衬底具有与GaN基材料相同的晶格常数和热膨胀系数，所以GaN 基材料通常生长在蓝宝石衬底上。在形成GaN基多层GLl之前，缓冲层5可以形成在第一衬底SUBl上，然后GaN基多层GLl可以形成在其上。可以布置缓冲层5以通过降低第一衬底SUBl和GaN基多层GLl的第一层10之间晶格常数和热膨胀系数的差异来防止GaN基多层GLl的结晶性的恶化。缓冲层5可以由例如GaN或SiC形成。如果缓冲层5为GaN层， 则缓冲层5可以被当作GaN基多层GLl的一部分。GaN基多层GLl可以形成为包括两个或更多材料层，例如第一层10、第二层20和第三层30。第一层10、第二层20和第三层30可以自第一衬底SUBl按陈述的顺序布置。第一层10、第二层20和第三层30可以分别对应于如以上参照图1所述的第一层10、第二层 20和第三层30。换句话说，第一层10可以是包含GaN的层，并可以是具有比一般半导体高的电阻的半绝缘层。第一层10可以是未掺杂的GaN层或用诸如Mg、Zn、C、Fe等杂质掺杂的GaN层，第一层10的薄层电阻可以为例如109Q/Sq或以上。下面将简要地描述将第一层10形成为具有高电阻而没有用Mg、Zn、C或狗掺杂第一层10的方法。在生长缓冲层5 之后，通过在从约900°C至约950°C的温度热处理(退火)所生长的缓冲层5几分钟，缓冲层5的晶粒尺寸可以变得较小。当GaN薄膜(也就是，第一层10)生长在这样的具有小晶粒尺寸和高密度的缓冲层5上时，形成了能够俘获电子的( 空位，因此第一层10可以具有高电阻而没有用杂质掺杂。这里，用于生长GaN薄膜(也就是，第一层10)的温度可以为从约1020°C至约1050°C。在将温度从热处理缓冲层5的温度提升到从约1020°C至约1050°C 的温度的期间(也就是，温度上升期间)，可以进行GaN薄膜(也就是，第一层10)的生长工艺。以此方式，可以获得具有高电阻的未掺杂的GaN层(也就是，第一层10)。然而，形成第一层10的方法不限于此，可以对其进行各种修改。同时，第二层20可以为AlxGai_xN层 (这里，0 ^ χ < 0.01)，第三层30可以为AlyGi^yN层(这里，0. 1彡y彡0. 6)。2DEG层可以存在于第二层20接触第三层30的界面附近。第三层30的厚度可以例如为从约25nm至 40nmo参照图4B，凹陷区域Rl可以通过部分蚀刻GaN基多层GLl而形成。凹陷区域Rl 可以形成为具有双凹陷结构。换句话说，凹陷区域Rl可以形成为使得凹陷区域Rl的下部具有第一宽度，而凹陷区域Rl的上部具有比第一宽度大的第二宽度。2DEG层的对应于凹陷区域Rl的中央部分的部分可以断裂或者可以具有不同于2DEG层的其余部分的特性。任何的各种方法/操作可以用于形成凹陷区域R1。凹陷区域Rl的深度/范围不限于图4B中示出的那些。换句话说，如以上参照图2和图3所述，可以改变凹陷区域Rl的深度/范围。参照图4C，栅绝缘层Gll和栅电极Gl可以形成在GaN基多层GLl的凹陷区域Rl中。因此，栅电极Gl可以具有双凹陷栅结构。源电极Sl和漏电极Dl可以形成在GaN基多层GLl的在栅电极Gl的两个相对侧的部分上。换句话说，源电极Sl和漏电极Dl可以形成在GaN基多层GLl的在凹陷区域Rl的两个相对侧的部分上。尽管没有示出，但是欧姆接触层可以进一步分别布置在源电极Sl与GaN基多层GLl之间以及漏电极Dl与GaN基多层GLl 之间。GaN基多层GL1、源电极Si、漏电极Dl和栅电极Gl可以构成HFET器件200。HFET器件200可以对应于图1的HFET器件200。参照图4D，在覆盖源电极Si、漏电极Dl和栅电极Gl的钝化层Pl形成在GaN基多层GLl上之后，源电极Si、漏电极Dl和栅电极Gl的部分可以通过部分蚀刻钝化层Pl而暴露。钝化层Pl可以具有包括例如铝氧化物层、硅氮化物层和硅氧化物层中至少之一的单层结构或多层结构。参照图4E和图4F，其上形成有HFET器件200的第一衬底SUBl可以附接到第二衬底SUB2。第二衬底SUB2可以对应于图1的散热衬底100。换句话说，第二衬底SUB2可以是具有比第一衬底SUBl (例如，蓝宝石衬底)高的热导率的导热衬底。例如，第二衬底SUB2 可以是由如下形成的衬底金属-非金属(半导体)化合物，诸如Al-Si ；非金属(半导体或陶瓷)，诸如Si、Ge、晶体A1N、非晶AlN或非晶SiC ；金属，诸如Al、W、Cr、Ni、Cu或这些金属的合金。这样的第二衬底SUB2可以具有比蓝宝石衬底优良的散热特性并可以比晶体SiC 衬底便宜。在两个衬底SUBl和SUB2彼此附接之前，预定的接合层110和金属焊盘层Ml至 M3可以形成在第二衬底SUB2的顶表面上。接合层110可以例如由硅氧化物形成。金属焊盘层Ml至M3可以由例如Au或AuSn形成。HFET器件200的源电极Si、漏电极Dl和栅电极Gl可以附接到第二衬底SUB2的金属焊盘层Ml至M3上。金属焊盘层Ml至M3可以分别接合到源电极Si、漏电极Dl和栅电极G1。接合操作可以在预定的温度进行。图4E和图4F中示出的接合操作可以以晶片级进行。换句话说，如图5所示，第一衬底SUBl和第二衬底SUB2可以以晶片级接合。参照图5，由源电极Si、漏电极Dl和栅电极Gl构成的多个第一图案布置在处于晶片阶段的第一衬底SUBl上，由金属焊盘层Ml至M3 构成的多个第二图案布置在处于晶片阶段的第二衬底SUB2上，两个衬底SUBl和SUB2可以接合到彼此。由于可以通过以晶片级进行衬底SUBl和SUB2的接合操作而一次制造大量器件，所以可以改善生产率。图5中示出的第一图案和第二图案的形状可以改变。由于这样的改变在本领域是已知的，所以将省略其详细描述。在图5中，附图标记Kl和K2表示用于在接合操作期间对准两个衬底SUBl和SUB2的位置的对准标记。参照图4G，可以去除第一衬底SUBl。第一衬底SUBl可以通过使用例如激光剥离法去除。由于激光剥离法在本领域是公知的，所以将省略其详细描述。接着，尽管没有示出， 但如果需要，可以去除缓冲层5。因而，可以容易地制造HFET结构的GaN基半导体器件，其布置在散热衬底(也就是，第二衬底SUB》上并具有优良的散热特性和改善的电压耐受特性。在上述形成GaN基半导体器件的方法中，形成凹陷区域Rl (图4B)的方法可以改变。下面将参照图6A至图6F来描述其示例。参照图6A，缓冲层5、第一层10和第二层20可以通过使用类似于图4A的方法形成在第一衬底SUBl上。接着，预定的第一掩模图案MPl可以形成在第二层20上。第一掩模图案MPl可以形成为具有第一宽度wl并可以由硅氧化物或硅氮化物形成。
参照图6B，第三-第一层30a可以生长在第二层20的顶表面的其上没有形成第一掩模图案MPl的部分(也就是，第二层20的顶表面的暴露部分)上。接着，可以去除第一掩模图案MP1。其结果在图6C中示出。参照图6D，第二掩模图案MP2可以形成在第二层20的在之前步骤中通过去除第一掩模图案MPl而暴露的部分上。第二掩模图案MP2可以形成得比第三-第一层30a厚，第三-第一层30a上的第二掩模图案MP2的上部可以具有比第一掩模图案MPl的宽度大的第二宽度(《2)。因此，第三-第一层30a的在两个相对侧的端部可以被第二掩模图案MP2覆
至
ΓΤΠ ο参照图6E，第三-第二层30b可以生长在第三-第一层30a的顶表面的其上没有形成第二掩模图案MP2的部分(也就是，第三-第一层30a的顶表面的暴露部分)上。接着，可以去除第二掩模图案MP2。其结果在图6F中示出。参照图6F，形成具有双凹陷结构的凹陷区域R1’。第三-第一层30a和第三-第二层30b可以是由相同材料形成的层，第三-第一层30a和第三-第二层30b可以一起被称作第三层30’。第三层30’可以是由与图4B的第三层30相同的材料形成的层。如上所述，在通过使用第一掩模图案MPl和第二掩模图案MP2形成具有双凹陷结构的凹陷区域R1’的第三层30’的情形下，可以容易地控制凹陷区域R1’的深度。此外，可以容易地控制凹陷区域R1’的底表面到2DEG层之间的距离(厚度)。因此，图6A至图6F 中示出的方法对于控制GaN基半导体器件的特性会是更有利的。各种修改可以应用于图6A至图6F所示的方法。在图6B所示的操作中，不去除第一掩模图案MP1，可以形成从第一掩模图案MPl的两个相对侧延伸的附加掩模图案。在形成附加掩模图案之后，可以形成第三-第二层30b。在此情形下，通过结合第一掩模图案MPl 和附加掩模图案所形成的结构可以类似于图6D的第二掩模图案MP2。此外，在图6A所示的操作中，预定材料层可以在形成第一掩模图案MPl之前形成在第二层20a上，第一掩模图案MPl可以形成在该材料层上，可以进行接下来的操作。预定材料层可以由与构成第三层30’的材料相同或相似的材料形成。凹陷区域的底表面与第二层20之间的距离可以基于预定材料层的厚度来决定。因而，可以获得如图2所示的凹陷区域Rl不到达第二层20的结构。其示例在图7中示出。在图7中，附图标记四表示预定材料层。此外，通过使用图6A至图6F所示方法的变型，可以获得以上参照图3描述的结构，也就是其中凹陷区域Rl穿透第三层30并延伸到第二层20中的结构。其示例在图8中示出。图9示出根据本发明另一实施例的GaN基半导体器件。根据本实施例的GaN基半导体器件包括肖特基二极管结构。参照图9，肖特基二极管器件300布置在散热衬底100上。散热衬底100可以与图 1的散热衬底100相同。肖特基二极管器件300可以包括与散热衬底100间隔开的GaN基多层GL2。GaN基多层GL2可以包括两个或更多层，例如第一层11、第二层22和第三层33。 第三层33、第二层22和第一层11可以以陈述的顺序自散热衬底100布置。第一层11、第二层22和第三层33可以分别对应于图1的第一层10、第二层20和第三层30。类似于图 1的GaN基多层GL1，可以在GaN基多层GL2中进行各种修改。肖特基二极管器件300可以包括阳极Al和阴极Cl，阳极Al和阴极Cl布置在GaN基多层GL2的面对散热衬底100的表面(图9中的底表面)上。欧姆接触层1可以布置在阳极Al与GaN基多层GL2之间，而肖特基接触层2可以布置在阴极Cl与GaN基多层GL2之间。根据构成阳极Al和阴极Cl的材料，可以不布置欧姆接触层1和/或肖特基接触层2。接合层110可以布置在散热衬底100上，第一和第二金属焊盘层Ml 1和M22可以布置在接合层110上。阳极Al和阴极Cl可以接合到第一和第二金属焊盘层Mll和M22。接合层110可以为例如硅氧化物层。第一和第二金属焊盘层Mll和M22可以包括例如Au层或AuSn层。如果需要，第一和第二金属焊盘层Ml 1和M22可以直接布置在散热衬底100上而没有接合层110。或者，阳极Al和阴极Cl可以直接附接到散热衬底100而没有第一和第二金属焊盘层Mll和M22。阳极Al和阴极Cl的没有被第一和第二金属焊盘层Mll和M22覆盖的部分以及 GaN基多层GL2位于其间的部分可以被钝化层P2覆盖。钝化层P2可以具有包括例如铝氧化物层、硅氮化物层或硅氧化物层的单层结构或多层结构。图IOA至图IOE示出根据本发明另一实施例的制造GaN基半导体器件的方法。参照图10A，通过使用与图4A的方法类似的方法，缓冲层5和GaN基多层GL2可以形成在第一衬底SUBl上。GaN基多层GL2可以使用与用于形成图4A的GaN基多层GLl相同的材料和相同的方法来形成。GaN基多层GL2的第一层11、第二层22和第三层33可以分别对应于图1的第一层10、第二层20和第三层30。参照图10B，阳极Al和阴极Cl可以布置在GaN基多层GL2上以彼此间隔开。欧姆接触层1可以形成在阳极Al与GaN基多层GL2之间，肖特基接触层2可以形成在阴极Cl 与GaN基多层GL2之间。在覆盖阳极Al和阴极Cl的钝化层P2形成在GaN基多层GL2上之后，部分的阳极Al和阴极Cl可以通过部分蚀刻钝化层P2而暴露。GaN基多层GL2、阳极 Al和阴极Cl可以构成肖特基二极管器件300。参照图IOC和图10D，其上形成有肖特基二极管器件300的第一衬底SUBl可以附接到第二衬底SUB2。第二衬底SUB2可以对应于图9 的散热衬底100。换句话说，第二衬底SUB2可以是具有比第一衬底SUBl (例如，蓝宝石衬底)高的热导率的导热衬底。在两个衬底SUBl和SUB2彼此附接之前，预定接合层110以及第一和第二金属焊盘层Mll和M22可以形成在第二衬底SUB2的顶表面上。接合层110可以由例如硅氧化物形成。第一和第二金属焊盘层Mll和M22可以由例如Au或AuSn形成。 肖特基二极管器件300的阳极Al和阴极Cl可以附接到第二衬底SUB2的第一和第二金属焊盘层Mll和M22上。第一和第二金属焊盘层Mll和M22可以分别接合到阳极Al和阴极 Cl。接合操作可以以晶片级在预定温度进行。参照图10E，第一衬底SUBl可以被去除。第一衬底SUBl可以通过使用例如激光剥离法去除。由于激光剥离法在本领域是众所周知的，将省略对其的详细描述。接着，尽管没有示出，但是如果需要，可以去除缓冲层5。尽管已经参照本发明的示范性实施例具体示出并描述了本发明，但是本领域普通技术人员将理解，可以在其中进行形式和细节上的各种变化而不背离本发明的精神和范围，本发明的范围由权利要求书定义。
权利要求
1.一种氮化镓基半导体器件，包括 散热衬底；异质结构场效应晶体管器件，布置在所述散热衬底上， 其中所述异质结构场效应晶体管器件包括 氮化镓基多层，具有靠近所述散热衬底的凹陷区域； 栅极，布置在所述凹陷区域中；以及源极和漏极，布置在所述氮化镓基多层的在所述栅极的两个相对侧的部分上， 并且所述栅极、所述源极和所述漏极附接到所述散热衬底。
2.如权利要求1所述的氮化镓基半导体器件，其中所述凹陷区域具有双凹陷结构。
3.如权利要求1所述的氮化镓基半导体器件，其中所述氮化镓基多层包括2维电子气层。
4.如权利要求1所述的氮化镓基半导体器件，其中所述氮化镓基多层包括自所述散热衬底依次设置的Aly^vyN层和AlxGai_xN层，且在AlyGi^yN层中，0. 1彡y彡0.6，及在 AipahN 层中，0 彡 χ < 0. 01。
5.如权利要求4所述的氮化镓基半导体器件，其中所述氮化镓基多层还包括在所述 AlxGai_xN层上的高电阻氮化镓基材料层。
6.如权利要求4所述的氮化镓基半导体器件，其中所述凹陷区域形成在所述AlyGai_yN 层上或者跨越所述Aly^vyN层和所述AlxGai_xN层形成。
7.如权利要求1所述的氮化镓基半导体器件，其中所述散热衬底包括具有比蓝宝石衬底高的热导率的材料。
8.如权利要求7所述的氮化镓基半导体器件，其中所述散热衬底包括Al-Si、Si、Ge、晶体A1N、非晶A1N、非晶SiC、Al、W、Cr、Ni、Cu和这些金属的合金中的至少之一。
9.如权利要求1所述的氮化镓基半导体器件，还包括在所述散热衬底与所述异质结构场效应晶体管器件之间的接合层。
10.如权利要求1所述的氮化镓基半导体器件，还包括钝化层，该钝化层布置在所述散热衬底与所述异质结构场效应晶体管器件之间并覆盖至少部分所述异质结构场效应晶体管器件，其中所述钝化层具有包括铝氧化物、硅氮化物和硅氧化物中至少之一的单层结构或多层结构。
11.一种氮化镓基半导体器件，包括 散热衬底；和肖特基二极管器件，布置在所述散热衬底上， 其中所述肖特基二极管器件包括 氮化镓基多层，与所述散热衬底分离；及阳极和阴极，布置在所述氮化镓基多层的面对所述散热衬底的表面上并附接到所述散热衬底，而且所述阴极和所述氮化镓基多层形成肖特基接触。
12.如权利要求11所述的氮化镓基半导体器件，其中所述氮化镓基多层包括2维电子气层。
13.如权利要求11所述的氮化镓基半导体器件，其中所述散热衬底包括具有比蓝宝石衬底高的热导率的材料。
14.如权利要求11所述的氮化镓基半导体器件，还包括在所述散热衬底与所述肖特基二极管器件之间的接合层。
15.一种制造氮化镓基半导体器件的方法，该方法包括 在第一衬底上形成具有凹陷区域的氮化镓基多层；在所述凹陷区域中形成栅极以及在所述氮化镓基多层的在所述栅极的两个相对侧处的部分上形成源极和漏极；将第二衬底附接到所述第一衬底的所述源极、所述漏极和所述栅极；以及去除所述第一衬底。
16.如权利要求15所述的方法，其中所述第一衬底是蓝宝石衬底。
17.如权利要求15所述的方法，其中所述氮化镓基多层形成为包括2维电子气层。
18.如权利要求15所述的方法，其中形成所述氮化镓基多层包括 在所述第一衬底上形成AlxGai_xN层(0 < χ < 0. 01)；以及在所述AlxGai_xN层上形成AlyGai_yN层(0. 1彡y彡0. 6)。
19.如权利要求18所述的方法，其中形成所述氮化镓基多层还包括在所述第一衬底与所述Alx^vxN层之间形成高电阻的氮化镓基材料层。
20.如权利要求18所述的方法，其中所述凹陷区域形成在所述Aly^vyN层上或者跨越所述Aly^vyN层和所述AlxGai_xN层形成。
21.如权利要求15所述的方法，其中所述凹陷区域形成为具有双凹陷结构。
22.如权利要求15所述的方法，其中所述第二衬底包括具有比蓝宝石衬底高的热导率的材料。
23.如权利要求15所述的方法，其中所述第二衬底包括Al-Si、31、66、晶体々11非晶 A1N、非晶SiC、Al、W、Cr、Ni、Cu和这些金属的合金中的至少之一。
24.如权利要求15所述的方法，还包括在所述第二衬底附接到所述源极、所述漏极和所述栅极之前形成覆盖至少部分所述源极、所述漏极和所述栅极的钝化层，其中所述钝化层具有包括铝氧化物、硅氮化物和硅氧化物中至少之一的单层结构或多层结构。
25.如权利要求15所述的方法，还包括在所述第二衬底上形成多个金属焊盘，其中所述第二衬底附接到所述第一衬底，使得所述金属焊盘分别对应于所述源极、所述漏极和所述栅极。
26.如权利要求15所述的方法，其中所述第一衬底通过使用激光剥离法去除。
27.一种制造氮化镓基半导体器件的方法，该方法包括 在第一衬底上形成氮化镓基多层；在所述氮化镓基多层上形成阳极和阴极，使得所述阴极和所述氮化镓基多层形成肖特基接触；将第二衬底附接到所述第一衬底的所述阳极和所述阴极；以及去除所述第一衬底。
28.如权利要求27所述的方法，其中所述第一衬底是蓝宝石衬底。
29.如权利要求27所述的方法，其中所述氮化镓基多层形成为包括2维电子气层。
30.如权利要求27所述的方法，其中所述第二衬底包括具有比蓝宝石衬底高的热导率的材料。
31.如权利要求27所述的方法，其中所述第一衬底通过使用激光剥离法去除。
全文摘要
本发明提供了氮化镓(GaN)基半导体器件及其制造方法。GaN基半导体器件可以包括布置在散热衬底上的异质结构场效应晶体管(HFET)或肖特基二极管。HFET器件可以包括GaN基多层，具有凹陷区域；栅极，布置在凹陷区域中；以及源极和漏极，布置在GaN基多层的在栅极(或凹陷区域)的两个相对侧的部分上。栅极、源极和漏极可以附接到散热衬底。凹陷区域可以具有双凹陷结构。当这样的GaN基半导体器件在被制造时，可以使用晶片接合工艺和激光剥离工艺。
文档编号H01L29/778GK102403348SQ20111027102
公开日2012年4月4日 申请日期2011年9月14日 优先权日2010年9月14日
发明者李哉勋, 金基世 申请人:三星Led株式会社