专利名称：一种具有复合氮基介质隧穿层的tn-sonos存储器的利记博彩app
技术领域：
本发明涉及半导体存储器领域，尤其涉及一种具有复合氮基介质隧穿层的TN-SONOS存储器。
背景技术：
在半导体存储器领域，闪存是非易失性存储器技术中的一种，传统闪存利用浮动栅极作为电荷存储单元，但随着闪存技术的不断发展，存储密度不断增大，浮动栅极之间的距离减小，相邻浮动栅极的存储电荷之间会产生相互影响，对浮栅闪存技术而言，这就阻碍了存储密度的增加。而SONOS (硅-二氧化硅-氮化硅-二氧化硅-硅)存储器采用绝缘的电荷捕捉层来取代浮动栅极，完全避免了存储电荷之间的相互影响，同时它还以其独特的ONO结构，使得闪存具有稳定性好、可靠性高、低功耗、抗辐照能力强以及易与标准CMOS工艺兼容等特点，研究成果层出不穷，因此被认为是最具潜力的高密度存储器技术。另外，与 其他嵌入式非易失性存储器(NVM)技术相比，SONOS工艺所需的掩膜较少，具有更高的性价比；该技术还继承了闪存技术几十年积累的成果，具有可靠性好、集成度高和与基底CMOS工艺兼容的特点；同时其ONO结构的特殊性及离散电荷存储等技术，使得SONOS技术能够实现的存储器单元及可靠性能不断提高，新技术不断涌现，成为该领域的研究热点。图IA所示为现有技术的SONOS型非易失性存储器单元的横截面示意图。其结构包括衬底10，源极漏极11，多晶硅栅极12，在栅极和衬底之间的介电叠层13，以及边墙14。其中，存储器的介电叠层13的放大图IB中自上而下分别为阻挡层(SiO2) 130，电荷捕获层(Si3N4) 131，隧穿层(SiO2) 132。现有“S0N0S”型存储器是指将单一介质和单一结构作为隧穿层的非易失性存储器器件，其结构从下到上依次为硅衬底、二氧化硅隧穿层、氮化硅电荷存储层、二氧化硅电荷阻挡层和栅。SONOS存储器采用常用的偏压技术，以电子FN隧穿的方式进行写入，同时采用空穴FN隧穿或者电子逃离陷阱的方式进行擦除。随着存储器技术的不断发展，为使擦除速度可以达到实际应用，隧穿氧化层的厚度必须小于30A，然而，若采用这样的厚度，氮化硅存储层中的抗擦写能力和数据保持能力都会降低，从而影响存储器的可靠性。若采用较厚的隧穿层，擦除操作所需的大电场就会使电子从栅极经过阻挡层注入到电荷捕捉层中，栅电子的注入会中和空穴的注入量，从而造成擦除饱和，如果擦除饱和过大，则完全不能实现电荷的擦除。所以传统SONOS的隧穿层逐渐无法同时满足数据写入擦除速度和数据静态保持特性这对矛盾的要求因为隧穿层二氧化硅厚则难以满足对数据写入擦除的速度的要求，隧穿层二氧化硅薄则难以满足对数据静态保持特性的要求。本发明克服现有技术的以上缺陷，提出一种具有复合氮基介质隧穿层的TN-SONOS存储器，解决了现有SONOS技术中数据写入擦除速度和数据静态保持特性这对矛盾，改善SONOS非易失性存储器的性能，同时还可应用于高质量和极小的存储器装置中
发明内容
有鉴于此，本发明在SONOS型非易失性存储器器件结构的基础上提出了一种具有复合氮基介质隧穿层的新型TN-SONOS非易失性存储器。本发明不仅可以利用高介电常数材料的优点来增进隧穿层效能，还获得较薄的复合介电隧穿层，较薄的厚度在一定电压下可在隧穿层中获得较大的电场，在降低高速擦写操作所需的电场的同时还不引起擦除饱和。同时由于本发明存储器在隧穿层采用了氮氧化硅，写入擦除过程中载流子对隧穿层所产生的缺陷、陷阱和界面态减少，存储单元的数据保留特性和抗擦写能力都非常好。复合介电隧穿层还具有U型导带势垒，有利于写入或擦除时载流子的隧穿，实现了数据保持特性和擦除速度这一对矛盾的性能指标的调节操作。本发明所提供的具有复合氮基介质隧穿层的TN-SONOS非易失性存储器，其特征在于，包括
半导体衬底，包括具有沟道表面的沟道，以及与所述沟道相邻的源端和漏端；
栅极；以及 介于所述栅极和所述沟道表面之间的介电叠层；
其中，所述介电叠层包括
隧穿层，与所述沟道表面接触；
叠加于所述隧穿层上方的电荷捕获层；
叠加于所述电荷捕获层上方的阻挡层，与所述栅极接触。其中，所述隧穿层为三层电介质复合结构的复合介质隧穿层，包括与该沟道表面接触的第一层，其成分为氮氧化硅SiONw，其中X的值为O. I到3，厚度为5-20A ;邻近该第一层的第二层，其成分为Si3N4,厚度为5-20A ;邻近该第二层的第三层,其成分为氮氧化娃SiONw，其中J的值为O. I到3，厚度为5-40A。其中，所述复合介质隧穿层中第一层和第三层的厚度可以根据氮和氧的比例进行适当调节。本发明中“TN-S0N0S”是指Tunnel Nitride-SONOS型存储器，是将复合氮基介质结构“氮氧化硅-氮化硅-氮氧化硅”作为隧穿层的存储器。本发明基于SONOS非易失性存储器，提出了一种新型的具有复合隧穿层的存储器结构，其中的复合隧穿层由SiON(x)、Si3N4、SiON(y)依序叠加而成，其中x、y分别表示SiONw层与SiONw层中氮和硅的比例。对于底部SiONw层，其与Si衬底界面键合牢固，在写入擦除过程中减少了界面态，提高了抗擦写能力；氮的加入还减少了缺陷，降低了缺陷辅助隧穿造成的漏电流，提高了数据保留特性；同时较低的势垒高度，有利于写入/擦除过程中载流子的直接隧穿。对于中间的SiN层，其厚度非常薄，电荷陷阱完全可以忽略；较低的势垒高度，还提高了载流子在写入/擦除过程中的直接隧穿。对于顶部的SiON(y)。其与电荷存储层界面键合牢固，不仅减少了载流子隧穿过程中产生的界面损伤，还降低了势垒高度，提高了擦除速率和操作窗口。与用单一介质作为隧穿层的传统SONOS存储器相比，该结构具有U型导带隧穿势垒，在高电场下，能带发生倾斜，产生较大的空穴隧穿电流，在低电场下，较大的ONO势垒阻止了载流子的直接隧穿，均衡了存储器的数据保持特性与擦除速度这一对相互制约的参数指标；同时其在相等的隧穿电流下具有更厚的隧穿层，提高了数据保留特性；缺陷、陷阱和界面态的减少，提高了抗擦写能力，降低了阈值电压的漂移。
图IA为传统SONOS型非易失性存储器器件结构的横截面示意图。图IB为图IA所示传统存储器中介电叠层部分的放大示意图。图2为本发明具有复合氮基介质隧穿层的TN-SONOS存储器。其中图2A为本发明存储器的横截面示意图，图2B为本发明存储器中介电叠层部分的放大示意图。图3为传统SONOS型非易失性存储器栅极和沟道间介电叠层的能带示意图。图4为本发明具有复合介质隧穿层的TN-SONOS存储器中隧穿层的能带示意图。
具体实施例方式以下结合附图和具体实施例对本发明提出的具有复合氮基介质隧穿层的新型TN-SONOS非易失性存储器作进一步的详细说明。需要说明的是，附图均采用非常简化的形式，仅用于方便、明晰地辅助说明本发明实施例的目的。如图2A、2B所示，本发明提供的一种具有复合氮基介质隧穿层的新型TN-SONOS非易失性存储器，包括衬底20，衬底两端的源极漏极21，栅极22，在栅极22和衬底20之间的介电叠层23，以及边墙24。所述存储器的介电叠层23中自上而下分别为阻挡层230，电荷捕获层231，复合隧穿层232。所述复合隧穿层232中自上而下分别为第三层232a，该层包含氮氧化硅SiONw，其中J的值为O. I到3 ;第二层232b，其成分包含Si3N4 ;第一层232c，其成分包含氮氧化硅SiONw，其中X的值为O. I到3。和传统SONOS型非易失性存储器器件结构的横截面示意1A、1B相比，本发明提供的一种新型TN-SONOS型非易失性存储器器件结构的主要差异在于隧穿层，传统SONOS型非易失性存储器器件结构中的隧穿层使用了简单的单一结构和单一介质SiO2，而本发明提供的具有复合氮基介质隧穿层的非易失性存储器中使用了 SiON(y)-Si3N4-SiON(X)的复合介质隧穿层。实施例I
本实施例提供一种具体的本发明存储器的制造方法。首先提供半导体衬底，然后在衬底上方在含氮气的氛围中干氧氧化形成一层SiONw，其中X的值为I. 25，该层厚度为13A。然后使用LPCVD在SiONw上方形成一层Si3N4,厚度为20A。之后再使用LPCVD技术在Si3N4上形成一层SiONw，其中y的值为I. 65，厚度为35A。隧穿层形成完成之后再先后使用LPCVD技术形成60A的Si3N4电荷捕获层和60A的Si02阻挡层。然后在其上方用LPCVD形成多晶硅栅极，并在栅极两侧形成边墙结构。最后自对准离子注入形成源极和漏极区。图3所示为传统SONOS型非易失性存储器栅极和沟道间介电叠层的能带示意图，二氧化硅的势垒高度为3. lev。有偏压时，载流子从硅衬底经过二氧化硅隧穿层注入到氮化硅层中，它必须越过该势垒高度才能进入氮化硅存储层中，因此该势垒高度就限制了其数据的写入擦除速率；无偏压时，载流子很难越过该势垒高度，陷阱辅助隧穿成为主要的漏电机制，当隧穿层二氧化硅厚度d薄时，不应穿越阻挡层的载流子在数据保持过程中所受阻挡作用小，载流子逃离陷阱的概率增大，漏电现象明显，难以满足对数据静态保持特性的要求。
图4所示为本发明较佳实施例的具有复合氮基介质隧穿层的TN-SONOS存储器介电叠层中复合隧穿层的能带示意图。本发明存储器的介电叠层中复合隧穿层具有U型导带势垒。在无偏压时，复合隧穿层的势垒高度h很大，载流子很难越过该势垒逃离陷阱，漏电现象少，数据保持特性好；而在有偏压时，能带会发生倾斜，当载流子从硅衬底经过二氧化硅隧穿层注入到氮化硅层中时，由于中间Si3N4层的势垒高度小于氮氧化硅层的势垒高度，其不会阻碍载流子隧穿的进行，数据写入擦除的速度也得到了保证。因此，对于该复合介质隧穿层结构，较大的物理厚度和势垒高度抑制了断电情况下陷阱电荷的直接隧穿，提高了数据保留特性，同时其独特的U型导带势垒保证了写入擦除时载流子的有效隧穿，使得其具有很快的数据写入擦除速度。另外一种现有的BE-SONOS结构使用了结构为SiO2-Si3N4 -SiO2的复合隧穿层。如前文所述，与将SiO2-Si3N4-SiO2结构作为隧穿氧化层的BE-SONOS相比，本发明的非易失性存储器中，复合氮基介质隧穿层的底部SiONw层和硅衬底界面键合牢固，在写入擦除过程中减少了界面态，抗擦写能力提高了 10倍，氮的加入还减少了缺陷，降低了缺陷辅助隧穿 造成的漏电流，在IOOk次写入擦除和150度高温烘烤I星期后，其还具有足够的操作窗口，数据保留特性得到了很大提高；同时氮氧化硅层势垒高度的减少，有利于写入/擦除过程中载流子的直接隧穿，擦除速度提高了 10倍；顶部的SiONw与电荷存储层相连，减少了载流子隧穿过程中产生的界面损伤，其对写入.擦除过程中载流子的捕获接近于0，使存储器的捕获效率接近于I。因此与本发明的TN-SONOS非易失性存储器相比，现有的BE-SONOS结构在性能和可靠性方面还存在很大的缺陷。尤其是当尺寸更近一步缩小或3D结构存储器出现的时候，BE-SONOS存储器由于底部二氧化硅与硅衬底之间的界面粗糙且尖刺很大，在不影响性能的条件下，二氧化硅厚度的减少在工艺实现上就变得非常困难；而本发明的复合隧穿层存储器中底部氮氧化硅层和硅衬底之间不仅在界面粗超度和尖刺方面很理想，同时氮的加入还可以精确的控制氮氧化硅层的厚度，完全可以应用于更小尺寸或3D结构的存储器中，在未来存储器中具有非常大的发展潜力。本发明存储器中的复合介质隧穿层结构还可以通过对复合隧穿层底部和顶部氮氧化硅中氮氧比例的调节，来调节复合隧穿层中底部和顶部两层的厚度，从而调节数据保持特性和擦除速度这一对彼此矛盾的性能指标。其中底部氮氧比例的调节是通过控制干氧氧化形成SiONw时气氛中的氮气比例来实现的，顶部氮氧比例的调节是通过用LPCVD方法形成SiONw时控制氧化氮的流量来实现的。在不同的氮氧比例下，通过写入擦除速率和数据保留特性这两项指标来选取隧穿层底部和顶部每一层的最佳厚度。
权利要求
1.一种具有复合氮基介质隧穿层的TN-SONOS存储器，其特征在于，包括 半导体衬底，包括具有沟道表面的沟道，以及与所述沟道邻近的源端和漏端； 栅极；以及 介于所述栅极和所述沟道表面之间的介电叠层； 其中，所述介电叠层包括 隧穿层，与所述沟道表面接触； 叠加于所述隧穿层上方的电荷捕获层； 叠加于所述电荷捕获层上方的阻挡层，与所述栅极接触。
2.根据权利要求I所述的TN-SONOS存储器，其特征在于，所述隧穿层为三层电介质复合结构的复合介质隧穿层，包括 与该沟道表面接触的第一层，其成分为氮氧化硅SiONw，其中X的值为O. I到3，厚度为 5-20A ； 邻近该第一层的第二层，其成分为Si3N4，厚度为5-20A ； 邻近该第二层的第三层，其成分为氮氧化硅SiON(y)，其中y的值为O. I到3，厚度为5-40A。
3.根据权利要求2所述的TN-SONOS存储器，其特征在于，所述复合介质隧穿层中第一层和第三层的厚度可以根据氮和氧的比例进行适当调节。
全文摘要
本发明涉及半导体存储器领域，公开了一种具有复合氮基介质隧穿层的TN-SONOS存储器，其包括半导体衬底，包括具有沟道表面的沟道，以及与所述沟道相邻的源端和漏端；栅极；以及介于所述栅极和所述沟道表面之间的介电叠层。其中，所述介电叠层包括隧穿层，与所述沟道表面接触；叠加于所述隧穿层上方的电荷捕获层；叠加于所述电荷捕获层上方的阻挡层，与所述栅极接触。其中，所述隧穿层为三层电介质复合结构的复合介质隧穿层，包括与该沟道表面接触的第一层，其成分为氮氧化硅SiON(x)；邻近该第一层的第二层，其成分为Si3N4；邻近该第二层的第三层，其成分为氮氧化硅SiON(y)。本发明改善了SONOS非易失性存储器的性能，可应用于高质量和极小的存储器装置中。
文档编号H01L27/115GK102820301SQ20111015344
公开日2012年12月12日 申请日期2011年6月9日 优先权日2011年6月9日
发明者石艳玲, 张顺斌, 刘丽娟, 曹刚, 陈广龙, 沈国飞, 陈赞栋, 周群, 李曦 申请人:华东师范大学, 上海华虹Nec电子有限公司