特定波长的硅光发射结构的利记博彩app

专利名称：特定波长的硅光发射结构的利记博彩app
技术领域：
本发明涉及光发射结构。更特殊的是，本发明涉及硅光发射器件(SiLED)，及其在当前的互补金属氧化物半导体(CM0Q技术和未来的绝缘体上硅(SOI)技术中的应用。
背景技术：
多年来，已认识到光发射结构能够为传统光源提供可行的替代。尤其是，已经制造出了，在一个延长的时间段上可达到高光输出的LED器件。
LED器件通常包括电致发光材料层，例如通常被描述为直接带隙半导体的砷化镓铝、砷化镓磷、磷化铝铟镓等。通过应用量子点结构，这些器件的功率输出能被放大。
这些器件依赖于包括外延加工的各个步骤在内的专门制造技术，而同时，也已经尝试了在商业上可获取的技术(可用技术例如包括CMOS制造工艺)范围内集成光发射结构。
绝大多数的微电子器件由硅形成，过去的几十年中，大量的努力被用于改善这些器件的可靠性和可制造性。由此，硅基微电子器件已变成了可靠和廉价的部件。特别是，互补式金属氧化物半导体(CM0Q技术已变成一个，为社会的整个电子产品中的将近90%的产品提供基本的制造技术的数十亿产业。而且，绝缘体上硅(SOI)技术被认为是将来合并光电技术和主流电子制造技术的基本技术。
据悉，对于CMOS和SOI的应用，当前的技术发展水平集中在IlOOnm和IlOOnm以上光学通信系统，这主要源于与长距离光纤通信系统的兼容性。这种方式有极大的限制，因为它需要将锗包含到系统中以便实现一个有效的探测器和或1110-V技术一其在材料和处理工艺中都要使用混合的方法。这些技术是特别复杂的并且也非常昂贵。
为了利用已有的硅基技术和基础设施，有很大的兴趣将有源光学元件集成进CMOS 和SOI硅技术。然而，硅是间接带隙半导体材料，不同于直接带隙半导体材料，硅具有低光发射效率。
一个来自硅的可见光源是雪崩击穿条件下的反向偏置p-n结。当p-n结被反向偏置至某一点，而使该结上的电场加速电子从而使它们与晶格进行电离碰撞时，发生雪崩击穿。电离碰撞产生另外的电子，新产生的电子随同原来的电子，被加速，以致产生额外的电离碰撞。当这个过程继续时，电子的数量急速增加，产生了电流倍增效应。通过带内载流子弛豫效应和带外载流子合并效应，这些碰撞的小部分导致光子发射。
基于这个原理，Snyman等人在 IEEE Photonics Technology Letters, Vol. 17， No.10, October 2005, pp 2041-2043 的 “A Dependency of Quantum Efficiency of Silicon CMOS η pp LEDs on Current Density (Si CMOS η pp LED 的量子效率对电流密度的依赖性)”中，已报道通过利用带有楔形端的反向偏置P-n结(楔形端限制了纵向和侧向电磁场)，雪崩硅光发射器件(Av Si LED)中的来自硅的光发射效率能得到极大的增加。
这些尝试中的一个已经在US 5，994，720中被公开。依据这个公开，光电器件被形成在如硅这样的间接带隙半导体材料的芯片上。器件包括明显裸露的被嵌入相反掺杂外延层中的高掺杂η+区域，以形成临近外延层表面的第一结区。当结区被反向偏置超出雪崩击穿，器件就成为了向外部环境发光的器件。器件进一步包含在第一结区中产生或提供额外载流子的其他结区，因此提高了器件的性能。这些其他结可被增加以促进多重输入信号处理功能，在此，来自第一个结的光发射是施加于其他结的电信号的函数。
虽然光电器件能被形成在间接带隙半导体材料芯片上，但是为了开发这些器件的新用途，通常理想的是，进一步提高光输出功率。而且，最近还发现，氮化硅和氮氧化硅，以及某些聚合物，在650-850nm区域内的长波长下提供低损耗波导。
相应地，因此而所需求的是一种如下的光发射结构其不但能更容易地集成进商业上已存在的可用技术中，而且能提供更长(但低于硅探测器阈值波长850nm)波长下的光输出。另一方面，产生特殊波长和调谐这些波长也将是非常有益的。
发明目的
本发明的目的是提供光发射结构，优选的是，提供一种可以用商业上可获取的制造技术制造的发光结构，该发光结构至少部分地能够克服现有的光发射结构的缺点。
提供新颖的和有创造性的光发射结构也是本发明的一个目的。
发明概述
依据本范明的第一方面，提供基于硅的光发射器件，其通过雪崩载流子倍增来运行并且发射光，优选在850nm的硅的阈值波长探测范围以下发射光，该器件包括具有高掺杂的第一区域的第一主体，第一区域同第二区域相接，第二区域具有更低的掺杂，并接着同更高地掺杂的第三区域相接，从而发生从第一区域到第三区域的载流子转移。
所述硅光发射器件可以包括附加的第三电金属终端，该第三电金属终端电接触第二区域，使更低地掺杂的第二区域中的电场分布被改变，以便从第二区域提取额外的载流子或向第二区域注入额外的载流子，以及以便增强来自器件的光发射，第一主体同第二主体相接，从而发生从第一主体到第二主体的光辐射的有效转移。
硅光发射器件可以包括用于从第二区域提取额外的载流子或向第二区域注入额外的载流子的装置，以便增强来自器件的光发射，引起受激载流子与引入所述第二区域或一个构成第二区域边界的区域中的高密度的缺陷态的增强的再复合，第一主体同第二主体相接，从而发生从第一主体到第二主体的光辐射的有效转移。
硅光发射器件可以包括用于增强来自器件的光发射的装置，以便引起受激载流子同构成第二区域边界的或与第二区域相接的或含在第二区域内的第二材料相互作用，从而因高能载流子与第二材料的相互作用而发生次级光子发射过程，第一主体同第二主体相接，从而发生从第一主体到第二主体的光辐射的有效转移。
硅光发射器件可以包括用于从第二区域提取额外的载流子或向第二区域注入额外的载流子的装置，以便增强来自器件的光发射，第一区域嵌入第二区域，从而使沿着第一区域的边界的电场分布被改变，以及发生增强的受激载流子的倍增，从而增强来自器件的光发射，以及第一主体同第二主体相接，从而发生从第一主体到第二主体的光辐射的有效转移。
硅光发射器件可包括，第一区域和第二区域隔开放置，以使具有非常低的掺杂水平的薄的第四区域被插在第一和第二区域之间，以增强第一主体和第二主体之间的电场分布，以及增强来自器件的光发射，第一主体同第二主体相接，从而发生从第一主体到第二主体的光辐射的有效转移。
硅光发射器件可以包括互补金属氧化物半导体(CM0Q技术。
硅光发射器件可以包括绝缘体上硅(SOI)技术。
硅光发射器件可以包括，第一终端和第一区域相连，第二终端和第二区域相连，第三终端和第三区域相连，其中发射波长的调谐通过改变施加于终端的偏置电压而获得。
硅光发射器件可以在第一终端和第二终端之间设有偏置电压的情况下运行，以提供450nm-750nm范围内的发射。
硅光发射器件可以在第一终端和第三终端之间设有偏置电压的情况下运行，以提供650nm-850nm范围内的发射。
上述发明实施方案形成当前被描述的所有基于SOI和CMOS的光发射结构的主要设计基础。采自这些研究的关键特征是低于850nm波长(硅探测器阈值)的SiLED发射器和开发高效率光耦合器结构，以便实现从SiLED到波导的有效耦合。
上述本发明的实施方案具有开启一个全新的所谓“全硅”电光应用领域的潜力，所述“全硅”电光应用如光耦合、电-光绝缘器、依靠光纤技术的从芯片到环境的数据转移、电光传感器、流体的和各种微光机械(M0EMQ器件——其在使用光学装置的CMOS芯片上提供了全新的探测和监视范围，使得他们更智能和高度集成化。
按照本发明的能被集成到集成电路中的基于硅雪崩的光发射器件有如下优点
好的电-光耦合和通信可能性对于10x10微米的探测器，在室温下的漏电流是皮安级的并且低频最低功率检测水平是皮瓦级。从Si CMOS LED发射的当前功率发射等级是 IO-IOOnW级的，这比CMOS pn探测器的探测限值高将近三到四级。因此，数十亿美元的经济规模的CMOS技术和它的小的微型部件制造能力提供了各种电光应用(借助于这种Si LED 技术)。
IGb/秒的高的潜在带宽操作速度Av CMOS LED结构中的小尺寸提供了高调制速度，因为器件的主要部件运行在操作的负偏置模式下，并且器件的小尺寸提供了低的内部寄生电容，导致很高的调制的速度。CMOS集成电路中的集成的Si LED光电部件的最终的速度由周围的驱动和信号处理电路决定。在这一点上，已经取得巨大的进步，可实现当前的 GHz信号处理速度。
好的电绝缘由于室温下的低的漏电流，Si CMOS技术提供了非常高的电路部件之间的电绝缘。
无干扰探测和数据处理已知晓，光探测和处理技术提供对干扰和噪声的超强免疫力。在微电子和商业环境下，大趋势是使用光技术。
系统可靠性在硅技术中，硅雪崩二极管运行在高可靠性水平下并且在这一点上有被证实的跟踪报告——尤其在电力和齐纳稳压器中的应用。
然而应当注意到，依据本发明的Si LED结构不限于特殊的应用和这些例子仅仅作为潜在用途的解释。


将通过参考以下附图以示例的方式更详细地描述本发明，其中
图1示意性地示出了硅雪崩光发射二极管(Si Av LED)技术的设计概念表示，图1(a)绘出了器件的结构，图1(b)图解了通过器件的电场分布图，通过图1(c)示出了作为通过器件的距离的函数的扩散载流子所获得的能量。
图2在Si能带图中示意性地示出了，对于所述器件，可能的光子能级跃迁。
图3(a)是器件结构的示意性说明；图(b)到图(e)是作为通过器件的距离的函数的相应参数分布图。每个区域界面和结以点线示出。
图4是示出E-MOD Si LED结构和光发射区域的示意简图，图(b)是器件的各种操作模式下的通过器件的电场分布图。
图5是示出E-MOD Si LED同相邻的光传导主体耦合的示意性简图，所述的相邻的光传导主体在本实施方案中被设计为具有更高和更低的折射率区域的光波导。
图6是示出了使用绝缘体上硅技术实现通用MOD E Si LED。
图7示出了支持低缺陷区域的电子弛豫和使用CMOS LOCOS氧化技术的器件形式的实现。
图8示出了支持低缺陷区域的电子弛豫和使用CMOS LOCOS氧化技术及通过LOCOS 氧化层实施的第三接触终端的器件形式的实现。
图9示出了使用CMOS LOCOS氧化技术及通过LOCOS氧化层制造的第三接触终端的器件形式的实现，该器件支持低缺陷区域的电子弛豫，同时，表面态出现于LOCOS-硅界面， 以及从器件的第三区域注入带有相反电荷的载流子。
图9c与图9的实施方案相似并且通过正常的设计和工艺程序在CMOS芯片中设计热电子加速结构。
图10示出了使用0. 35以上或0. 35以下或SOI技术产生先进的MOD E Si LED器件的实施方案，其中使用高散射环境下电子与低能量空穴的高密度再复合。
图11示出了利用区域1和区域2嵌入区域3的器件形式的实现，并且器件支持增强的受激载流子的侧向倍增，以及低缺陷区域中的电子弛豫，并最大化了射出芯片的垂直发射。
图12示出了通用E-MOD Si LED的实施方案的示意性代表，其用于增强硅和光波导界面电荷载流子的相互作用，以及增强从Si LED到侧放波导中的光耦合。
图13示出了 使用存在的绝缘沟槽技术的CMOS技术中的硅波导实施方案的示意性代表。(a)给出了 在沉积合适的更低折射率材料衬里之后，用折射率更高的材料填充沟槽的技术。(b)给出了相似的填充工艺，但在沟槽上覆盖有被沉积的或生长的材料，以形成 “倒脊型”的波导。
图14示出了光辐射的有效光耦合的实现的示意性简图，所述耦合为从使用梯度折射率透光层的侧向倍增和次级激发Si LED进入(a)刚好放在Si LED之上的光波导；和 (b)放在CMOS芯片覆盖层中的光波导。
图15是低电压可调制的硅光发射阵列/矩阵的平面图，所述阵列/矩阵如由图 11的光发射源元件组成的，其可用作高阶光学器件。每一个发射源LED元件能利用两套覆盖层网状网络金属被独立地编址(提供电压)和调制。信号编址和耦合能通过现有技术的 CMOS编址和编码配置来执行。
图16示出了光相互连接结构阵列，该阵列使得能够通过波导实现，从芯片上 MOD-E SiLED到芯片的侧面之一的光通信或数据传输，其中光辐射可直接耦合进光纤阵列或其他结构。
具体实施方式
现在参考附图，详细给出本发明的实施方案。
图1图解了硅雪崩光发射二极管(Si Av LED)技术。图1 (a)示出了 p+n Si Av LED的结构，其中示出了耗尽区的尺寸、热电子的扩散、及其与散射中心的可能的相互作用。 图1(b)示出了通过器件的电场分布图。图1(c)示出了作为透过器件的距离的函数的扩散载流子所获得的能量。
图1图解了 p+n雪崩Si LED技术的一些概念设计方面，其中涉及特定的器件区域、 电场分布、硅能量带隙中的可能光子跃迁和稳态操作条件期间的动态载流子密度。器件的三个清楚的活跃区域能被识别，那就是产生热载流子的强电场激发区和较低电场漂移区。
下面提供了随后将要被描述的器件操作的更多的细节。当偏置器件时，一个p+n 结上产生高的线性增加的电场，该线性增加的电场在P+n界面达到最大。在一些偏置电压下，在界面区域中的电场达到足够高的值，以致电荷倍增(雪崩)在界面周围的狭窄区域内发生了。高能量的(被激发的)电子被移向结的η侧并且高能量的(受激的)空穴被移向结的P+侧。
因为电场随着距离p+n界面的距离线性地衰减，被转移的电子很快到达电场没有高到足以支撑离子化和载流子倍增过程的区域，但是它们依然在线性降低的电场下从结处移出。这个区域被称作器件的耗尽区或漂移区。
图2是硅的能带图，示出了在被激发到较高能态之后，硅中的电子和空穴的再复合以及载流子的可能弛豫。图2给出了，在上述情景中可能被激发的一些主要的光子跃迁过程。图2是硅的能带图，示出了在被激发到较高能态之后，硅中的电子和空穴的再复合以及载流子的可能的弛豫。
在雪崩np硅结中的光发射过程的起因表明了，主要的光产生过程与在高电场雪崩条件中的主硅原子离子化过程是相关的，所述的主硅原子离子化过程随后跟随着带内弛豫过程，和声子支持的间接的带到带的跃迁。
然而，通过使用受激载流子和低能载流子间的再复合特性和使用一些新颖的器件设计，一些高能带间光跃迁可在硅带结构中被激发。
在下文中，光发射结构的几个实施方案被描述。
图3(a)是所述器件的结构的侧视示意图。系统的基本活动元件是主体300。主体300被分割成3个区域第一个区域310、第二个区域320和第三个区域330。第一个区域310、第二个区域320和第三个区域330被彼此相邻地排列并且包含不同的掺杂水平。第一个区域310被形成为ρ+结构、第二个区域320被形成为η结构并且第三个区域330被形成为η+或ρ+结构。在第一个区域310和第二个区域320之间存在结J1，如图3 (a)所示。 在第二个区域320和第三个区域330之间存在结J2。顶面壁通过参考数字340被示意性地标出。电子空穴再复合区域350被形成在区域320中。
图3是侧视中的布局示意图，其中电压偏置，所述偏置被应用于n+pp+器件中，以在器件的激发部分中实现改变的(平坦的)电场分布和在器件中创造高的np再复合产物。
图3(c)，图3(d)和图3(e)是穿过器件的距离的函数的相应参数分布图。每个区域界面/结被以点线显示。第一个区域310被高掺杂，被适当地接触至地或者接某一参考电压。第二个区域320更低地掺杂和尺寸较长，并且与更高地掺杂的第三区域330相接，二者的掺杂种类相同或相反。重要的金属供给和触点T2被置于第二区域内，T2直接接触第二区域的后半部。合适的金属供给Tl及T3也接触第一部分310和第三部分330。
在第一区域310和第二区域320之间的第一个结Jl被反向偏置，以致耗尽区扩展进第二区域320。这通过在金属供给T2上加合适的电压来实现，T2接触第二区域320。耗尽区延伸的足够远，能够通过第二个区域320，以致其接触到金属触点T2区域。
一个电场分布被建立起来，尽管第二区域320如图3(b)中所示。图3(c)和(d) 示出了，当使用P+nn+配置时，穿过器件100的电子和空穴的离子化分布图以及所得的电子和空穴密度分布图(其中主体300沿着图3 (a)中所示的XX’线方向)。图3(e)示出了随后的电子空穴再复合和电子弛豫分布370和380，每一个在器件中产生特殊的光发生区域 350和360，如箭头390示意性示出的一样。由于在平坦电场区域中产生的高能电子和空穴的高密度，如图2的、A类电子空穴再复合在350区域中将占主导。因为在接触终端T2后平均电子扩散长度比电场的衰减分布大得多，如图2的、B类电子弛豫过程将在器件的360 区域中占主导。当使用p+np+配置时，主要依据如图2的、C型过程，空穴能从第三区域330 注入第二区域320并且导致受激高能电子和低能入射空穴于区域380中再复合。特别是， 由于高浓度次级载流子注入320区域中，非常高的再复合np产物能被获得。
特别是，在低缺陷环境所发生的高能电子的弛豫能够通过p+np+配置实现。相应地，依据图2中B型跃迁的较长波长(750-1000·)的电子驰豫型光发射可用p+rm+配置实现。
相应地，依据图2中C型跃迁的较长波长(650-850nm)的C型(图幻电子再复合可被实现。
通过改变触点T2上的偏置电压，可以通过雪崩倍增过程，使靠近结Jl的区域置于光发射模式下，其中借助于改变穿过器件的电场分布。因此器件被命名为变化电场硅光发射器件(MOD-Ε Si LED)。
图4的(a)是示出了作为器件100的E-MOD Si LED的结构，光发射区域350和 360;以及(b)对于器件100的各个操作模式，穿过器件的电场分布图440、450和460。图 4(a)中，触点T1、T2和T3由各自的金属供给410、420和430提供。
高偏置电压将保证强的光发射，同时低偏置电压将导致较低的光发射。当电压低于光发射所必须的阈值电压时，此时能够实现光发射的完全关断。这在图4b中被示意性地示出，其中，参考数字440指示有效光发射模式，参考数字450指示光发射阈值和参考数字 460指示光发射的关断。
改变第三终端T3上的偏置电压，将引起穿过这个结构的电势分布依据从第二区域320进入第三区域330的部分电流密度分布，而发生细微改变，并能引起光发射水平的变化——当部分偏置电压通过该终端施加时。因此模拟或数字强度/幅度调制能被实现。
在其他情况下，载流子可从第三区域330注入到第二区域320中，以致发射光波长的变化可被实现，因此完成了被发出的光辐射的波长调制。
因此，通过改变或调制区域2中的电场分布，器件中的幅度和波长的调制能够被实现。
在另一个本发明的实施方案中，第二个区域320可被进一步分为多个更小的更低或更高地掺杂的区域，以便优化器件100的光发射过程或波长特性。
在区域350或区域360(或两者)附近的区域上光发射被产生并可有效地被耦合进相邻地放置的波导结构中或透光结构中。参照图5，这将在下面详示。
例如，接触供给被提供在第一金属和接触层530上。
可以利用各种波导。光可以通过基于LOCOS和氮氧化硅或SiN的波导或透光聚合物结构主要被耦合进CMOS覆盖层中。或者，光可以被耦合进基于波导槽(所述波导槽基于氮氧化硅或氮化硅)的结构(0XI-TRENCH)中，这些结构可以主要被应用在0.35微米CMOS 技术中。尤其是，氧化氮、氮化硅或现有技术中的透光聚合物，对于更高的芯材料而言是合适的，并提供了波长700nm到IlOOnm下的低于0. IdB的非常低的功率损失。
在通用的器件形式的结构和操作条件下，可以以以很小的偏差，获得幅度和波长这两者的调制。
通过对所述通用结构和概念稍作调整，可以将所述系统作为独立的实施方案应用于绝缘体上硅技术。
图5是示意图，示出了 E-MOD Si LED器件100同相邻的光传导主体500的耦合， 在此情况中，主体500被设计为具有更高折射率区域520和更低折射率区域510的光波导。 应当注意到所有的元件能使用传统的CMOS工艺技术被制造。
图6以截面视图示出了使用绝缘体上硅技术将光耦合到波导里面的实施方案。在硅基底600上，硅氧化物绝缘层610被形成。在硅氧化物绝缘层610之上存在硅层620，硅层620也能被用作可选的又一有效电子器件，如参考数字640所示意性指出的。在硅氧化物绝缘层610上主体300被形成。在此，主体300的各个区域310、320和330被限定为相邻，目的是创造功能性Si LED结构。p+rm+活性区域在硅绝缘基底600上的三层硅上氧化物的硅层620上被制造。通过将正常的等离子沉积和蚀刻技术用于分别和主体300的各区域310,320和330接触的所有终端Tl、T2和T3而实现电接触区域650,650'和650”。
较高的芯折射率660能通过修饰和沟槽制造技术实现。波导次级光传导区域670 可通过等离子沉积、湿法氧化或次级聚合物沉积技术被制造，这样一个低折射率条带在绝缘体层620上的硅平面内产生了，其接触主体300区域的有效光发射区域。在与硅层620 一样的平面内，通过相同的程序或使用光纤通信技术中用到的通用技术和技能，并依据所述结构布局概念，较高的折射率芯区域660可被加工为相邻于主体300结构。上述实施方案中实现的波导和电光耦合结构可使用硅氧化物、氮氧化硅、聚合物或氮化硅或这些的组合物。波导应选择合适的低损耗的和玻璃类的。
图7示出了 p+rm+主体300结构的设计概念，结构可通过使用标准的LOCOS工艺的CMOS技术实现。有三个相邻排布的区域710、720和730。硅氧化物层702被置于区域 720之上。区域710和730分别使用电触点704和706被连接。如果ρ+和η+区域710和 730被放置得足够近GOOnm间隔)耗尽区740能被扩展延伸通过低掺杂区域并且可接触或可不接触η+区域。这能减少LED器件的整体运行电压。Jl结被反向偏置以致高倍增或雪崩条件在结边缘的狭窄的薄区域内发生。这个区域被称为激发区750。高密度的高能电子 760随后在高电场区域中漂移，并在电场较低的低掺杂的区域中降至低能值。通过合适地选择η区域730的掺杂水平，电场分布的梯度(衰减)能被做的很陡，这样，电子的电子平均路径全部或部分地超过了总的衰减长度。这尤其将激发图2中所示的B类的光子跃迁。这种相对简单的结构所发射的辐射390将特别偏向于650到850nm区域。
高能电子和空穴的再复合可根据图2中激发区中的A跃迁而发生。在这种结构的其他实施方案中，η区域730中的掺杂水平可被做的低，以致在η区域中形成非常平的电场。 这将激发更多的电子空穴倍增过程并特别地激发图2中的A类跃迁，从而形成较短的波长和较窄的带宽G00-500nm)。
图8示出了如图3和4的依据于本发明的改变的和调制的电场分布概念的通用结构的实施方案，其中第二区域820更低地掺杂。有三个相邻排布的区域810、820和830，以便形成p+np+结构。硅氧化物LOCOS结构802被置于第二区域820之上。区域810、820和 830分别使用电触点804、808和806连接。金属触点808 (η-硅上的铝)穿过LOCOS氧化物802，并提供到低掺杂区域820的好的正向偏置触点。加在这个触点的偏置电压提升了电场，并平坦了在区域820中的长的侧向距离上的电场。这特别增强了电子和空穴的倍增，最大化了这个区域中的高能载流子密度并特别有助于图2中A型光子跃迁。相应地，非常长的平坦的分布产生了，这将特别增强高能电子和空穴的再复合；并且，这将有助于图1中A类较短波长G50-550nm)辐射的产生。一个可选的第四区域或i_层850可被插入在结Jl区域上，目的是局部地增强此处的电场，以及增强载流子的激发和载流子的倍增。激发区750 和耗尽区740也在图中被指出。
图9示出了如图3和4的依据于所改变的和调制的电场概念的通用结构的实施方案，其和图8中一样，但在LOCOS氧化物802的底面上增加有缺陷态900。金属触点808 (η-硅上的铝)穿过LOCOS氧化物802并提供到低掺杂区域的好的正向偏置触点。特别地，在此结构中，LOCOS氧化层802以下的高密度表面态在对应于高能电子弛豫地带的区域被实现了。而且，大密度的相反的载流子的电荷910从区域830被注入，以致弛豫的高能电子和低能扩散空穴之间的剧烈反应发生了。由于发生在氧化物表面和表面态之间的高散射，高能电子特别经历高“动量扩散”。因为在急剧增加的电场中低能空穴正获得能量，对空穴而言， 其也将经历高动量扩散。这样的条件将特别有利于如图2所示的C型跃迁，产生从1. 5到 1.8ev(650nm到750nm)的宽发射带宽。此外，栅多晶硅的一小部分也能被放在LOCOS氧化物顶面上，目的是吸引被注入的少数载流子以达到进一步增强动量扩散和载流子密度的目的。所有的这些作用将增强器件的光发射强度和器件的效率。可以选择的第四区域或i_层 (低掺杂层)可以被插入到结Jl区域，与图8中所示的层850相似，目的是局部增强此处的电场并增强载流子激发和载流子倍增。表面态密度区域900可以由一层通过高能载流子的激发而发射光的次级光发射材料层来替代。
图9c的实施方案是基于图9的。所提技术的实施方案在CMOS芯片块中用正常设计和处理工艺设计热电子加速器件。利用后处理工艺，目标材料950然后被沉积在芯片块上。建议通过顶上钝化层970射频蚀刻凹腔，直到达到硅界面980为止。然后依靠合适的低温工艺，目标材料被沉积到凹腔之中。ITO层960最终被沉积，使实现与其中一个CMOS金属层的接触。相反的实施方案也是可能的，例如利用η+掩埋层和η-井层。这个结构通过沟槽995与其他结构分开。
图10是本发明的进一步实施方案。器件包含间接带隙半导体材料(在此是单晶或多晶硅)的第一主体1000(图IOa)。第一主体1000在横向横截面上可具有任何合适的形状，例如三角形或矩形并且相互嵌入，或彼此相邻放置。在图IOa中示出的实施方案，它是矩形的并且彼此相邻地分立放置。更特别的是，第一主体有厚度尺寸d并且在有关的位置具有宽度尺寸《。有第一掺杂种类的第一区域被限定为具有高掺杂水平，在这种情况下为η+。与第一区域相邻的区域被限定为具有相反的掺杂类型(在这种情况下是P)的第二区域1020，并且是低掺杂水平的。与第二区域1020相邻的区域是具有相反掺杂类型的、具有如第一类的掺杂的但掺杂水平更高(在这种情况下是η)的第三区域1030。与区域1030 相邻的是与1030具有相反掺杂类型但是有更高的掺杂水平的第四区域1040。根据CMOS技术制造程序的正常方法，合适的电子终端Tl到T4通过金属层和通过氧化接触孔而被制造于1010到1040每一个区域上(如图IOa所示)。第一区域1010外围和第二区域1020提供结J1，结Jl被正向偏置，以致电子被注入区域1020，如参考数字1050所示。结J2被反向偏置为雪崩模式。由于用在第二区域1020和第三区域1030上的指定的掺杂水平，第二区域1020中的电场分布朝区域1030急速增加并在结J2达到峰值。达到此值时，离子化水平达到足够高的数值，以致足够的次级电子空穴对1060被产生并在区域1020中每一个小的厚度的增长量下大于1。在这个电场值下，如图IOb所示，在MlO5V. cm-1这个电场强度下，由于与空穴相比有高于10倍的电离电位差异，电子被优先离子化。在终端T3和T4上电压偏置同样致使电子从区域4注入进区域3。因此，高密度的高能电子和低能空穴被从相反的一侧注入，以致这些载流子的高再复合能够在区域1070中发生。图IOb描述了通过图 IOa的横截面XX’被建立的电场分布图，点线指出了不同区域的边界。通过数值为2xlO+5V. cm-1的偏置，激发场的最大强度能得到控制。
可以看到这种结构和方法创造了高能电子和低能(冷)空穴之间的预计大约IO35 的np产物分布，PI, A类再复合过程在光产生过程中占主导。
因此，所述结构和方法具有以下优势该设计因此能够实现可获得的大约IO6A. cm-2的电流密度，同时在结的IV曲线内没有严重破坏、衰退或滞后效应。高达IO35的主要再复合产物能因此被获得。这能显著地增强从器件的光输出。
因为再复合过程在区域3的几乎零电场条件下发生于耗尽区以外，预计的是，高扩散过程将在区域1030的高杂质和缺陷环境中发生。这可增强载流子中的动量转移，这种转移有利于B类和C类跃迁。
终端Tl和T4都能有效地被用于显著地改变Jl界面处电子和空穴至区域1010中的注入，并极大地改变器件的光输出。
该结构的进一步的最为重要的方面是低电场区域可被用在区域1030中。这使得能够在低电场条件下连续维持空穴散射过程，并在区域1010中保证扩散空穴动量状态的连续变化。而且，通过改变这个区域中的低电场幅度(如果需要，通过一个附加的终端T5)， 动量的‘传播’能被改变。因此，器件可被调谐，目的是优化如图3中C类的热电子和低能 (冷)电子的再复合。而且，所述概念能被用于‘调谐’空穴的能量，可以允许主导的跃迁发生漂移，其中允许通过偏置而允许所发射的辐射的“漂移”或调谐。
在其他的实施方案中，被发射波长的漂移或调谐可通过改变图3的p+np+结构中的偏置来获得。当器件运行在终端Tl和终端T2间的主要偏置下时，450nm-750nm范围内的发射可能是占优势的，而当器件运行在终端Tl和T3之间的偏置下时，将倾向于650-850nm 之间的较长波长的发射。依据本发明中所给出的概念，可以对窄波段的发射做进一步的细化。
面向较长波长的增强光发射Si LED的实施方案，可如图11所示的实施方案一样被实现。此处高掺杂半导体区域1120通过狭长的三角形和尖端凸起1122被实现。这个结构被放置在较低掺杂的半导体区域1110，该半导体区域1110足够大，可容纳从区域1120延伸过来的最大延伸耗尽区——当沿着相邻于细长的三角形主体一侧的结边缘(结1和2的相接处)反向偏置时。第三低电阻/欧姆接触区域1030被放置为直接平行于最大的突出主体长度，位于相对的、第一位置。器件被合适的电压偏置，以致沿着朝向电接触主体区域的第二主体结边缘1140创造加长的耗尽区。在结(图11中的p+n结)界面附近最大的电场区域中被激发的电荷载流子现在将加速并沿着如图11所示的结1和2的界面横向穿行，而非垂直于所述界面穿行。因为耗尽区(直到边1160)同正常朝向的耗尽区相比被大大地延伸，被加速的载流子现在在耗尽区末端离开结之前，将穿过长得多的路程。在其穿过所述路程期间，它们将经历多个平均自由加速路程，每一路程因主晶格晶体原子、缺陷和杂质或其他载流子的碰撞和离子化过程结束。在这些相互作用过程中，光子被发射，导致器件的总光子发射水平特别增加。由此，更长的侧向轨迹路程，导致增强的散射和多重平均自由路径。 这导致了在次级载流子倍增中的增强的雪崩；进一步被加速的载流子的指数增加，以及，从结处的总光辐射的指数增加。倍增区域由参考数字180来表示，其导致主要的光发射区域 170。被激发的载流子产生次级载流子，次级载流子又导致新的激发和硅自身中新的光辐射过程。通过选择主要的半导体主体材料和每个主体的导电种类，并使用电子的倍增和雪崩是硅中空穴的近两倍的事实，高能载流子浓度和种类能被设计。Ρ+η η+型布置特别适合产生高强度的基于CMOS的LED。结果，合适的次级主体也能被放置在每一个受激载流子能到达的范围中，以产生来自主激发或次级激发载流子的光辐射。这些Si LED被合适地设计为 “次级激发Si LED”。器件的结构相对简单，并且能容易地使用CMOS技术来加以制造。
上述的Si LED实现是优选实施方案。可以采用这些实施方案的变体，以兼容CMOS 和SOI技术。LOCOS氧化物可被用于增强表面态再复合效应，以及用于取代发射区域，以更好地匹配相邻的波导结构的芯或可被省略。
额外的低掺杂水平间隔层也可被插入到第一区域和第二区域之间的Jl区域，目的是获得短距离的非常平坦的电场分布。这可有效地改变从三区域器件到四区域器件的所有实施方案的主体方面。
在本发明的其他实施方案中，在图3和4的器件的通用形式中所描述的终端上的偏置和信号电压的设置可以互换，以实现在调制和信号探测中的更大的效率。
在进一步的实施方案中，每个区域的掺杂类型可改变至相对的类型，目的是获得特别效应和特殊的效率。
图12示出了本发明的进一步的实施方案，该实施方案的目的是增强从主体300结构到光传导主体500的光耦合。图12示出了通用E-MODSi LED实施方案的示意表示，所述实施方案的目的是增强硅和光波导界面电荷载流子的相互作用，以及增强从Si LED进入侧放波导的光耦合。此处，通用主体800结构被使用，800包括从810到840的三或四个区域， 但金属触点和供给被放置在金属层860上以致在第二区域820和第三区域830的表面上形成较高的电流密度，因此，在具有光纤芯的区域820和区域830表面最大化了光输出，因此而增强了光辐射390进入波导500的较高折射率芯520的耦合。
图13示出了可用于本发明的波导截面图。此处，在图13a中，一般绝缘沟槽的薄 LOCOS衬里被做的更大，随后跟有合适的氮氧化硅或聚合物材料的合适的沉积和生长，从而在较低折射率包围材料中形成较高芯折射率。最后，合适的表面层也能被沉积用来在顶面包裹较高折射率的芯。
光主要通过LOCOS和基于氮氧化硅或氮化硅的波导或透光聚合物结构耦合进入 CMOS覆盖层。或者光被耦合进基于波导槽(所述波导槽基于氮氧化硅或氮化硅)的波导 (0XI-TRENCH)结构，沟槽主要用于0. 35微米以下的CMOS技术。在这种情况下，硅基底900 中的一般绝缘沟槽920的薄LOCOS衬里被做的更大，随后跟有合适的氮氧化硅或氮化硅的合适的沉积和生长，从而在较低折射率包围材料930中形成较高芯折射率910。最后，合适的表面层也能被沉积用来在顶面包裹较高折射率的芯。折射率梯度也能做成矩形或圆形的，以致单模或多模的光传播在波导内发生了。
图13b以剖面图示出了 “倒脊”型波导如何能通过在沟槽950中沉积较高折射率芯材料960并用这种材料简单填充沟槽，而被形成。硅侧壁970和顶层980上的薄氧化物衬里层还被使用，目的是创造必须的折射率梯度。
在进一步的实施方案中，使用相同的梯度折射率概念和覆盖层中侧向的光折射率梯度定义，通过模板掩模沉积不同的覆盖层，从而通过应用合适的后处理工艺在传统CMOS 集成电路的覆盖层中形成一系列光梯度折射率波导。
在进一步的实施方案中，使用相同的梯度折射率概念和覆盖层中侧向和垂直向的光折射率梯度定义，通过掩模沉积不同的覆盖层，从而在绝缘层顶部上(通常是COMS集成电路的场氧化层)直接形成一系列光梯度折射率波导，以及较高折射率直接形成于场氧化层上，这样传统的肋波导或单模或多模高折射率光纤/波导被形成，并且导致来自Si CMOS LED的发射被有效耦合进波导的较高折射率部分。详细的过程和材料选择能被选择，目的是优化技术。如果有必要，光层可在金属层被沉积之前被预沉积，金属层通常要求低的热预算和在CMOS工艺过程末端制备。梯度折射率合成物也能通过传统的玻璃掺杂和玻璃流动技术获得。如果有必要，一些特定的光学模块可借助于不同的工艺被独立制造、并在CMOS工艺之后，连同光纤光学模块的拾取和放置一起，被拾取和放置就位，并且作为后处理工艺过程。这些实施方案通常适合用0. 35微米以上CMOS技术实现。
图14a示出了自Si LED100中发射的光辐射耦合进垂直放置的波导1400的耦合实施方案。
图14b示出了从Si LED100中发射的光辐射耦合进横向放置的波导1400的耦合实施方案。
在Si CMOS LED光发射区域1040上面，湿法蚀刻或干法蚀刻一个窗口，所述窗口具有微米级的尺寸。随后，通过用掩模合适地覆盖CMOS芯片平面视图中的其余部分，并且， 接着在腔中沉积具有梯度折射率的各个层1410。如果梯度选择被正确做出，在本方案中，从 Si-SiO2界面到表面——作为一个进行情况——从低到高，可在二维中产生光的折射，以致发射的光被聚焦进入任何单模的或多模的光纤的芯中，同时，具有非常高的耦合效率。
耗尽层1430、载流子激发区1440，连同第二区域1170、电接触区域1160和氧化绝缘层1180，是Si LED100的一部分，类似于针对前述实施方案所描述的器件。
在进一步的实施方案中，使用相同的梯度折射率概念和覆盖层中侧向的和垂直向的光折射率梯度的定义，通过掩模沉积不同的覆盖层，从而在传统的COMS集成电路的覆盖层中直接形成一系列光梯度折射率波导——通过采取适当的后处理工艺。在进一步的实施方案中，使用相同的梯度折射率概念和覆盖层中侧向的和垂直向的光折射率梯度定义， 通过掩模来沉积不同的覆盖层，从而在绝缘层顶部上(通常是COMS集成电路的场氧化层) 直接形成一系列光梯度折射率波导，以及较高折射率区域直接形成于场氧化层上，这样，传统的肋波导或单模或多模高折射率光纤/波导被形成，并且，导致来自Si CMOS LED的发射被有效地耦合进波导的较高折射率部分中。详细的过程和材料选择能被选择，目的是优化技术。如果有必要，光层可在金属层被沉积之前被预沉积，金属层通常要求低的热预算和在 CMOS工艺过程末端制备。梯度折射率合成物也能通过传统的玻璃掺杂和玻璃流动技术获得。如果有必要的话，一些特定的光学模块可借助于不同的工艺被独立地制造，并在CMOS 工艺之后，连同光纤光学模块的拾取和放置一起，被拾取和放置就位，此作为一个后处理工艺过程。所有的这些实施方案通常适合于用0. 35微米以上的CMOS技术来实现。图15和图16给出了本发明的用于从芯片块到外部环境的光辐射耦合的光互联应用的进一步实施方案。在图15中被用于实现Si LED阵列1500的元件的结构，所述结构，如在图11中所描述的，呈现高的效率和非常小的点尺寸。由于尺寸小和结构简单，可获得每单位距离的非常高的阶数。相应地，光纤1500阵列可以被安装在此阵列之上，使得自CMOS芯片表面垂直向外的多个光路成为可能。利用合适的金属轨道放置和使用单元格编址和驱动技术(通过编码器和多路复用器)，阵列中的每一个元件的强度也可以被单独地调制。在图16中，图12中描述的实施方案被用于创造波导行1600，波导行1600同芯片的一个侧面1610相接。然后，一行光纤被安装，这些出现的光纤被恰当地对准，保证从芯片到环境通信的效率。图12中描述的实施方案特别采用侧MOD E Si LED同波导的高折射率芯的非常有效的耦合。总之，以非常高度的微尺寸设计和简洁性和易制造性，获得了从芯片到环境的有效光辐射耦合。虽然此处只是描述了某些实施方案，但对于本领域普通技术人员而言，显而易见的是，其他的一些本发明的修改和变化也是可行的。这样的修改和/或变化将视作落在此处所描述和/或举例说明的本发明的精神和范围内。
权利要求
1.一种基于硅的光发射器件，其通过雪崩载流子倍增来运行并且发射光，优选在 850nm的硅的阈值波长探测范围以下发射光，该器件包括具有高掺杂的第一区域的第一主体，第一区域同第二区域相接，第二区域具有更低的掺杂，并接着同更高地掺杂的第三区域相接，从而发生从第一区域到第三区域的载流子转移。
2.依据权利要求1所述的硅光发射器件，包括附加的第三电金属终端，该第三电金属终端电接触第二区域，使更低地掺杂的第二区域中的电场分布被改变，以便从第二区域提取额外的载流子或向第二区域注入额外的载流子，以及以便增强来自器件的光发射，第一主体同第二主体相接，从而发生从第一主体到第二主体的光辐射的有效转移。
3.依据权利要求1所述的硅光发射器件，包括用于从第二区域提取额外的载流子或向第二区域注入额外的载流子的装置，以便增强来自器件的光发射，引起受激载流子与引入所述第二区域或一个构成第二区域边界的区域中的高密度的缺陷态的增强的再复合，第一主体同第二主体相接，从而发生从第一主体到第二主体的光辐射的有效转移。
4.依据权利要求1所述的硅光发射器件，包括用于增强来自器件的光发射的装置，以便引起受激载流子同构成第二区域边界的或与第二区域相接的或含在第二区域内的第二材料相互作用，从而因高能载流子与第二材料的相互作用而发生次级光子发射过程，第一主体同第二主体相接，从而发生从第一主体到第二主体的光辐射的有效转移。
5.依据权利要求1所述的硅光发射器件，包括用于从第二区域提取额外的载流子或向第二区域注入额外的载流子的装置，以便增强来自器件的光发射，第一区域嵌入第二区域， 从而使沿着第一区域的边界的电场分布被改变，以及发生增强的受激载流子的倍增，从而增强来自器件的光发射，以及第一主体同第二主体相接，从而发生从第一主体到第二主体的光辐射的有效转移。
6.依据权利要求1到5之一所述的硅光发射器件，其中第一区域和第二区域隔开放置， 以使具有非常低的掺杂水平的薄的第四区域被插在第一和第二区域之间，以便增强第一主体和第二主体之间的电场分布，以及增强来自器件的光发射，第一主体同第二主体相接，从而发生从第一主体到第二主体的光辐射的有效转移。
7.依据权利要求1到6之一所述的硅光发射器件，其中互补金属氧化物半导体(CMOS) 技术被使用。
8.依据权利要求1到6之一所述的硅光发射器件，其中绝缘体上硅(SOI)技术被使用。
9.依据权利要求1到8之一所述的硅光发射器件，其中第一终端和第一区域相连，第二终端和第二区域相连，第三终端和第三区域相连，其中发射波长的调谐通过改变施加于终端的偏置电压而获得。
10.依据权利要求9所述的硅光发射器件，其中器件在第一终端和第二终端之间设有偏置电压的情况下运行，以提供450nm-750nm范围内的发射。
11.依据权利要求9所述的硅光发射器件，其中器件在第一终端和第三终端之间设有偏置电压的情况下运行，以提供650nm-850nm范围内的发射。
全文摘要
本发明涉及硅光发射器件(SiLED)，及其在当前的互补金属氧化物半导体(CMOS)中以及未来的绝缘体上硅(SOI)技术中的应用。依据本发明，基于硅的光发射器件被设计为通过雪崩载流子倍增来运行并且发射光，优选在850nm的硅的阈值波长探测范围以下发射光，从而使其与CMOS氮化硅，氮氧化硅或聚合物波导技术兼容。这有利于各种电-光系统应用，例如电-光耦合器、到芯片上或自芯片的快速数据转换、各种光互连配置和各种片上传感器、流体和微光机电传感器应用。在特殊的操作条件下，特定波长的发射(例如更长的波长)可被实现，同时在其他情况下，可以获得对所发射的发射的调制。
文档编号H01L33/34GK102498583SQ201080036175
公开日2012年6月13日 申请日期2010年6月15日 优先权日2009年6月15日
发明者卢卡斯·威廉·斯尼曼 申请人:茨瓦内科技大学