专利名称：光电转换装置和光电转换装置的制造方法
技术领域：
本发明涉及光电转换装置和光电转换装置的制造方法。
背景技术：
在诸如CMOS传感器的光电转换装置中，需要像素小型化和像素灵敏度提高。对于在日本专利特开No. 2004-193547中公开的固态成像装置中，在光电二极管中在N型外延层和N型浮置扩散区域(FD)之间设置P型分离层和P型阱层。还在该光电二极管的N型外延层和相邻像素的光电二极管的N型外延层之间设置P型分离层和P型阱层。因此，根据日本专利特开No. 2004-193547,由于围绕N型外延层的各种势垒，由光电二极管产生的电子确定地被存储于N型外延层中，这被描述为提高像素灵敏度。日本专利特开No. 2004-193547公开了通过在N型硅基板中注入硼离子分别形成P 型分离层和P型阱层。作为此工艺的条件的具体例子，通过以1200Kev的能量向基板注入剂量为6X IO1Vcm2的硼离子以形成P型分离层。同时，通过以500Kev的能量向基板注入剂量为1012/cm2的硼离子以形成P型阱层。如果在形成P型分离层和P型阱层之后实施热处理，那么硼趋于扩散，由此存在用作光电二极管的阴极的N型外延区域的体积减小的可能性。这减少了光电二极管的N型外延区域中可存储的电荷量，从而导致了将在像素中出现光电二极管的灵敏度下降的可能性。换句话说，存在这样一种可能性，即，如果相邻的光电二极管(光电转换单元)之间的距离减小，那么光电二极管(光电转换单元)的灵敏度将下降。
发明内容
本发明的一个目的是抑制在相邻的光电转换单元之间的距离减小时光电转换单元的灵敏度下降。根据本发明的第一方面的光电转换装置包括被设置在半导体基板中的多个光电转换单元；和被设置在所述半导体基板中以将所述多个光电转换单元相互隔离的隔离部， 其中，各光电转换单元包含第二半导体区域，包含导电类型与第一导电类型相反的第二导电类型杂质；第三半导体区域，被设置在第二半导体区域之下，包含浓度比第二半导体区域低的第二导电类型杂质；以及第四半导体区域，被设置在第三半导体区域之下，包含第一导电类型杂质，并且，各隔离部包含第五半导体区域，被设置在比所述半导体基板的表面更深的位置并且至少在第二半导体区域的侧方延伸，包含第一导电类型杂质；以及第六半导体区域，被设置在第五半导体区域之下并且至少在第三半导体区域的侧方延伸，包含第一导电类型杂质，并且，包含于第五半导体区域中的杂质的扩散系数比包含于第六半导体区域中的杂质的扩散系数低。根据本发明的第二方面的成像系统包括根据本发明的第一方面的光电转换装置；在光电转换装置的成像区域上形成图像的光学系统；和通过处理从光电转换装置输出的信号产生图像数据的信号处理单元。
根据本发明的第三方面的包括半导体基板的光电转换装置的制造方法包括以下的步骤在半导体基板中的要使多个光电转换单元相互隔离的区域中形成元件隔离部；通过使用形成为使得露出元件隔离部的第一抗蚀剂图案作为掩模在半导体基板中注入第一导电类型的第一杂质，在半导体基板中的元件隔离部之下形成第一半导体区域；通过使用第一抗蚀剂图案作为掩模在半导体基板中注入第一导电类型的第二杂质，在半导体基板中的第一半导体区域之下形成第二半导体区域；以及通过使用形成为使得露出多个元件隔离部之间的区域的第二抗蚀剂图案作为掩模在半导体基板中注入导电类型与第一导电类型相反的第二导电类型杂质，在半导体基板中的多个元件隔离部之间形成光电转换单元中的电荷存储区域。第一杂质的扩散系数比第二杂质的扩散系数低。根据本发明，可以抑制在相邻的光电转换单元之间的距离减小时光电转换单元的灵敏度下降。从参照附图的示例性实施例的以下描述，本发明的其它特征将变得清晰。
图1是示出根据本发明的实施例的光电转换装置100的截面结构的示图。图2A和图2B是示出根据本发明的实施例的光电转换装置制造方法的步骤的截面图。图3A 3C是示出根据本发明的实施例的光电转换装置制造方法的步骤的截面图。图4A 4C是示出根据本发明的实施例的光电转换装置制造方法的步骤的截面图。图5是示出砷的横向扩散轮廓的模拟结果的示图。图6是示出磷的横向扩散轮廓的模拟结果的示图。图7是示出根据本发明的另一实施例的光电转换装置100的截面结构的示图。图8是示出应用根据本发明的实施例的光电转换装置的成像系统的配置的示图。
具体实施例方式通过使用图1描述根据本发明的实施例的光电转换装置100。图1是示出根据本发明的实施例的光电转换装置100的截面结构的示图。在图1中示出与单个像素对应的像素区域ra。光电转换装置100包含多个光电转换单元PD和隔离部IP。多个光电转换单元PD被设置在半导体基板SB中。半导体基板SB主要由例如硅形成。虽然图1没有示出，但是，当从上面观察时，多个光电转换单元PD以一维阵列或二维阵列的形式被设置。接地区域101和埋置N层102被在最远离表面SBa的位置设置在半导体基板SB中，跨整个像素区域I3R延伸。接地区域101是半导体基板SB的没有注入杂质的区域。接地区域101包含第二导电类型(例如，P型)杂质。埋置N层102被设置在接地区域101之上。埋置N层102包含第一导电类型(例如，N型)杂质，该第一导电类型杂质的浓度比包含于接地区域101中的第二导电类型杂质的浓度高。第二导电类型是与第一导电类型相反的导电类型。可通过例如磷的高能量注入来形成埋置N层102。
各光电转换单元PD产生基于光的电荷对，并且存储电荷中的一个(例如，空穴)。 各光电转换单元PD为例如光电二极管。各光电转换单元PD包含电荷存储区域(第二半导体区域)107、有效灵敏度区域(第三半导体区域)109和埋置区域(第四半导体区域)102。 102a表示有效灵敏度区域109和埋置区域102之间的P-N结边界。为了抑制绝缘膜边界处的暗电流，可通过提供表面区域(第一半导体区域)108实现埋置光电二极管。电荷存储区域107被设置在表面区域108之下。电荷存储区域107包含浓度比接地区域101的浓度高的第二导电类型(例如，P型)杂质。通过例如硼离子注入形成电荷存储区域107。当包含P型杂质时，电荷存储区域107存储空穴。表面区域108包含浓度比有效灵敏度区域109的浓度高的第一导电类型(例如， N型)杂质。例如，通过砷离子注入形成表面区域108。作为光电转换单元的光电二极管由于表面区域108而变为埋置光电二极管，并因此可以抑制半导体基板SB的表面SBa处悬挂键(dangling bond)所导致的暗电流的产生。有效灵敏度区域109被设置在电荷存储区域107之下。有效灵敏度区域109包含浓度比电荷存储区域107的浓度低的第二导电类型(例如，P型)杂质。虽然能够通过硼离子注入形成有效灵敏度区域109，但也能够使用半导体基板SB的没有注入杂质的区域作为有效灵敏度区域109。边界区域10 是埋置N层102中的与设置在有效灵敏度区域109之下的区域对应的区域。隔离部IP被设置在半导体基板SB中，以使多个光电转换单元PD相互隔离。这里使用的“隔离”指的是至少使电荷存储区域107相互电气隔离。但是，还优选地，有效灵敏度区域109也被相互电气隔离。与此相反，表面区域108和埋置区域102不需要被隔离。隔离部IP以条带形式或网格形式在多个光电转换单元PD之间延伸，以使多个光电转换单元PD相互隔离。各隔离部IP包含元件隔离部103、第一隔离区域(第五半导体区域)104、第二隔离区域(第六半导体区域)105和第三隔离区域(第六半导体区域)106。元件隔离部103被设置在第一隔离区域104上。元件隔离部103被设置在光电转换单元PD中的表面区域108的侧方。元件隔离部103由诸如硅氧化物的绝缘体形成。元件隔离部103可具有例如STI (浅沟槽隔离)结构，或者可具有LOCOS (硅的局部氧化)结构。作为替代方案，可以使用扩散隔离。第一隔离区域104被设置在元件隔离部103之下，以便覆盖元件隔离部103的基底。第一隔离区域104被设置在比半导体基板SB的表面SBa深的位置，并且至少在电荷存储区域107的侧方延伸。第一隔离区域104可被设置为延伸到有效灵敏度区域109的侧面。 第一隔离区域104包含第一导电类型杂质。包含于第一隔离区域104中的杂质具有例如作为N型杂质的砷作为其主要成分。第一隔离区域104由例如砷离子注入形成。第二隔离区域105被设置在第一隔离区域104之下。第二隔离区域105至少被设置在有效灵敏度区域109的侧方。第二隔离区域105可进一步被设置到电荷存储区域107 的侧方。包含于第二隔离区域105中的杂质具有例如作为N型杂质的磷作为其主要成分。 第二隔离区域105通过例如磷离子注入形成。第三隔离区域106被设置在第二隔离区域105之下。第三隔离区域106被设置在第一隔离区域104之下以及在有效灵敏度区域109的侧方。第三隔离区域106可进一步被设置在电荷存储区域107的侧方。包含于第三隔离区域106中的杂质具有例如作为N型杂质的磷作为其主要成分。第三隔离区域106由例如磷离子注入形成。这里，包含于第一隔离区域104中的杂质(例如，砷)的质量大于包含于第二隔离区域105或第三隔离区域106中的杂质(例如，磷)的质量。因此，包含于第一隔离区域104 中的杂质的扩散系数比包含于第二隔离区域105或第三隔离区域106中的杂质的扩散系数低。作为结果，可以减少包含于第一隔离区域104中的杂质向电荷存储区域107的扩散，同时还防止在光电转换单元PD中产生的电荷泄漏到相邻的光电转换单元PD内。换句话说， 可以在相邻的光电转换单元之间确定地形成针对电荷的势垒，并且可以抑制电荷存储区域 107的体积的减小，这使得能够抑制当相邻的光电转换单元之间的距离减小时光电转换单元的灵敏度降低。根据本实施例，隔离区域形成为N型区域，并且，分别在浅的区域和深的区域中使用不同的离子类型。在砷离子注入的注入轮廓中，横向方向上的扩展少，并且，源自砷的热的扩散系数低。因此，从砷形成第一隔离区域104使得能够更窄地形成第一隔离区域。作为结果，可以更宽地布设光电转换单元PD的电荷存储区域107。这进一步使得能够使用如下这样的方法，即，当设计光电转换单元PD使得在光电转换单元PD的电荷存储区域107和第一隔离区域104之间的布局中设置间隔时，降低接合(junction)区域处的浓度并且使电场缓和。在这种情况下，第一隔离区域104的横向扩展少，因此，可有效地降低接合区域处的杂质浓度。这限制了接合区域处的电场，由此使得能够实现暗电流低以及白色缺陷(white defect)的出现少的传感器。此外，通过由发明人执行的实验发现，在硅基板内的通过硼注入形成的P型半导体区域和通过磷注入形成的N型半导体区域之间的接合区域中，暗电流和白色缺陷的发生多。相反，发现在通过硼注入形成的P型半导体区域和通过砷注入形成的N型半导体区域之间的接合区域中，暗电流和白色缺陷的发生少。可以认为，这种差异的原因在于硅内的砷的离子半径比磷的离子半径大。砷的离子半径ra仅比硅的离子半径稍大。砷的ra为 1.18人,从而导致与硅的比为1.00855。与此相对，磷的离子半径比硅的离子半径小。磷的 ra为1.1人，从而导致与硅的比为0.940171。基于此，可以认为磷导致光栅畸变。根据本实施例，光电转换单元PD的电荷存储区域107包含例如硼作为其杂质，而第一隔离区域104包含砷作为其杂质。因此，可以抑制电荷存储区域107和第一隔离区域 104之间的接合区域中的暗电流和白色缺陷的出现。此时，在本实施例中，第三隔离区域106通过例如磷离子注入形成。以下将描述其效果。为了在光电转换单元PD中获得高的灵敏度、特别是对于长波长的入射光的高灵敏度，必须将光电转换单元PD形成为深入地延伸。因此，在本发明中，通过例如磷的高能量注入形成埋置N层102。这是由于磷的质量比砷的质量低，因此，磷在相同的动能下更深地侵入。如果当深地形成埋置N层102时第三隔离区域106太浅，那么不能实现足够的与相邻的光电转换单元PD的隔离，从而导致颜色混合和绽渲(blooming)等。因此，必须深地注入第三隔离区域106，因此，以磷形成该区域在性能、生产率和成本上是有利的。虽然第二隔离区域105在本实施例中由磷形成，但应注意，也可选择砷。以下将讨论根据本实施例的结构中的注入用动能。
可通过以约500Keν 1 OMeν的动能注入磷来形成埋置N层102。考虑到生产成本， 进一步希望以约3 5Mev的动能形成该层。可通过以约300Kev 2Mev的动能注入砷以形成第一隔离区域104。进一步希望以500Kev 900Kev形成该区域。可通过以约500Kev 3Mev的动能注入磷来形成第二隔离区域105。进一步希望以SOOKev 1. 5Mev的动能形成该区域。虽然第二隔离区域105在本实施例中由磷形成，但该区域也可由砷形成。可通过以约IMev 9Mev的动能注入磷来形成第三隔离区域106。进一步希望以约IMev 2Mev 的动能形成该区域。可通过以50 200Kev的动能注入硼来形成光电转换单元PD的电荷存储区域107。最后，可通过以约30 120Kev的动能注入砷来形成光电转换单元PD的表面区域108。下面，通过使用图2A 4C描述根据本发明的实施例的光电转换装置的制造方法。 图2A 4C是示出根据本发明的实施例的光电转换装置制造方法的步骤的截面图。在图2A所示的步骤中，通过在半导体基板SB中注入第一导电类型杂质的离子来形成埋置N层102。该步骤中的第一导电类型杂质为例如作为N型杂质的磷。在图2B所示的步骤(第一步骤)中，通过首先在半导体基板SB中的多个光电转换单元要被相互隔离的区域中形成沟道、并然后在这些沟道中嵌入绝缘体，来形成STI元件隔离部103。在图3A所示的步骤(第二步骤)中，施加抗蚀剂，并然后通过曝光处理将其构图， 由此形成露出元件隔离部的第一抗蚀剂图案110。然后，通过使用第一抗蚀剂图案110作为掩模在半导体基板SB中注入第一导电类型的第一杂质，在元件隔离部103之下在半导体基板SB中形成第一隔离区域104'。该步骤中的第一导电类型的第一杂质为例如作为N型杂质的砷。在图:3B所示的步骤(第三步骤)中，通过使用第一抗蚀剂图案110作为掩模在半导体基板SB中注入第一导电类型的第二杂质，在第一隔离区域104'之下在半导体基板SB 中形成第二隔离区域105'。此外，通过使用第一抗蚀剂图案110作为掩模在半导体基板 SB中注入第一导电类型的第二杂质，在第一隔离区域104'之下在半导体基板SB中形成第三隔离区域106'。该步骤中的第一导电类型的第二杂质为例如作为N型杂质的磷。这里，可以使用上述的条件作为用于注入的各实例的条件。并且，在本实施例中， 可使用相同的抗蚀剂图案形成第一隔离区域104'、第二隔离区域105'和第三隔离区域 106'。这使得能够在不增加处理步骤数量的情况下实现低成本制造。还使得能够抑制由于不对准导致的制造中出现的性能的变化。在图3C所示的步骤中，去除第一抗蚀剂图案110。在图4A所示的步骤中，通过施加抗蚀剂并然后通过曝光处理将抗蚀剂构图以露出多个隔离部之间的区域，形成第二抗蚀剂图案(未示出)。然后，通过通过使用第二抗蚀剂图案作为掩模在半导体基板SB中注入第二导电类型杂质，在半导体基板SB中在多个元件隔离部103之间形成光电转换单元PD的电荷存储区域107。该步骤中的第二导电类型杂质为例如作为P型杂质的硼。在图4B所示的步骤中，通过使用第二抗蚀剂图案作为掩模在半导体基板SB中注入第一导电类型杂质，在半导体基板SB中在多个元件隔离部103之间形成光电转换单元PD 的表面区域108。该步骤中的第一导电类型杂质为例如作为N型杂质的砷。
在图4C所示的步骤中，通过热扩散(热处理)将第一隔离区域104、第二隔离区域 105和第三隔离区域106稳定化。当执行该热扩散时，包含于第一隔离区域104'中的砷具有低的扩散系数，并由此相对于紧接在注入之后的轮廓表现很少的扩散。图5和图6中示出在例如900°C下执行约1小时的热扩散的影响的模拟结果。图 5是示出砷的横向扩散轮廓的模拟结果的示图。同时，图6是示出磷的横向扩散轮廓的模拟结果的示图。在图5和图6中，纵轴表示浓度的量，而横轴表示距基准位置的在横向方向上的距离。并且，在图5和图6中，黑色绘制点表示热扩散之前的轮廓，而白色绘制点表示热扩散之后的轮廓。如图6所示，当使用磷作为包含于第一隔离区域104中的杂质时，由于注入后的处理的热，磷明显地扩散，在光电转换单元PD的电荷存储区域107上施加压力，并由此减少可存储于光电转换单元PD的电荷存储区域107中的电荷量。另外，在光电转换单元PD的电荷存储区域107和第一隔离区域104之间形成高浓度接合，从而导致电场集中并且导致出现暗电流和白色缺陷。此时，从图5可以看出，当使用砷作为包含于第一隔离区域104中的杂质时，砷经历小的由注入后的处理的热导致的扩散。因此，难以在光电转换单元PD的电荷存储区域 107上施加压力，并且进一步难以在光电转换单元PD的电荷存储区域107和第一隔离区域 104之间形成高浓度接合。因此，可以抑制存储于光电转换单元PD的电荷存储区域107中的电荷量的减少，并且可以抑制电场在电荷存储区域107和第一隔离区域104之间的接合区域中集中，从而使得能够减少暗电流和白色缺陷的出现。在本发明的实施例中，可通过调整在第一到第三隔离区域的注入之后施加的热处理的温度和长度，来调整第二隔离区域105和第三隔离区域106的宽度。由此可通过调整热处理实现如下这样的设计，即该设计抑制在相邻的像素之间出现的串扰并且抑制沿基板的方向泄漏的电荷量。如上所述，元素的质量越大，它们的扩散系数越低，因此，在第一隔离区域104的形成中，具有更大的质量的元素是所希望的。并且，由于在相同动能下具有较低质量的元素在离子注入期间更深地侵入，因此，优选地使用低质量的元素作为用于形成第三隔离区域 106的杂质。作为结果，可以实现具有高的灵敏度和高的饱和功率的像素，同时还使像素的尺寸小型化。还可实现表现出很少的暗电流和很少的白色缺陷的像素。因此，能够提供具有高分辨率和高S/N比的具有宽的动态范围的光电转换装置。图7是示出根据本发明的另一实施例的光电转换装置100的截面图。功能与上述的实施例相同的构成元件将被给予相同的附图标记，并且，其详细描述将被省略。本实施例和上述的实施例之间的不同之处在于成像光进入装置的方向。在本实施例中，光电转换装置100具有所谓的后照明结构，在后照明结构中，成像光从自表面向下的方向、即从与设置布线的一侧相反的方向进入。附图标记801是在其中形成诸如光电转换单元和晶体管等的半导体区域的基板 (以下，为了简化，称为“PD形成基板”)。布线层802被设置在PD形成基板801的第一主面侧(正面侧)。主要为了保持基板的强度，支撑基板803被设置在布线层802之上，或者换句话说，被设置在PD形成基板801的相对侧。必要时在PD形成基板801的第二主面侧 (背面侧)、或者换句话说，在布线层802的相对侧，在保护膜805上形成光学功能单元806，该保护膜805继而被设置在氧化物膜804上。光学功能单元806包含例如滤色器、微透镜或平面电介质膜等。这样，本实施例描述了具有已知为后照明结构的固态成像装置的结构，由此，成像光从布线层的设置侧的相对侧、或者换句话说，从背面侧，进入装置。图7中的截面结构示出像素区域807和周边电路区域808。多个光电转换单元被设置在像素区域807中。周边电路晶体管阱810被设置在周边电路区域808中，并且，形成驱动本实施例的固态成像装置所需的有源电路。周边电路包含例如由移位寄存器和解码器等配置成的扫描电路。周边电路还可包含对从光电转换单元输出的信号执行诸如放大的信号处理的读出电路。高浓度的N型半导体区域809被设置在PD形成基板801的第二主面(背面侧) 的边界处。N型半导体区域809用于抑制在PD形成基板801和氧化物膜804之间的边界出现暗电流。虽然在图7中N型半导体区域809几乎跨PD形成基板801的整个表面设置，但是作为替代，其可仅设置在像素区域807上。如在上述的实施例中那样，设置隔离部IP，并且，这里，包含于第一隔离区域104 中的杂质(例如，砷)的质量比包含于第二隔离区域105或第三隔离区域106中的杂质(例如，磷)的质量大。因此，包含于第一隔离区域104中的杂质的扩散系数比包含于第二隔离区域105或第三隔离区域106中的杂质的扩散系数低。作为结果，可以减少包含于第一隔离区域104中的杂质向电荷存储区域107的扩散，同时还防止在光电转换单元中产生的电荷泄漏到相邻的光电转换单元PD内。换句话说，可以在相邻的光电转换单元之间确定地形成针对电荷的势垒，并且可以抑制电荷存储区域107的体积的减小，这使得能够抑制当相邻的光电转换单元之间的距离减小时抑制光电转换单元的灵敏度的降低。这与上述的实施例相同。下面，图8示出应用本发明的光电转换装置的成像系统的例子。如图8所示，成像系统90包含光学系统、成像装置86和信号处理单元作为其主要部件。光学系统包括快门 91、透镜92和光圈93作为其主要部件。成像装置86包括光电转换装置100。信号处理单元包括成像信号处理电路95、A/D转换器96、图像信号处理单元97、存储器单元87、外部I/ F单元89、定时产生单元98、中央控制/计算单元99、记录介质88和记录介质控制I/F单元94作为其主要部件。信号处理单元不必需包含记录介质88。快门91在光路中被设置在透镜92的前方，并且控制曝光。透镜92折射入射光，使得在成像装置86的光电转换装置100中的成像区域上形成被照体的图像。光圈93在光路中被设置在透镜92和光电转换装置100之间，并且，调整在穿过透镜92之后被引入光电转换装置100中的光量。成像装置86的光电转换装置100将在光电转换装置100的成像区域上形成的被照体的图像转换成图像信号。成像装置86从光电转换装置100读出该图像信号并且输出该图像信号。成像信号处理电路95与成像装置86连接，并且，处理从成像装置86输出的图像信号。A/D转换器96与成像信号处理电路95连接，并且将从成像信号处理电路95输出的处理后的模拟图像信号转换成数字图像信号。图像信号处理单元97与A/D转换器96连接，并且对从A/D转换器96输出的数字图像信号执行诸如校正的各种计算处理，由此产生图像数据。该图像数据然后被供给到存储器单元87、外部I/F单元89、中央控制/计算单元99和记录介质控制I/F单元94等。存储器单元87与图像信号处理单元97连接，并且存储从图像信号处理单元97输出的图像数据。外部I/F单元89与图像信号处理单元97连接。这使得能够将从图像信号处理单元97输出的图像数据通过外部I/F单元89传送到外部设备(个人计算机等)。定时产生单元98与成像装置86、成像信号处理电路95、A/D转换器96和图像信号处理单元97连接。定时信号由此被供给成像装置86、成像信号处理电路95、A/D转换器 96和图像信号处理单元97。成像装置86、成像信号处理电路95、A/D转换器96和图像信号处理单元97与定时信号同步地动作。中央控制/计算单元99与定时产生单元98、图像信号处理单元97和记录介质控制I/F单元94连接，并且，执行定时产生单元98、图像信号处理单元97和记录介质控制I/ F单元94的总体控制。记录介质88以可去除的状态与记录介质控制I/F单元94连接。作为结果，从图像信号处理单元97输出的图像数据通过记录介质控制I/F单元94被记录到记录介质88 内。通过迄今所述的配置，如果通过光电转换装置100获得有利的图像信号，那么也可获得有利的图像(图像数据)。虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽泛的解释以包含所有的变型方式以及等同的结构和功能。本申请要求在2009年2月6日提交的日本专利申请No. 2009-026696和在2010 年1月20日提交的日本专利申请No. 2010-010370的权益，通过引用将它们的全部内容并入此。
权利要求
1.一种光电转换装置，包括被设置在半导体基板中的多个光电转换单元；和被设置在所述半导体基板中以将所述多个光电转换单元相互隔离的隔离部， 其中，各光电转换单元包含第二半导体区域，包含导电类型与第一导电类型相反的第二导电类型杂质； 第三半导体区域，被设置在第二半导体区域之下，包含浓度比第二半导体区域低的第二导电类型杂质；以及第四半导体区域，被设置在第三半导体区域之下，包含第一导电类型杂质，并且， 各隔离部包含第五半导体区域，被设置在比所述半导体基板的表面更深的位置并且至少在第二半导体区域的侧方延伸，包含第一导电类型杂质；以及第六半导体区域，被设置在第五半导体区域之下并且至少在第三半导体区域的侧方延伸，包含第一导电类型杂质，并且，包含于第五半导体区域中的杂质的扩散系数比包含于第六半导体区域中的杂质的扩散系数低。
2.根据权利要求1的光电转换装置，其中，包含于第五半导体区域中的杂质的质量比包含于第六半导体区域中的杂质的质量大。
3.根据权利要求1的光电转换装置，其中，各隔离部包含设置在第五半导体区域上并且由绝缘体形成的元件隔离部。
4.根据权利要求1的光电转换装置， 其中，第一导电类型为N型，包含于第五半导体区域中的杂质的主要成分是砷，并且， 包含于第六半导体区域中的杂质的主要成分是磷。
5.根据权利要求1的光电转换装置，其中，所述装置被设置成使得成像光从半导体基板的背面侧进入。
6.一种成像系统，包括 根据权利要求1的光电转换装置；在所述光电转换装置的成像区域上形成图像的光学系统；以及通过处理从所述光电转换装置输出的信号产生图像数据的信号处理单元。
7.一种包括半导体基板的光电转换装置的制造方法，该方法包括第一步骤，用于在半导体基板中的要使多个光电转换单元相互隔离的区域中形成元件隔离部；第二步骤，用于通过使用形成为使得露出元件隔离部的第一抗蚀剂图案作为掩模在半导体基板中注入第一导电类型的第一杂质，在半导体基板中的元件隔离部之下形成第一半导体区域；第三步骤，用于通过使用第一抗蚀剂图案作为掩模在半导体基板中注入第一导电类型的第二杂质，在半导体基板中的第一半导体区域之下形成第二半导体区域；以及第四步骤，用于通过使用形成为使得露出多个元件隔离部之间的区域的第二抗蚀剂图案作为掩模在半导体基板中注入导电类型与第一导电类型相反的第二导电类型杂质，在半导体基板中的多个元件隔离部之间形成光电转换单元中的电荷存储区域， 其中，第一杂质的扩散系数比第二杂质的扩散系数低。
全文摘要
一种光电转换装置(100)包括被设置在半导体基板(SB)中的多个光电转换单元(PD)；和被设置在半导体基板中的隔离部(103、104、105、106)。各光电转换单元包含第二半导体区域(107)；被设置在第二半导体区域之下的第三半导体区域(109)和被设置在第三半导体区域之下的第四半导体区域(102)，并且，各隔离部包含被设置在比半导体基板的表面更深的位置并且至少在第二半导体区域的侧方延伸的包含第一导电类型杂质的第五半导体区域(104)；和被设置在第五半导体区域之下并且至少在第三半导体区域的侧方延伸的包含第一导电类型杂质的第六半导体区域(105)，并且，包含于第五半导体区域中的杂质的扩散系数比包含于第六半导体区域中的杂质的扩散系数低。
文档编号H01L27/146GK102301473SQ20108000621
公开日2011年12月28日 申请日期2010年1月26日 优先权日2009年2月6日
发明者渡边高典 申请人:佳能株式会社