专利名称：快闪存储器的利记博彩app
技术领域：
本发明有关于一种半导体元件的利记博彩app，特别是有关于一种快闪存储器元件的利记博彩app。
背景技术：
半导体集成电路工业经历快速的成长。集成电路(IC)材料技术上的改进已制作出好几世代的集成电路，其中每个世代均较前一世代复杂。然而，上述的发展均使工艺和制造IC变得更为复杂，且为了要达成上述的进步，需要IC工艺和制造上有相对应的改进。图IA 图IL显示一已知快闪存储器元件的利记博彩app。首先，请参照图1A，提供一衬底102，包括一阵列区104和一周边区106，于阵列区104和周边区106的衬底102上形成栅极介电层108和栅电极110。形成一例如氧化硅的第一衬层112于衬底102、栅电极110 上。形成例如氮化硅组成的第一间隙壁114于阵列区104和周边区106的栅电极110侧壁的两侧。接着，进行阵列区104的源/漏极的注入。请参照图1B，形成一例如氮化硅组成的第二间隙壁116于阵列区104和周边区106的栅电极110两侧的侧壁上，接着进行周边区 106的源/漏极注入。值得注意的是，第二间隙壁116有较宽的宽度，其是用来定义周边区 106的源/漏极注入所形成周边区106的源/漏极区的位置。后续，请参照图1C，进行一浸泡磷酸的步骤，移除第一间隙壁114和第二间隙壁116。值得注意的是，此步骤会发生以下问题浸泡磷酸的工艺会造成主动区衬底102的损坏，进而影响元件的表现。请参照图1D， 沉积一例如氮化硅组成的间隙壁层118于第一衬层112上。请参照图1E，进行一非等向性刻蚀工艺，以于栅电极110的两侧侧壁形成第三间隙壁120。请参照图1F，顺应性的沉积一例如四乙基氧化硅(TEOS)的第二衬层122于第一衬层112和第三间隙壁120上。后续，坦覆性的沉积一例如多晶硅的第一覆盖层1 于阵列区104和周边区106的衬底102上方， 并覆盖该两区上的栅电极110。之后，进行一化学机械研磨工艺，使第一覆盖层IM得到一平坦的表面，但此步骤会产生工艺上的另一问题由于阵列区104和周边区106的栅电极 110的密集度和高度存在相当大的差异，因此，在形成第一覆盖层124于阵列区104和周边区106的衬底102上方时，该两区的第一覆盖层IM会有相当大的高度差，因此在研磨时， 会造成阵列区104和周边区106上的第一覆盖层IM耗损速度不同，有可能在化学机械研磨的工艺中损伤到周边区106的栅电极110。请参照图1G，沉积一第一硬式掩膜层1 于第一覆盖层IM上，并于第一硬式掩膜层1 上形成一第一光阻图案128，用以定义出阵列区104的源/漏极接触位置，其中第一硬式掩膜层126的材料可以为氮化硅。请参照图1H，根据第一光阻图案128图形化第一硬式掩膜层126，并以第一硬式掩膜层1 为掩膜，刻蚀第一覆盖层IM和第二衬层122。请参照图II，形成一例如氮化硅所组成的第三衬层130于图形化的第一覆盖层124、第二衬层 122和第三间隙壁120上。接着，坦覆性的沉积一例如硼硅玻璃(BPSG)的第二覆盖层132 于第三衬层130上。请参照图1J，进行一化学机械研磨工艺，平坦化第二覆盖层132，并使该平坦化步骤停止在图形化的第三衬层130上。换言之，此步骤使图形化的第一覆盖层IM
4暴露。请参照图1K，沉积一例如四乙基氧化硅(TEOS)的氧化物层134于图形化的第一覆盖层IM和第二覆盖层132上，并于氧化物层134上形成例如多晶硅的第二硬式掩膜层 136。请参照图1L，进行一黄光光刻和刻蚀工艺，先图形化第二硬式掩膜层136，再以第二硬式掩膜层136为掩膜，依序刻蚀氧化物层134、第二覆盖层132、第三衬层130和第一衬层 112，分别于阵列区104和周边区106的栅电极110—侧形成暴露衬底102的接触开口 138。 之后，于接触开口中填入例如材料为钛/氮化钛(Ti/TiN)的阻障金属和例如材料为钨(W) 的金属。由于上述工艺步骤会遇到一、浸泡磷酸的工艺会造成衬底或衬底上其它单元的损坏，进而影响元件的表现。二、阵列区和周边区的第一覆盖层会有相当大的高度差，因此在研磨时，会造成阵列区和周边区上的第一覆盖层耗损速度不同，有可能在化学机械研磨的工艺中损伤到栅电极。
发明内容
本发明提供一种快闪存储器的利记博彩app，包括以下步骤提供一衬底，包括一阵列区和一周边区；形成多个栅极于阵列区和周边区的衬底上；形成一第一衬层于上述栅极和衬底上；形成一第一间隙壁于上述栅极的侧壁；形成一第二衬层于第一衬层、第一间隙壁上；形成一第一覆盖层于阵列区和周边区的衬底和上述栅极上方；图形化第一覆盖层， 形成对准阵列区的上述栅极间区域的图形化第一覆盖层，以定义阵列区的源极和漏极的区域；形成一第二间隙壁于周边区的栅极侧壁；进行一周边区的源/漏极注入工艺；形成一第二覆盖层于上述栅极和图形化第一覆盖层上方；研磨第二覆盖层；图形化第二覆盖层，于阵列区的图形化第一覆盖层上方形成阵列区的源/漏极接触开口 ；移除阵列区的源/漏极接触开口下的第二覆盖层；移除阵列区的源/漏极接触开口下的第一覆盖层及第一和第二衬层；及于阵列区和周边区的源/漏极接触开口中填入一导电层。本发明快闪存储器元件的制造方法相较于已知技术至少具有以下优点一、本发明不需使用浸泡磷酸的工艺移除栅极间隙壁，因此不会造成主动区衬底的损坏，进而影响元件的表现。二、本发明是在第二覆盖层的化学机械研磨工艺前，进行一回刻蚀工艺，以减少阵列区和周边区的第二覆盖层的高度差，增加化学机械研磨的工艺窗。三、本发明在形成阵列区的源/漏极接触开口时，使用多段刻蚀工艺，以增加刻蚀工艺的工艺窗。
图IA 图IL显示一已知快闪存储器元件的利记博彩app；图2A显示本发明一实施例半导体元件阵列区的剖面图；图2B显示本发明一实施例半导体元件周边区的剖面图；图3A显示本发明一实施例半导体元件阵列区的剖面图；图;3B显示本发明一实施例半导体元件周边区的剖面图；图4A显示本发明一实施例半导体元件阵列区的剖面图；图4B显示本发明一实施例半导体元件周边区的剖面图；图5A显示本发明一实施例半导体元件阵列区的剖面图5B显示本发明一-实施例半导体元件周边区的剖面图6A显示本发明一-实施例半导体元件阵列区的剖面图6B显示本发明一-实施例半导体元件周边区的剖面图7A显示本发明一-实施例半导体元件阵列区的剖面图7B显示本发明一-实施例半导体元件周边区的剖面图8A显示本发明一-实施例半导体元件阵列区的剖面图8B显示本发明一-实施例半导体元件周边区的剖面图9A显示本发明一-实施例半导体元件阵列区的剖面图9B显示本发明一-实施例半导体元件周边区的剖面图IOA显示本发明-一实施例半导体元件阵列区的剖面图IOB显示本发明-一实施例半导体元件周边区的剖面图IlA显示本发明-一实施例半导体元件阵列区的剖面图IlB显示本发明-一实施例半导体元件周边区的剖面图12A显示本发明-一实施例半导体元件阵列区的剖面图12B显示本发明-一实施例半导体元件周边区的剖面图13A显示本发明-一实施例半导体元件阵列区的剖面图13B显示本发明-一实施例半导体元件周边区的剖面图14A显示本发明-一实施例半导体元件阵列区的剖面图14B显示本发明-一实施例半导体元件周边区的剖面图15A显示本发明-一实施例半导体元件阵列区的剖面图15B显示本发明-一实施例半导体元件周边区的剖面图16A显示本发明-一实施例半导体元件阵列区的剖面图16B显示本发明-一实施例半导体元件周边区的剖面图17A显示本发明-一实施例半导体元件阵列区的剖面图17B显示本发明-一实施例半导体元件周边区的剖面图18A显示本发明-一实施例半导体元件阵列区的剖面图18B显示本发明-一实施例半导体元件周边区的剖面图；附图标号
102 -、衬底；104 -、阵列区；
106 -、周边区；108 -、栅极介电层；
110 -H 电极；112 -、第—-衬层；
114 -、第一间隙壁；116 -A-A-— 、弟—间隙壁；
118 -叫旬隙壁层；120 -、第三间隙壁；
122 -、第二衬层；124 -、第—-覆盖层；
126 -、第一硬式掩膜层；128 -、第—-光阻图案；
130 -、第三衬层；132 -A-A-— 、弟—覆盖层；
134 -、氧化物层；136 -A-A-— 、弟一硬式掩膜层
138 -、源极接触开口；202 -、衬底；
204 -、阵列区；206 -、周边区；
208 -H 极介电层；210 --栅电极；
212 -、栅极；214 --第一衬层；
216 -、第—Φ 隙壁层；218-第一间隙壁；
220 -A-A-— 、弟—4寸层；222 第--覆盖层；
224 -、第—-硬式掩膜层；22 图形化第一硬式
226 -、第—-覆盖层；228A-A-— 弟—二间隙壁层；
230 -A-A-— 、弟—-间隙壁；232 阻障层；
234 -A-A-— 、弟—-覆盖层；236A-A-— 弟—二硬式掩膜层；
238 -、源/漏极接触开口。
具体实施例方式为让本发明的上述目的、特征及优点能更明显易懂，下文特举一较佳实施例，并配合所附附图，作详细说明如下以下的描述仅是范例，但不是用来限定本发明。此外，本发明的揭示在各范例中会重复标号和和/或文字。上述的重复仅是用来简要和清楚的描述本发明，其本身并不代表各实施范例和讨论结构间的关系。首先，请参照图2A和图2B，其中图2A显示本发明一实施例半导体元件阵列区204 的剖面图，图2B显示周边区206的剖面图，提供一衬底202，包括一阵列区204和一周边区 206。在本发明一较佳实施例中，半导体元件是快闪存储器元件，衬底202为硅衬底。接着， 于衬底202上形成栅极介电层208和栅电极210，以制作栅极212。值得注意的是，阵列区 204的栅极212较周边区206的栅极212密集，且阵列区204的栅极212的高度较周边区 206的栅极212高。后续，形成一第一衬层214于衬底202和栅极212上，在本发明一实施例中，第一衬层214为氧化硅所组成。其后，形成一第一间隙壁层216于第一衬层214上， 在本发明实施例中，第一间隙壁层216为氮化硅组成。请参照图3A和图;3B，同样的，图3A显示本发明一实施例半导体元件阵列区204的剖面图，图:3B显示周边区206的剖面图，进行一非等向性刻蚀工艺，形成第一间隙壁218于栅极212两侧的侧壁上。接着，进行轻掺杂漏极(LDD)注入和阵列区204的源/漏极注入工艺。请参照图4A和图4B，顺应性的沉积一第二衬层220于第一间隙壁218和第一衬层 214上，在本发明一实施例中，第二衬层220为四乙基氧化硅(TEOS)所组成，其厚度例如为 50埃 150埃。接着，坦覆性的沉积一第一覆盖层222于第二衬层220上，在本发明一实施例中，第一覆盖层222为多晶硅，第一覆盖层222的厚度需大于阵列区204的栅极212的高度。请参照图5A和图5B，对第一覆盖层222进行一化学机械研磨工艺，使研磨后的第一覆盖层222得到平坦的表面，在本发明一实施例中，研磨后的第一覆盖层222的厚度约为4000 埃 5000埃。请参照图6A和图6B，沉积一第一硬式掩膜层2 于第一覆盖层222，在本发明一实施例中，第一硬式掩膜层2M为氮化硅所组成。请参照图7A和图7B，进行一黄光光刻和刻蚀工艺，对第一硬式掩膜层2M进行图形化步骤，使图形化第一硬式掩膜层22 大体上对准阵列区204的栅极212间的区域。请参照图8A和图8B，其中图8A显示本发明一实施例半导体元件阵列区204的剖面图，图8B显示周边区206的剖面图，在图8A 图8B中，本实施例是以图形化的第一硬式掩膜层2M为掩膜，刻蚀第一覆盖层222，形成图形化第一覆盖层226，以定义出源极和漏极的区域。后续，移除第一硬式掩膜层224。请参照图9A和图9B，同样的，图9A显示本发明一实施例半导体元件阵列区204的剖面图，图9B显示周边区206的剖面图，坦覆性的沉积一第二间隙壁层2 于第二衬层220和图形化第一覆盖层2 上，在本发明一实施例中，第二间隙壁层2 是氮化硅所组成，第二间隙壁层228的厚度为700埃 1100埃。请参照图 IOA和图10B，对第二间隙壁层2 进行一非等向性刻蚀工艺，于周边区206的栅极212两侧形成一第二间隙壁230，其目的是要定义出周边区206的栅极212两侧的第二间隙壁230 的宽度，供后续注入工艺注入于周边区206形成源/漏极区。值得注意的是，本步骤非等向性刻蚀工艺可采用对氮化硅和氧化硅有高选择比的刻蚀工艺，以使对第二间隙壁层228的刻蚀可停止在TEOS所组成的第二衬层220上。此外，本实施例不需使用湿刻蚀工艺移除第二间隙壁230，因此不会对主动区的衬底202造成损伤。后续，进行一周边区206的源/漏极注入工艺。请参照图IlA和图11B，顺应性的沉积一阻障层232层于阵列区204的图形化第一覆盖层2 和第二间隙壁230上，和周边区206的栅极212上方，在本发明一实施例中， 阻障层232是氮化硅所组成，阻障层232的厚度可约为150埃 250埃。请参照图12A和图12B，坦覆性的沉积一第二覆盖层234于阻障层232上，在本发明一实施例中，第二覆盖层 234是硼硅玻璃(BPSG)所组成。值得注意的是，由于阵列区204的栅极212高度和周边区 206的栅极212高度相差很大，因此，会造成第二覆盖层234于阵列区204和周边区206产生高度差，造成后续化学机械研磨的问题。因此，本实施例特别形成一光阻掩膜(未绘示) 遮挡阵列区204以外的区域，特别对阵列区204的第二覆盖层234进行回刻蚀工艺，以减小第二覆盖层234于阵列区204和周边区206的高度差，如图13A和图1 所示。后续，请参照图14A和图14B，对第二覆盖层234进行一化学机械研磨工艺，以得到一平坦的表面。在本发明一实施例中，研磨后的第二覆盖层234的厚度约为6000埃 8000埃。请参照图15A和图15B，形成一第二硬式掩膜层236于第二覆盖层234上，并进行一黄光光刻工艺，图形化第二硬式掩膜层236，接着以图形化第二硬式掩膜层236为掩膜， 刻蚀第二覆盖层234，形成源/漏极接触开口 238。值得注意的是，本实施例在打开源/漏极接触开口 238时，因刻蚀工艺窗的考量，采用多段刻蚀工艺。请参照图15A和图15B，本实施例在形成源/漏极接触开口 238时，可采用对硼硅玻璃(BPSG)和氮化硅有高选择比的工艺，使源/漏极接触开口 238的刻蚀停止在阻障层232上。接下来，请参照图16A和图16B， 进行一刻蚀工艺，移除源/漏极接触开口 238下的阻障层232，上述刻蚀工艺会停止在第一覆盖层2 上。请参照图17A和图17B，进行另一刻蚀工艺，移除源/漏极接触开口 238下的第一覆盖层222，上述刻蚀工艺会停止在第二衬层220上。请参照图18A和图18B，再进行一刻蚀工艺，移除源/漏极接触开口 238下的第二衬层220和第一衬层214，上述刻蚀工艺会停止在衬底202上。之后，于接触开口中填入例如材料为钛/氮化钛(Ti/TiN)的阻障金属和例如材料为钨(W)的金属(未绘示)。在已知的快闪存储器工艺中，原本在形成氮化硅的第一间隙壁之后，即要进行周边区的离子注入工艺(如图IA所示)，但因为周边区的离子注入工艺与栅极相隔较远的距离，所以已知技术多形成一第二间隙壁，使栅极的侧壁加厚，才进行周边区的离子注入工艺 (如图IB所示)。在完成周边区的离子注入工艺之后，为了要在后续步骤于栅极和栅极间形成源极接触开口，但此时阵列区的栅极与栅极间填满了氮化硅层，因此，要进行一浸泡热磷酸的工艺，移除所有的氮化硅间隙壁(如图ID所示)。之后，形成新的氮化硅层，后续再进行刻蚀工艺，以得到所需的间隙壁层的宽度(如图ID和图1E)所示。相较之下，本发明实施例的工艺在刻蚀氮化硅的第二间隙壁层之时即得到周边区所需的第二间隙壁厚度(如图IOA和图IOB所示)，之后即进行周边区的离子注入工艺。因此，本发明实施例的工艺不需如已知工艺般，重新形成间隙壁层，再刻蚀出所需的厚度。值得注意的是，在此时本发明阵列区已形成好源极接触开口，所以不需如已知工艺般，为了要形成阵列区的源极接触开口，使用热磷酸移除间隙壁层，之后再重新形成间隙壁。根据上述，本发明实施例的工艺可避免使用的热磷酸移除氮化硅的工艺。根据上述，本发明快闪存储器元件的制造方法相较于已知技术至少具有以下优点一、本发明不需使用浸泡磷酸的工艺移除栅极间隙壁，因此不会造成主动区衬底的损坏，进而影响元件的表现。二、本发明是在第二覆盖层的化学机械研磨工艺前，进行一回刻蚀工艺，以减少阵列区和周边区的第二覆盖层的高度差，增加化学机械研磨的工艺窗。三、 本发明在形成阵列区的源/漏极接触开口时，使用多段刻蚀工艺，以增加刻蚀工艺的工艺窗。虽然本发明已揭露较佳实施例如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视后附的权利要求所界定为准。
权利要求
1.一种快闪存储器的利记博彩app，其特征在于，所述利记博彩app包括 提供一衬底，包括一阵列区和一周边区；形成多个栅极于所述阵列区和所述周边区的衬底上； 形成一第一间隙壁于所述阵列区和所述周边区的栅极侧壁； 形成一第一覆盖层于所述阵列区和所述周边区的衬底和所述栅极上方； 图形化所述第一覆盖层，形成对准所述阵列区的所述栅极间区域的图形化第一覆盖层，以定义所述阵列区的源极和漏极的区域；形成一第二间隙壁于所述周边区的栅极侧壁； 形成一第二覆盖层于所述栅极和所述图形化第一覆盖层上方； 图形化所述第二覆盖层，于所述阵列区的所述图形化第一覆盖层上形成一阵列区的源 /漏极接触开口 ；及移除所述阵列区的源/漏极接触开口下的第一覆盖层。
2.如权利要求1所述的快闪存储器的利记博彩app，其特征在于，在图形化所述第二覆盖层之前，还包括对所述第二覆盖层进行一研磨工艺。
3.如权利要求2所述的快闪存储器的利记博彩app，其特征在于，在对所述第二覆盖层进行研磨工艺之前，还包括回刻蚀所述阵列区上方的部分第二覆盖层。
4.如权利要求1所述的快闪存储器的利记博彩app，其特征在于，所述第一覆盖层是一多晶娃层。
5.如权利要求1所述的快闪存储器的利记博彩app，其特征在于，所述第二覆盖层是一硼硅玻璃层。
6.如权利要求1所述的快闪存储器的利记博彩app，其特征在于，所述第一和第二间隙壁是氮化硅所组成。
7.一种快闪存储器的利记博彩app，其特征在于，所述利记博彩app包括 提供一衬底，包括一阵列区和一周边区；形成多个栅极于所述阵列区和所述周边区的衬底上； 形成一第一衬层于所述栅极和所述衬底上； 形成一第一间隙壁于所述栅极的侧壁； 形成一第二衬层于所述第一衬层、所述第一间隙壁上； 形成一第一覆盖层于所述阵列区和所述周边区的衬底和所述栅极上方； 图形化所述第一覆盖层，形成对准所述阵列区的所述栅极间区域的图形化第一覆盖层，以定义所述阵列区的源极和漏极的区域；形成一第二间隙壁于所述周边区的栅极侧壁； 进行一所述周边区的源/漏极注入工艺； 形成一第二覆盖层于所述栅极和所述图形化第一覆盖层上方； 研磨所述第二覆盖层；图形化所述第二覆盖层，于所述阵列区的所述图形化第一覆盖层上方形成一阵列区的源/漏极接触开口；移除所述阵列区的源/漏极接触开口下的第二覆盖层；移除所述阵列区的源/漏极接触开口下的第一覆盖层、第一和第二衬层；及于所述阵列区和所述周边区的源/漏极接触开口中填入一导电层。
8.如权利要求7所述的快闪存储器的利记博彩app，其特征在于，在对所述第二覆盖层进行研磨工艺之前，还包括回刻蚀所述阵列区上方的部分第二覆盖层。
9.如权利要求7所述的快闪存储器的利记博彩app，其特征在于，所述第一覆盖层是一多晶娃层。
10.如权利要求7所述的快闪存储器的利记博彩app，其特征在于，所述第二覆盖层是一硼硅玻璃层。
全文摘要
本发明提供一种快闪存储器的利记博彩app，包括以下步骤提供一衬底，包括一阵列区和一周边区；形成多个栅极于阵列区和周边区的衬底上；形成第一间隙壁于阵列区和周边区的栅极侧壁；形成一第一覆盖层于阵列区和周边区的衬底和上述栅极上方；图形化第一覆盖层，形成对准阵列区的上述栅极间区域的图形化第一覆盖层，以定义阵列区的源极和漏极的区域；形成一第二间隙壁于周边区的栅极侧壁；形成一第二覆盖层于上述栅极和图形化第一覆盖层上方；图形化第二覆盖层，于阵列区的图形化第一覆盖层上形成阵列区的源/漏极接触开口；及移除阵列区的源/漏极接触开口下的第一覆盖层。
文档编号H01L21/8247GK102254867SQ20101018474
公开日2011年11月23日 申请日期2010年5月21日 优先权日2010年5月21日
发明者廖修汉, 廖振刚, 蒋汝平, 韦承宏 申请人:华邦电子股份有限公司