专利名称：高q值芯片集成电感的利记博彩app
技术领域：
本发明涉及一种电感，尤其是一种高Q值芯片集成电感。
背景技术：
目前，许多射频电路中的匹配网络，滤波网络以及偏置网络都要求其中的电感具有高电感值，低损耗值，即电感要具有高Q的特性。通常情况下，电感值越高，电感尺寸越 大，成本越高，同时，电感的精度也与电感的价格成正比，在很多电路设计应用中，电感都扮 演着重要的角色。传统的集成电路中，电感的实现方法一般可以分为以下三种情况第一种实现方 法是在芯片外部加分立电感。这种应用方法并不具有吸引力，因为制造厂要为片外分立电 感制作基板，留下装配空间进行贴装，这样会增加装配的成本，同时要用一定长度的片外走 线将电路管芯与片外电感进行连接，这样会产生额外的寄生。第二种方法是用键合线来形 成键合电感。键合线是一条很细的金属线，一般是用来连接电路管芯键合区和封装管脚的 或者进行键合区之间的连接。这种方法的缺点是键合线能实现的电感值受很多因素的影 响，只能提供有限的电感值。第三种方法是在电路管芯上制作平面螺旋电感，这种方法会加 大电路管芯的面积，从而增加产品的成本，并且这种平面螺旋电感的Q值较低。因此，我们需要小尺寸，高Q值，易于集成，电感值可以灵活调整的电感去满足无 线通信领域中匹配网络，滤波网络以及偏置网络应用的需要。
发明内容
本发明所要解决的技术问题是提供一种高Q值芯片集成电感，能够明显提高电感 的Q值，并且提高产品集成度，优化产品性能，降低产品成本。为解决上述技术问题，本发明高Q值芯片集成电感的技术方案是，所述芯片中包 括至少两个管芯，所述两个管芯上均设置有一条或多条金属走线，所述金属走线都相互平 行，每条金属走线的末端均设置有键合区，多条键合线将两个管芯上的键合区相连接，使得 键合线和金属连线组成一条螺旋状的通路。本发明通过上述结构，明显提高了电感的Q值，并克服了传统集成电路中电感的 缺点，从而提高产品集成度，优化产品性能，降低产品成本。
下面结合附图和实施例对本发明作进一步详细的说明图1为本发明高Q值芯片集成电感一个实施例的俯视图；图2为图1所示的实施例的立体图；图3为本发明高Q值芯片集成电感另一个实施例的示意图。图中附图标记为，100.管芯；101、102、103.键合区；200.管芯；201、202、203、 204.键合区；301,302,303.键合线；401,402,403.金属走线。
具体实施方式
本发明公开了一种高Q值芯片集成电感，所述芯片中包括至少两个管芯，所述两 个管芯上均设置有一条或多条金属走线，所述金属走线都相互平行，每条金属走线的末端 均设置有键合区，多条键合线将两个管芯上的键合区相连接，使得键合线和金属连线组成 一条螺旋状的通路。所述两个管芯中一个管芯叠放在另一个管芯的上面，并且上面的管芯面积小于下 面的管芯，下面的管芯的金属走线和键合区设置在两个管芯非重叠的区域。所述两个管芯并排设置。所述金属走线的材料为金、铜或者铝等金属。所述键合线的材料为金、铜或者铝等金属。图1为本发明一个实施例的俯视图，图2为该实施例的立体图。100和200分别 是两个电路管芯，管芯200通过粘合剂粘贴于管芯100的表面。图3所示的实施例中，管芯 100和管芯200分别粘贴于同一表面。上述两个实施例中，管芯100上设计有3个键合区 101,102和103，管芯200上设计有3个键合区201、202和203，键合区的数目可根据实际 需求进行调整。键合区101与键合区201通过键合线301连接，同理，键合区102与键合区 202通过键合线302连接，键合区103与键合区203通过键合线303连接。键合区102和 键合区103通过管芯100上的金属走线401连接，键合区201和键合区203通过管芯200 上的金属走线403连接。金属走线可以是金、铜或其他金属，键合线可以是金、铜或其他金 属，这样便形成了一种三维的空间螺旋电感，其中键合区101为电感的一个端口，电感的另 一个端口 204通过管芯200上的金属走线402与键合区202连接。这种三维空间螺旋电感 中，键合线301与键合线302的电流方向相同，金属走线402与金属走线403的电流方向也 相同，从而增强耦合电感，提高电感的Q值。由于键合区的数量和距离以及键合线的高度都 可以根据实际电感的大小进行设计调整，使得这种新型高Q电感的应用更加易于集成。综上所述，本发明通过对封装内电感的结构进行设计处理，解决了传统集成电路 中电感应用的一些弊端，例如电感Q值低，电感值不可控，电感成本高，从而提高产品集成 度，优化产品性能，降低产品成本。
权利要求
一种高Q值芯片集成电感，其特征在于，所述芯片中包括至少两个管芯，所述两个管芯上均设置有一条或多条金属走线，所述金属走线都相互平行，每条金属走线的末端均设置有键合区，多条键合线将两个管芯上的键合区相连接，使得键合线和金属连线组成一条螺旋状的通路。
2.根据权利要求1所述的高Q值芯片集成电感，其特征在于，所述两个管芯中一个管芯 叠放在另一个管芯的上面，并且上面的管芯面积小于下面的管芯，下面的管芯的金属走线 和键合区设置在两个管芯非重叠的区域。
3.根据权利要求1所述的高Q值芯片集成电感，其特征在于，所述两个管芯并排设置。
4.根据权利要求1所述的高Q值芯片集成电感，其特征在于，所述金属走线的材料为 金、铜或者铝。
5.根据权利要求1所述的高Q值芯片集成电感，其特征在于，所述键合线的材料为金、 铜或者铝。
全文摘要
本发明公开了一种高Q值芯片集成电感，所述芯片中包括至少两个管芯，所述两个管芯上均设置有一条或多条金属走线，所述金属走线都相互平行，每条金属走线的末端均设置有键合区，多条键合线将两个管芯上的键合区相连接，使得键合线和金属连线组成一条螺旋状的通路。本发明通过上述结构，明显提高了电感的Q值，并克服了传统集成电路中电感的缺点，从而提高产品集成度，优化产品性能，降低产品成本。
文档编号H01L23/528GK101840906SQ201010146199
公开日2010年9月22日 申请日期2010年4月14日 优先权日2010年4月14日
发明者谢利刚, 陈俊 申请人:锐迪科科技有限公司