专利名称：去除间隙壁结构的方法
技术领域：
本发明涉及半导体制造工艺，特别涉及一种半导体器件间隙壁的利记博彩app。
背景技术：
在半导体器件微型化、高密度化、高速化、高可靠化和系统集成化等需求的推动下，半导体器件的最小特征关键尺寸也从最初的1毫米发展到现在的90纳米或65纳米，并且在未来的几年内会进入45纳米及其以下结点的时代。随着尺寸缩小，半导体制造方法也
往往需要改进。在现有的MOS (Metal-oxide-semiconductor)器件的制造过程中，通常利用设置间隙壁的技术以帮助控制及定义掺杂剂注入MOS的源极区与漏极区。图IA显示现有的NMOS 半导体器件的剖视图。现有的NMOS晶体管器件100通常包含半导体衬底。该半导体衬底含有硅层101，在硅层101中形成有源极102A以及与源极102A通过沟道区域103互相分割的漏极102B。通常，半导体NMOS晶体管器件100还有浅结源极延伸104A和浅结漏极延伸 104B。浅结源极延伸104A和浅结漏极延伸104B分别与源极102A和漏极102B相邻。在沟道区域103上形成有栅氧化物层106，在栅氧化物层106上则形成有栅极107，其中栅极107 一般包含有多晶硅。栅氧化物层106将栅极107与沟道区域103隔离开。半导体NMOS晶体管器件100的沟道区域103为注入硼的P型掺杂区域。在栅极107的侧壁上形成有间隙壁 108。在间隙壁108与栅极107的侧壁之间为偏移间隙壁层(offset spacer) 1090半导体 NMOS晶体管器件100的裸露硅表面上形成有自对准金属硅化物层105，所述裸露硅表面包括源极、漏极和栅极。目前，利用自对准金属硅化物(self-aligned silicide)工艺来形成金属硅化物，即在形成源极和漏极之后，利用溅射或沉积方法，形成一钴(Co)、钛(Ti)或镍 (Ni)等金属层覆盖在源极、漏极和栅极结构的上方，然后进行快速高温处理使金属与源极、 漏极和栅极结构中的硅反应，形成金属硅化物层105，来降低源极和漏极的薄层电阻(sheet resistance)。在现有的MOS制造技术中，往往在制造浅掺杂漏区(lightly dopeddrain, LDD) 时，使用间隙壁，以达到源极与漏极区与LDD区不同浓度的掺杂。接着，在已经制造的间隙壁的衬底上形成介电层，用来隔离器件与之后形成的金属互连层，并在介电层中形成接触孔等。在65nm或更小尺寸的技术中，为了使相邻栅极之间的间隙增大，以提高随后沉积的介电层的填充能力，需要在沉积介电层之前移除间隙壁。由于该移除过程可能会损坏邻近的结构，例如，金属硅化物层、栅极以及衬底，因此移除间隙壁在半导体制造工艺中是很关键的一步。图IB是现有技术移除间隙壁工艺流程中器件的剖视图。如图IB所示，将间隙壁108去除，在栅极107的侧壁上留下偏移间隙壁层109。在45nm技术中，偏移间隙壁层的材料通常是低温氧化物(LTO)，而形成间隙壁层的步骤则包括先形成一层较薄的氧化物层，然后再形成一层主要的间隙壁材料层，该层的材料通常为氮化硅。此时，间隙壁结构(偏移间隙壁层+间隙壁层)为氧化物-氧化物-氮化物型(LTO-Oxide-SiN，00N)，因此可以利用高选择比的干法刻蚀，去除氮化硅层，而使刻蚀停止在氧化物层中。上述干法刻蚀所使用的刻蚀气体例如是CH3F、氧气和惰性气体。然而，对于55nm技术来说，虽然间隙壁层结构与45nm基本相同，但是偏移间隙壁层则不同于45nm技术。55nm技术的偏移间隙壁层包括先沉积的一层氧化物层，以及随后沉积的一层氮化硅层。因此，间隙壁结构为氧化物-氮化物-氧化物-氮化物型 (Oxide-SiN-Oxide-SiN, 0Ν0Ν)。这时，如果仍利用45nm技术中通常采用的高选择比的刻蚀工艺，则刻蚀后会在栅极两侧留下孤立的墙，如图2所示。选择性刻蚀仅能去除氮化物，但不能去除氧化物，因此栅极202两侧会分别留下间隙壁层中的氧化层203和偏移间隙壁层中的氧化层204。因此，在55nm技术中急需一种能去除ONON型间隙壁结构且使金属硅化物层的损失最小的有效方法，从而使相邻栅极之间的间隙增大，以提高随后沉积的介电层的填充能力。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式
部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本发明提出一种去除间隙壁结构的方法，所述方法包括下列步骤在半导体衬底上形成栅极；在所述栅极的侧壁上依次形成偏移间隙壁层和间隙壁；进行离子注入，形成源极和漏极；在露出的源极、露出的漏极和栅极上形成金属硅化物层；以及通入同向的、无选择比的刻蚀气体对偏移间隙壁层和所述间隙壁进行刻蚀。根据本发明的一个方面，其特征在于，所述偏移间隙壁层包括氧化物层和氮化物层，所述间隙壁包括氧化物层和氮化物层。根据本发明的一个方面，其特征在于，所述刻蚀气体包括CF4、CHF3、CH2F2、NF3中的至少一种以及O2。根据本发明的一个方面，其特征在于，所述刻蚀气体包括CF4和02。根据本发明的一个方面，其特征在于，所述刻蚀气体还包括惰性气体。根据本发明的一个方面，其特征在于，所述惰性气体为氦气，其中所述氦气的流速为 O-IOOsccm0根据本发明的一个方面，其特征在于，所述CF4的流速为50-500SCCm，所述A的流速为 0_50sccmo根据本发明的一个方面，其特征在于，所述甲烷的流速为120-200sCCm，所述氧气的流速为25-35sccm。根据本发明的一个方面，其特征在于，所述甲烷与氧气的流速比为2-10。根据本发明的一个方面，其特征在于，所述甲烷与氧气的流速比为4-5。根据本发明的方法能有效去除ONON型间隙壁结构且使金属硅化物层的损失最小，使相邻栅极之间的间隙增大，从而提高了随后沉积的介电层的填充能力。
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，图IA是现有的NMOS半导体器件的剖视图；图IB是现有技术移除间隙壁工艺流程中器件的剖视图；图2是采用现有技术的方法对ONON型间隙壁刻蚀后的剖视图；图3A至图3D示出根据本发明实施例去除间隙壁流程中各个步骤的剖视图；图4为采用本发明的方法去除间隙壁结构后器件的TEM剖视图；图5是根据本发明实施例去除间隙壁的工艺流程图。
具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何去除ONON型间隙壁结构的。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。虽然下文以55nm技术的MOS晶体管为例来解释本发明所述的方法，然而使用该方法去除间隙壁的工艺可应用于任何MOS晶体管及M0SEFT。图3A至图3D示出根据本发明实施例去除间隙壁流程中各个步骤的剖视图。请参照图3A，先提供一半导体衬底301，该半导体衬底301可以包括但不限于以下所提到的材料，例如硅、绝缘体上硅(silicon on insulator, SOI)、绝缘体上层叠硅(stacked silicon on insulator, SS0I)、绝缘体上层叠锗化硅(stacked SiGe on insulator，S-SiGeOI)、绝缘体上锗化硅(SiGe oninsulator, SiGeOI)以及绝缘体上锗(Ge on insulator,GeOI)中的至少一种材料。在半导体衬底301上形成电极，例如栅极307。在半导体衬底301中形成有浅结源极延伸304A和浅结漏极延伸304B，在浅结源极延伸304A 和浅结漏极延伸304B之间隔着沟道区域303。可在沟道区域303上形成栅氧化物层306，以隔开栅极307与沟道区域303。栅极 307通常包含多晶硅。栅氧化物层306可由高介电常数的材料，例如二氧化硅所构成。随后，在栅极307的侧壁上形成间隙壁结构，该间隙壁结构包括在间隙壁308与偏移间隙壁层 309。虽然在图3A中未示出，但间隙壁308与偏移间隙壁层309都分别包含双层结构。具体地，间隙壁308包括先形成的一层较薄的氧化物层，以及随后形成的一层主要的间隙壁材料层，该层的材料通常为氮化硅。形成偏移间隙壁层309的步骤包括先以常用的薄膜沉积法形成一层氧化物层，例如二氧化硅层，然后以常用的薄膜沉积法形成一层氮化物层，例如氮化硅层。偏移间隙壁层309通常为L型，且厚度约在30-120埃之间。包括间隙壁308 与偏移间隙壁层309间隙壁结构为0Ν0Ν型。然后，请参照图;3B，在间隙壁308形成之后，可进一步进行离子注入工艺，将N型掺杂剂，例如砷、锑或磷等注入到半导体衬底301中，或者将P型掺杂剂，例如硼等注入到半导体衬底301中，来形成NMOS或PMOS器件300的源极302A和漏极302B。在完成源极302A和漏极302B的掺杂后，通常可对半导体衬底301进行退火或活化掺杂剂的热处理，以修复离子注入对晶格造成的损伤，并使掺杂剂向半导体衬底301内较深的区域扩散。接着，请参照图3C，在露出的源极302A、露出的漏极302B和栅极307上形成物质层，例如金属硅化物层305。利用自对准金属硅化物工艺来形成金属硅化物层305，即在形成源极和漏极之后，利用溅射或沉积方法，形成一钴(Co)、钛(Ti)或镍(Ni)等金属层覆盖在源极302A、漏极302B和栅极307的上方，然后进行快速高温处理(RTP)使金属与源极 302A、漏极302B和栅极307中的硅反应，形成金属硅化物层305。RTP温度可在700°C至 1000°C之间。最后，请参照图3D，通入同向的、无选择比的刻蚀气体对间隙壁结构进行刻蚀。该步骤需要进行同向的、无选择比的刻蚀，以去除ONON型的间隙壁结构，从而增大相邻栅极之间的间隙，提高随后沉积的介电层的填充能力。刻蚀气体包括CF4、CHF3、CH2F2, NF3中的至少一种以及O2，优选地包括CF4和02。根据本发明，在相同的工艺条件下，使用甲烷和氧气所组成的混合气体对氮化硅和氧化物的刻蚀速率仅相差约1 %，并且保持各向同性，因此为了使刻蚀过程同时满足刻蚀各向同性，且对氮化物和氧化物不具有选择比两个条件，优选地刻蚀气体包括甲烷和氧气。另外，还可以通入起到稀释作用和轰击作用的惰性气体， 例如氦气或氩气，优选地为氦气。其中，甲烷的流速可以是50-500sCCm，氧气的流速可以是 0-50sCCm，并且甲烷与氧气的流速比在2-10范围内效果较佳，在4-5范围内效果更佳。惰性气体的流速可以是Ο-lOOsccm，其中，sccm是标准状态下，也就是1个大气压、25摄氏度下每分钟1立方厘米(Icm3Aiin)的流量。反应腔室内的压力为20-100毫托，偏压功率为 0-300W，功率为200-1000W。根据本发明的一个优选实施例，反应腔室内的气压约为40-60 毫托，更优选地为50毫托；偏压功率约为200-500W，更优选地为250V ；功率为300-500W，更优选地为400W ；甲烷的流速则约为120-200sCCm，更优选地为150sCCm ；氧气的流速则约为 25-3kccm，更优选地为30sccm ；氦气的流速则约为5_30sccm，更优选地为lOsccm。刻蚀时间为50-150s，优选的时间为IOOs0图4为采用本发明的方法去除间隙壁结构后器件的TEM剖视图。如图4所示，经刻蚀后ONON型间隙壁结构基本被去除，仅留下小三角400在栅极两侧，于是，增大了相邻栅极之间的间隙。由于甲烷和氧气所组成的混合气体对氮化硅和氧化物的刻蚀速率基本相同，且各向同性，因此能够在刻蚀ONON型间隙壁结构的过程中同时去除氮化物和氧化物。另外，上述刻蚀工艺还能控制金属硅化物层的损失。因此，采用甲烷和氧气所组成的混合气体对间隙壁进行刻蚀能够解决现有技术无法刻蚀ONON型结构的难题，从而增大了间隙壁结构为 ONON型的器件中相邻栅极之间的间隙，进而提高了随后要沉积的介电层的填充能力。根据本发明方法还可应用于更复杂的结构，例如ONONON型等。图5的流程图示出了根据本发明实施例去除间隙壁的工艺流程。在步骤501中， 先提供一半导体衬底，在半导体衬底上形成栅极。在半导体衬底中形成有浅结源极延伸和浅结漏极延伸，在浅结源极延伸和浅结漏极延伸之间隔着沟道区域。可在沟道区域上形成栅氧化物层，以隔开栅极与沟道区域。随后，在栅极的侧壁上形成间隙壁结构，该间隙壁结构包括在间隙壁与偏移间隙壁层，该间隙壁结构为ONON型。在步骤502中，在间隙壁形成之后，可进一步进行离子注入工艺，来形成源极和漏极。在完成源极和漏极的掺杂后，通常可对半导体衬底进行退火或活化掺杂剂的热处理。在步骤503中，在露出的源极、露出的漏极和栅极上形成物质层，例如金属硅化物层。在步骤504中，通入同向的、无选择比的刻蚀气体对间隙壁结构进行刻蚀，以去除ONON型的间隙壁结构。刻蚀气体包括CF4、CHF3、CH2F2、 NF3中的至少一种以及O2，优选地包括CF4和02。另外，还可以通入起到稀释作用和轰击作用的惰性气体。具有根据如上所述实施例制造的间隙壁的半导体器件可应用于多种集成电路 (IC)中。根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、 同步DRAM (SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)、射频电路或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、 手机等各种电子产品中，尤其是射频产品中。本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
权利要求
1.一种去除间隙壁结构的方法，所述方法包括下列步骤 在半导体衬底上形成栅极；在所述栅极的侧壁上依次形成偏移间隙壁层和间隙壁； 进行离子注入，形成源极和漏极；在露出的源极、露出的漏极和栅极上形成金属硅化物层；以及通入同向的、无选择比的刻蚀气体对所述偏移间隙壁层和所述间隙壁进行刻蚀。
2.如权利要求1所述的方法，其特征在于，所述偏移间隙壁层包括氧化物层和氮化物层，所述间隙壁包括氧化物层和氮化物层。
3.如权利要求1所述的方法，其特征在于，所述刻蚀气体包括CF4、CHF3、CH2F2、NF3中的至少一种以及O2。
4.如权利要求3所述的方法，其特征在于，所述刻蚀气体包括CF4和02。
5.如权利要求1所述的方法，其特征在于，所述刻蚀气体还包括惰性气体。
6.如权利要求5所述的方法，其特征在于，所述惰性气体为氦气，其中所述氦气的流速为 O-IOOsccm0
7.如权利要求4所述的方法，其特征在于，所述CF4的流速为50-500SCCm，所述A的流速为 0_50sccmo
8.如权利要求7所述的方法，其特征在于，所述甲烷的流速为120-200Sccm，所述氧气的流速为25-35sccm。
9.如权利要求7或8所述的方法，其特征在于，所述甲烷与氧气的流速比为2-10。
10.如权利要求7或8所述的方法，其特征在于，所述甲烷与氧气的流速比为4-5。
全文摘要
本发明公开一种去除间隙壁结构的方法，所述方法包括下列步骤在半导体衬底上形成栅极；在所述栅极的侧壁上依次形成偏移间隙壁层和间隙壁；进行离子注入，形成源极和漏极；在露出的源极、露出的漏极和栅极上形成金属硅化物层；以及通入同向的、无选择比的刻蚀气体对所述偏移间隙壁层和所述间隙壁进行刻蚀。根据本发明的方法能有效去除ONON型间隙壁结构，使相邻栅极之间的间隙增大，从而提高了随后沉积的介电层的填充能力。
文档编号H01L21/336GK102194695SQ201010131819
公开日2011年9月21日 申请日期2010年3月15日 优先权日2010年3月15日
发明者孙武, 尹晓明, 赵林林, 韩宝东 申请人:中芯国际集成电路制造(上海)有限公司