专利名称:多晶硅存储器的利记博彩app
技术领域:
本发明涉及一种半导体存储器件,且特别涉及一种多晶硅存储器。
背景技术:
闪存以其便捷,存储密度高,可靠性好等优点成为非挥发性存储器中研究的热点。 从二十世纪八十年代第一个闪存产品问世以来,随着技术的发展和各类电子产品对存储的 需求,闪存被广泛用于手机,笔记本,掌上电脑和U盘等移动和通讯设备中,闪存为一种非 易变性存储器,其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开 关以达到存储数据的目的,使存储在存储器中的数据不会因电源中断而消失,而闪存为电 可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额,成为发展最快的 非挥发性半导体存储器,然而现有的闪存在迈向更高存储密度的时候,通过缩小器件尺寸 来提高存储密度将会面临很大的挑战。然而现有的闪存在迈向更高存储密度的时候,由于 受到编程电压的限制,通过缩小器件尺寸来提高存储密度将会面临很大的挑战,因而研制 高存储密度的闪存是闪存技术发展的重要推动力。传统的闪存在迈向更高存储密度的时 候,由于受到结构的限制,实现器件的编程电压进一步减小将会面临着很大的挑战。一般而言,闪存为分栅结构或堆叠栅结构或两种结构的组合。分栅式闪存由于其 特殊的结构,相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势,然而,目前 的现有技术中,分栅式闪存相对于堆叠栅闪存多了一个字线从而使得芯片的面积增加,另 夕卜,即使是共享字线的分栅式闪存,需在源极或者漏极施加较大的编程电压(一般大于3V) 才能实现对存储单元的编程,这就需要额外的在源极区域或者漏极区域增加高压管,从而 导致芯片面积的增加,不利于闪存存储密度的进一步提高。
发明内容
为了克服现有技术中通过缩小器件尺寸来提高存储密度遇到的问题,本发明提供了 一种体积小、存储容量大的存储器。为了实现上述目的,本发明提出一种多晶硅存储器,包括衬底和形成于所述衬底 内的第一漏极区、源极区和第二漏极区,所述源极区位于所述第一漏极区和所述第二漏极 区之间;分别从所述第一漏极区、所述源极区和所述第二漏极区引出的第一漏极、源极和第 二漏极;氮化硅层,位于所述源极之上,所述氮化硅层用于存储电荷;控制栅,位于所述氮 化硅层之上;第一选择栅,位于所述第一漏极和所述源极之间;第二选择栅,位于所述源极 和所述第二漏极之间。可选的,所述源极通过金属引线分别和所述第一漏极、所述第二漏极相连接。可选的,所述第一漏极、所述源极、所述第二漏极、所述控制栅、所述第一选择栅和 所述第二选择栅之间均用氧化物填充隔离。可选的,在对所述存储器进行读取操作时,所述第一选择栅上施加的电压为2. 5V,所述第二选择栅上施加的电压为0V,所述第一漏极和所述第二漏极上施加电压为0. 8V,所 述控制栅上施加电压为2. IV,所述源极施加电压为0V。可选的,在对所述存储器进行编程操作时,所述第一选择栅上施加的电压为2. 5V, 所述第二选择栅上施加的电压为0V,所述第一漏极和所述第二漏极上施加电压为10V,所 述控制栅上施加电压为10V,所述源极施加电压为5V。可选的,在对所述存储器进行擦除操作时,所述第一选择栅、所述第二选择栅、所述第一漏极、源极和所述第二漏极上施加的电压均为6V,所述控制栅上施加的电压为-5V。由于采用了上述技术方案,与现有技术相比,本发明多晶硅存储器具有以下优点 本发明提供的闪存结构中两个漏极共用一个源极,与通用的CMOS工艺兼容,能够在不改变 工艺制程技术的情况下通过改变存储器的内部结构,减小存储器的体积,即能够有效的减 小存储器的尺寸。
图1为本发明多晶硅存储器的结构示意图。
具体实施例方式下面,结合附图对本发明做进一步的说明。首先,请参考图1,图1为本发明多晶硅存储器的结构示意图,从图上可以看出,本 发明多晶硅存储器包括衬底11和形成于所述衬底11内的第一漏极区12、源极区13和第二 漏极区14,所述源极区13位于所述第一漏极区12和所述第二漏极区14之间,分别从所述 第一漏极区12、所述源极区13和所述第二漏极区14引出的第一漏极15、源极10和第二漏 极16,第一漏极区12、源极区13和第二漏极区14是通过对衬底11进行掺杂形成的;氮化 硅层19,位于所述源极10之上,所述氮化硅层19是作为浮栅使用,用于存储电荷,实际制 作过程中,是刻蚀出一浅沟槽,然后在该浅沟槽中填满氮化硅,从而形成图1中的氮化硅层 19 ;控制栅20,位于所述氮化硅层19之上,从图上来看,氮化硅层19位于控制栅20和源极 10之间;第一选择栅17,位于所述第一漏极15和所述源极10之间;第二选择栅18,位于所 述源极10和所述第二漏极16之间。所述源极10通过金属引线分别和所述第一漏极15、所 述第二漏极16相连接,当他们相互之间有电势差时,引线中便会有电流流过。所述第一漏 极15、所述源极10、所述第二漏极16、所述控制栅20、所述第一选择栅17和所述第二选择 栅18之间均用氧化物21填充隔离,主要是为了防止导电,保证相互之间的绝缘。实际操作时,为了对存储器进行编程化,因此必须向氮化硅层19注入电子,所述 第一选择栅17上施加的电压为2. 5V,所述第二选择栅18上施加的电压为0V,所述第一漏 极15和所述第二漏极16上施加电压为10V,所述控制栅20上施加电压为10V,所述源极13 施加电压为5V。在对所述存储器进行读取操作时,所述第一选择栅17上施加的电压为2. 5V,所 述第二选择栅18上施加的电压为0V,所述第一漏极15和所述第二漏极16上施加电压为 0. 8V,所述控制栅20上施加电压为2. IV,所述源极13施加电压为0V。在对所述存储器进行擦除操作时,所述第一选择栅17、所述第二选择栅18、所述 第一漏极15、源极13和所述第二漏极16上施加的电压均为6V,所述控制栅20上施加的电压为-5V。 虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明。本发明所述技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因 此,本发明的保护范围当视权利要求书所界定者为准。
权利要求
一种多晶硅存储器,其特征在于包括衬底和形成于所述衬底内的第一漏极区、源极区和第二漏极区,所述源极区位于所述第一漏极区和所述第二漏极区之间;分别从所述第一漏极区、所述源极区和所述第二漏极区引出的第一漏极、源极和第二漏极;氮化硅层,位于所述源极之上,所述氮化硅层用于存储电荷;控制栅,位于所述氮化硅层之上;第一选择栅,位于所述第一漏极和所述源极之间;第二选择栅,位于所述源极和所述第二漏极之间。
2.根据权利要求1所述的多晶硅存储器,其特征在于所述源极通过金属引线分别和 所述第一漏极、所述第二漏极相连接。
3.根据权利要求1所述的多晶硅存储器,其特征在于所述第一漏极、所述源极、所述 第二漏极、所述控制栅、所述第一选择栅和所述第二选择栅之间均用氧化物填充隔离。
4.根据权利要求1所述的多晶硅存储器,其特征在于在对所述存储器进行读取操作 时,所述第一选择栅上施加的电压为2. 5V,所述第二选择栅上施加的电压为0V,所述第一 漏极和所述第二漏极上施加电压为0. 8V,所述控制栅上施加电压为2. IV,所述源极施加电 压为0V。
5.根据权利要求1所述的多晶硅存储器,其特征在于在对所述存储器进行编程操作 时,所述第一选择栅上施加的电压为2. 5V,所述第二选择栅上施加的电压为0V,所述第一 漏极和所述第二漏极上施加电压为10V,所述控制栅上施加电压为10V,所述源极施加电压 为5V。
6.根据权利要求1所述的多晶硅存储器,其特征在于在对所述存储器进行擦除操作 时,所述第一选择栅、所述第二选择栅、所述第一漏极、源极和所述第二漏极上施加的电压 均为6V,所述控制栅上施加的电压为-5V。
全文摘要
本发明提供一种多晶硅存储器,包括衬底和形成于所述衬底内的第一漏极区、源极区和第二漏极区,所述源极区位于所述第一漏极区和所述第二漏极区之间;分别从所述第一漏极区、所述源极区和所述第二漏极区引出的第一漏极、源极和第二漏极;氮化硅层,位于所述源极之上,所述氮化硅层用于存储电荷;控制栅,位于所述氮化硅层之上;第一选择栅,位于所述第一漏极和所述源极之间;第二选择栅,位于所述源极和所述第二漏极之间。本发明提供的存储器结构设计巧妙,能够有效的减小存储器的尺寸。
文档编号H01L27/115GK101800226SQ20101012372
公开日2010年8月11日 申请日期2010年3月12日 优先权日2010年3月12日
发明者顾靖 申请人:上海宏力半导体制造有限公司