专利名称：非挥发性存储单元的利记博彩app
技术领域：
本发明是有关于一种半导体存储单元，且特别是有关于一种具有埋入式通道的非 挥发性存储单元。
背景技术：
非挥发性记忆体例如为可抹除可程式化化唯读记忆体(Erasab 1 eProgrammab 1 e ROMs, EPROMs)、可电除可程式化化唯读记忆体(ElectricallyErasable Programmable ROMs, EEP匪s)以及快闪可电除可程式化唯读记忆体(Flash Electrically Erasable Programmable ROMs, Flash EEPROMs)，其资料储存是基于捕捉电荷到电荷储存元件。随着 对于单位面积上，半导体记忆储存容量的要求提高，改良当前技术以生产可以储存不只一 个位元的存储单元。因此，所提出的存储单元具有多重起始电压层次。在此种存储单元，对 于电荷，相对应存在有一存储单元的起始电压。 然而，在执行几次程式化-抹除过程的循环后，对于存储单元必然会有载子滞 留在多重电荷储存元件中。此外，在执行几次程式化-抹除过程的循环后，热电子(Hot electron)或热电洞(Hot holes)的射入位置并不容易控制。因此，射入电荷载子到多重电 荷储存元件的起始电压会被残余电荷极剧的影响。因此，存储单元的起始电压分布变得广 之又广，甚至漂移开。此外，第二位元效应更影响存储单元的表现。
发明内容
因此，本发明的目的就是在提供一种非挥发性存储单元，其能够改善对于第二位 元效应以及残留载子影响的抵抗能力。此外，根据本发明，也可增进非挥发性存储单元的程 式化-抹除表现。 为达到上述和其他优点，以及符合本发明的目的，依照本发明的实施例所述的一 非挥发性存储单元，包括具有第一导电型的一基底，一栅极结构，具有第二导电型的至少 二源极/漏极区，以及具有第二导电型的一埋入式通道区。栅极结构配置于基底上，且栅极 结构包括一个氧化硅/氮化硅/氧化硅层和一控制栅极，其中氧化硅/氮化硅/氧化硅层 配置于基底上，且氧化硅/氮化硅/氧化硅层直接接触基底。而控制栅极配置于氧化硅/ 氮化硅/氧化硅层上，此外，二源极/漏极区配置于栅极结构两旁的基底中。埋入式通道区 配置于源极/漏极区间的基底中并与氧化硅/氮化硅/氧化硅层接触，其中埋入式通道区 与源极/漏极区隔离。 在本发明中，当第一导电型为P型时，第二导电型为N型。另一方面，当第一导电型 为N型时，第二导电型为P型。同时，埋入式通道区的掺质浓度约为5 X 1015 5 X 1017atomS/ cm3而源极/漏极区的掺质浓度约为1 X 102° 1 X 1021atoms/cm3。
3
由于埋入式通道区为形成在源极/漏极区间的基底中并与栅极结构接触，且与源 极/漏极区隔离，增加了介于基底与埋入式通道区间的接合电场，因此增加了程式化_抹除 过程的效率。此外，由于介于基底与埋入式通道区间增强的接合，此介于源极/漏极区间的 通道位能被介于埋入式通道区与源极/漏极区间的相对高电场所控制。因此，即使在执行 多次程式化_抹除过程后，非挥发性存储单元对于残留载子变得更不敏感，而非挥发性存 储单元起始电压的分布也能良好的维持住，也增加了非挥发性存储单元抵抗第二位元效应 的能力。 为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例， 并配合所附图式，作详细说明如下。
图1所示为本发明的较佳实施例的一种非挥发性存储单元的剖视图。 图2A至2D依序绘示为本发明的较佳实施例的一种非挥发性存储单元的制造方法
的制程剖视图。 100、200 :基底 102:埋入式通道区 104 :多重电荷储存结构 106:控制栅极 107:栅极结构 110:源极/漏极区 202 :掺杂区 202a:埋入式通道区 204:介电层结构 204a :多重电荷储存结构 206:导电层 206a :控制栅极 207 :栅极结构 208 :离子植入制程 210:源极/漏极区
具体实施例方式
图1所示为本发明的较佳实施例的一种非挥发性存储单元的剖面图。如图1所示， 根据本发明的较佳实施例的一种非挥发性存储单元包括一基底ioo，其具有第一导电型， 一栅极结构107，其包括一多重电荷储存结构104和一控制栅极106，至少二源极/漏极区 110，其具有第二导电型，以及一埋入式通道区102，其具有第二导电型。尤其是，当第一导电 型为P型时，第二导电型为N型。具有P型的基底100，例如以植入含硼掺质、硼(BJ、二氟 化硼或铟在基底中所形成。另一方面，当第一导电型为N型时，第二导电型为P型。具有N 型的基底100，例如以植入磷、砷或锑在基底中而形成。 特别是，在基底100上配置多重电荷储存结构104，而在多重电荷储存结构104上配置控制栅极106。特别要注意的是，多重电荷储存结构例如为由氧化硅/氮化硅/氧化 硅层所构成的栅极介电层。接着，在栅极结构区107两旁的基底100中配置源极/漏极区 110。然后，在栅极结构107下的源极/漏极区110间的基底100中，配置一埋入式通道区 102，其中埋入式通道区102与源极/漏极区110隔离。当第一导电型为N型以及第二导电 型为P型时，埋入式通道区102例如以植入含硼掺质、硼(Bn) 、二氟化硼或铟来形成。当第 一导电型为P型以及第二导电型为N型时，埋入式通道区102例如以植入砷、磷或锑来形 成。接着，当第一导电型为N型以及第二导电型为P型时，源极/漏极区110例如以植入含 硼掺质、硼(Bn)、二氟化硼或铟来形成。当第一导电型为P型以及第二导电型为N型时，源 极/漏极区110例如以植入砷、磷或锑来形成。 此外，埋入式通道区的掺质浓度约为5X10" 5X10"atoms/cn^而源极/漏极区 的掺质浓度约为1 X 1020 1 X 1021atoms/cm3。 由于埋入式通道区102具有与基底100不同的第二导电型，因此加强了介于埋入 式通道区102与基底100间的接合电场。所以因此，介于源极/漏极区110间的接合电场 控制了介于源极/漏极区110间的通道电位。如此一来，即使经过执行多次的程式化一抹 除过程后，改善非挥发性存储单元抵抗第二位元效应的能力，且非挥发性存储单元对于在 多重电荷储存结构中的残留载子变得更不敏感，因此，非挥发性存储单元起始电压的分布 曲线将不会衰退或变宽。 图2A至2D依序绘示为本发明的较佳实施例的一种非挥发性存储单元的制造方法 的制程剖视图。如图2A所示，提供具有第一导电型的一基底200，在基底200中靠近基底 200的表面，形成具有第二导电型的一掺杂区202。形成掺杂区202的方法包括执行以植入 掺质到基底200中的一离子植入制程步骤。特别要注意的是，当第一导电型为P型时，第二 导电型为N型。另一方面，当第一导电型为N型时，第二导电型为P型。特别是，掺杂区202 的掺质浓度约为5 X 1015 5 X 10"atoms/cm3。此外，当第一导电型为P型以及第二导电型 为N型时，掺杂区202例如以植入砷、磷或锑来形成。再者，当第一导电型为N型以及第二 导电型为P型时，掺杂区202例如以植入含硼掺质、硼(Bu) 、二氟化硼或铟来形成。
然后，如图2B所绘示，在基底200依序形成介电层结构204和导电层206，介电层 结构204例如是一个氧化硅/氮化硅/氧化硅层，而导电层例如是多晶硅。
如图2C所示，在基底200上分别图案化导电层206和介电层结构204以形成控制 栅极206a和多重电荷储存结构204a。尤其是，控制栅极206a和多重电荷储存结构204a共 同形成一栅极结构207。然后，縮小掺杂区202(图2B所绘示)以成为在栅极结构207下 的基底200中的一埋入式通道区202a。特别是，縮小掺杂区202的方法包括执行一离子植 入制程208以植入多数个具有第一导电型的掺质到基底200中。在基底的掺杂浓度约为 5X 1015 5X 10"atoms/cm 而植入能量约为20 50仟电子伏特。之后，当第一导电型为 P型以及第二导电型为N型时，掺质例如为含硼掺质、硼(Bn)、二氟化硼或铟。接着，当第一 导电型为N型以及第二导电型为P型时，掺质例如为砷、磷或锑。 如图2D所示，在邻近栅极结构207的基底200中，形成至少二源极/漏极区210， 其中源极/漏极区210与埋入式通道区202a隔离。 此外，源极/漏极区210可以例如是以执行一离子植入制程来形成，其植入能量约 为5 30仟电子伏特，而源极/漏极区的掺质浓度约为1 X 102° 1 X 1021atomS/Cm3。又，当第一导电型为N型以及第二导电型为P型时，源极/漏极区210例如以植入含硼掺质、硼 (Bn)、二氟化硼或铟来形成。当第一导电型为P型以及第二导电型为N型时，源极/漏极区 210例如以植入砷、磷或锑来形成。 由于埋入式通道区202a为形成在源极/漏极区210间的基底200中，且与源极 /漏极区210隔离，因此增加了介于基底与埋入式通道区间的接合电场，如此增加了程式 化_抹除过程的效率，而以通道热电子和能带到能带穿遂热电洞方式的射入能力相对提 升。此外，由于增强介于埋入式通道区202a与基底200间的接合，因此介于源极/漏极区 210间的通道位能被介于埋入式通道区202a与源极/漏极区210间的相对高电场所控制。 因此，即使在执行多次程式化_抹除过程后，非挥发性存储单元对于残留载子变得更不敏 感，而非挥发性存储单元起始电压的分布也能良好的维持住。也增加了非挥发性存储单元 抵抗第二位元效应的能力。 虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技 艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围 当视权利要求书所界定者为准。
权利要求
一种非挥发性存储单元，其特征在于其包括一基底，具有一第一导电型；一栅极结构，配置于基底上，该栅极结构包括一个氧化硅/氮化硅/氧化硅层，配置于该基底上且该氧化硅/氮化硅/氧化硅层直接接触该基底；和一控制栅极，配置于该氧化硅/氮化硅/氧化硅层上；至少二源极/漏极区，具有一第二导电型，配置于该栅极结构两旁的该基底中；以及一埋入式通道区，具有该第二导电型，配置于该些源极/漏极区间的该基底中并与该氧化硅/氮化硅/氧化硅层接触，其中该埋入式通道区与该些源极/漏极区隔离。
2. 根据权利要求1所述的非挥发性存储单元，其特征在于其中当该第一导电型为P型 时，该第二导电型为N型。
3. 根据权利要求1所述的非挥发性存储单元，其特征在于其中当该第一导电型为N型 时，该第二导电型为P型。
4. 根据权利要求1所述的非挥发性存储单元，其特征在于其中当该第一导电型为N型 以及该第二导电型为P型时，该埋入式通道区为一掺杂区，其掺质为硼、二氟化硼或铟。
5. 根据权利要求1所述的非挥发性存储单元，其特征在于其中当该第一导电型为P型 以及该第二导电型为N型时，该埋入式通道区为一掺杂区，其掺质为砷、磷或锑。
6. 根据权利要求1所述的非挥发性存储单元，其特征在于其中当该第一导电型为N型 以及该第二导电型为P型时，该些源极/漏极区为一掺杂区，其掺质为硼、二氟化硼或铟。
7. 根据权利要求1所述的非挥发性存储单元，其特征在于其中当该第一导电型为P型 以及该第二导电型为N型时，该些源极/漏极区为一掺杂区，其掺质为砷、磷或锑。
全文摘要
一种非挥发性存储单元，包括具有第一导电型的一基底，一栅极结构，具有第二导电型的至少二源极/漏极区，以及具有第二导电型的一埋入式通道区。栅极结构配置于基底上，所述栅极结构包括一个配置于基底上且直接接触基底的氧化硅/氮化硅/氧化硅层，和配置于氧化硅/氮化硅/氧化硅层上的一控制栅极。而源极/漏极区配置于栅极结构两旁的基底中。另外，埋入式通道区配置在源极/漏极区间的基底中并与所述氧化硅/氮化硅/氧化硅层接触，其中埋入式通道区与源极/漏极区隔离。
文档编号H01L29/792GK101777563SQ201010111298
公开日2010年7月14日 申请日期2005年5月11日 优先权日2005年5月11日
发明者刘慕义, 金锺五 申请人:旺宏电子股份有限公司