专利名称：沟槽侧壁为(110)面的沟槽pmos的制备方法
技术领域：
本发明涉及一种沟槽PMOS的制备方法，具体涉及一种具垂直沟槽的沟槽型MOS器 件的制备方法。
背景技术：
在现有沟槽MOSFET器件中(见图1)，沟槽型PMOS的制备多将沟槽侧壁设计为 (100)面。因沟槽侧壁为(110)面的沟槽PMOS的器件栅氧与侧壁的界面态密度远比侧壁 为(100)面的高，使得阈值电压较高，无法满足实际应用的需要。因此，业界普遍只用设计 沟槽侧壁为(100)面的沟槽PMOS的制备。但是，PMOS中多数载流子空穴沿(110)晶面的 迁移率远高于其沿(Iio)晶面的迁移率。因此如果沟槽侧壁为(110)面的沟槽PMOS的器 件阈值电压能够降下来，在其它器件参数相同的情况下其通态电阻可以比同样尺寸沟槽侧 壁为(100)的PMOS小很多，从而可以在器件性能相同的情况下大大减小器件的尺寸。
发明内容
本发明所要解决的技术问题是提供一种沟槽侧壁为(110)面的沟槽PMOS的制备 方法，它可以有效的降低沟槽型PMOS的阈值电压。为解决上述技术问题，本发明的沟槽侧壁为(110)面的沟槽PMOS的制备方法，为 在通过光刻工艺在衬底上定义沟槽图形时，使刻蚀后的沟槽侧壁面为(110)晶面；而在刻 蚀形成沟槽之后，在沟槽内壁注入氮离子；之后在沟槽内壁生长栅氧。本发明可以达到的技术效果是通过在沟槽侧壁为(110)面的PMOS器件中，生长 栅氧前对沟槽内壁进行氮注入，可大大降低栅氧和沟槽侧壁间的界面态，从而有效降低沟 槽PMOS器件的阈值电压，使得在性能相同的情况下器件尺寸大大减小、成本大大降低。
下面结合附图和具体实施方式
对本发明作进一步详细的说明图1为传统的沟槽MOS器件的结构示意图；图2为实施本发明的方法所制备的沟槽MOS器件的结构示意图；图3为本发明的方法中沟槽刻蚀后的结构示意图；图4为本发明的方法中氮注入的示意图；图5为本发明的方法中栅形成之后的结构示意图。
具体实施例方式本发明的沟槽侧壁为(110)面的沟槽PMOS的制备方法，该MOS器件所用的衬底 面为(100)晶面，而沟槽的侧壁面设计为(110)面，在通过光刻工艺在衬底上定义沟槽图 形时，使刻蚀后的沟槽侧壁面为(110)晶面；而在刻蚀形成沟槽之后，在沟槽内壁注入氮离 子；之后在注入氮离子的沟槽内壁生长栅氧。注入的氮离子使得沟槽侧壁与栅氧界面的悬浮键大大减小，从而使得界面态大大减小，阈值电压因此减小并容易被精确控制。PMOS多 数载流子空穴沿(110)晶面的迁移率远比沿110)晶面的迁移率的高，使得相同尺寸其它器 件性能相同的情况下以(110)为沟槽侧壁的PMOS通态电阻远小于以(100)为沟槽侧壁的 PMOS通态电阻。因此在通态电阻和其它器件性能相同的情况下，本发明制备的沟槽PMOS的 尺寸比传统沟槽PMOS大大减小。具体的制备流程为1)选取表面为(100)晶面的衬底，使衬底缺口(notch)方向为(110)；光刻时，使 沟槽延伸方向顺着notch方向，如图2所示的虚线为沟槽侧壁，两虚线间为所要刻蚀形成沟 槽的位置，这样设置使得刻蚀衬底后的沟槽侧壁面为(110)晶面。采用标准工艺刻蚀形成 沟槽(见图3)；2)接着进行氮离子注入到晶面方向为(110)的沟槽侧壁和沟槽底部(见图4)。 氮注入步骤中，氮离子注入能量为=IKev 200Kev，注入时离子束与衬底垂直轴的夹角范 围为1 85°。注入之后还可进行退火处理，退火处理的温度为300 1200°C，处理时间 为1秒-10小时。3)而后进行常规的栅氧生长，多晶硅淀积和回刻形成栅(见图幻，以及体区注入、 源区注入和后续金属化工艺，最终形成如图1所示的沟槽型PMOS晶体管结构。本发明的方法，将沟槽侧壁设置为(110)面，加上在栅氧生长之间对沟槽内壁进 行氮注入，可使最终PMOS器件的界面态密度减少，同时还保留了(110)晶面高空穴迁移率 的优点。经试验证明，能有效降低了 PMOS器件的阈值电压，足以满足实际应用。
权利要求
1 一种沟槽侧壁为(110)面的沟槽PMOS的制备方法，其特征在于在通过光刻工艺在 衬底上定义沟槽图形时，使刻蚀后的沟槽侧壁面为(110)晶面；而在刻蚀形成沟槽之后，在 所述沟槽内壁注入氮离子；之后在所述沟槽内壁生长栅氧。
2.根据权利要求1所述的制备方法，其特征在于所述衬底的缺口方向为(110)。
3.根据权利要求1所述的制备方法，其特征在于所述氮注入步骤中，氮离子注入能量 为=IKev 200Kev，注入时离子束与衬底垂直轴的夹角范围为1 85°。
4.根据权利要求1所述的制备方法，其特征在于还包括在注入后进行退火处理的步 骤，所述退火处理的温度为300 1200°C，处理时间为1秒-10小时。
全文摘要
本发明公开了一种沟槽侧壁为(110)面的沟槽PMOS的制备方法，其为在通过光刻工艺在衬底上定义沟槽图形时，使刻蚀后的沟槽侧壁面为(110)晶面；而在刻蚀形成沟槽之后，在所述沟槽内壁注入氮离子；之后在所述沟槽内壁生长栅氧。本发明的方法能有效降低PMOS器件的阈值电压，使其达到应用要求。
文档编号H01L29/04GK102130005SQ20101002733
公开日2011年7月20日 申请日期2010年1月20日 优先权日2010年1月20日
发明者李冰, 金勤海 申请人:上海华虹Nec电子有限公司