专利名称：一种可提高栅氧可靠性的ldmos器件及其制造方法
技术领域：
本发明涉及半导体制造领域，尤其涉及一种可提高栅氧可靠性的LDMOS器件及其 制造方法。
背景技术：
横向扩散金属氧化物半导体(Laterally Diffused Metal OxideSemiconductor ; 简称L匿OS)器件具有工作电压高、工艺相对简单、易于与其它工艺兼容等优点，因而常应 用于高压集成电路。L匿OS器件利用轻掺杂的漂移区替代一般MOS重掺杂的漂移区，轻掺杂 的漂移区可承受加在漏极的大部分压降，使器件具有较高的击穿电压。
参见图l，其显示了现有技术中LDMOS器件的组成结构示意图，如图所示，现有技 术中的LDMOS器件包括硅衬底10、外延阱层11、漂移区12、源极阱13、源极14、栅极15及其 侧墙16、漏极17和基极18。该栅极15和该外延阱层11依次层叠在该硅衬底10上，该漂 移区12和该源极阱13设置在该外延阱层11中且位于栅极15两侧，该漂移区12的一侧末 端位于栅极侧墙16覆盖范围内，该源极14和基极18设置在该源极阱13中，该漏极17设 置在该漂移区12中。源极14、栅极15和漏极17上还分别制作有源极金属硅化物14'、栅 极金属硅化物15'和漏极金属硅化物17'。该源极阱13 —侧位于栅极15及其侧墙16覆盖 范围内，该漏极17通过浅沟槽隔离结构19与外延阱层11隔离，该基极18设置在两浅沟槽 隔离结构19间且通过一侧的浅沟槽隔离结构19与源极14隔离。 通常使用的LDMOS为N沟道LDMOS，其硅衬底10、外延阱层11、漂移区12和源极阱 13的掺杂类型分别为P型掺杂、P型轻掺杂、N型轻掺杂和P型掺杂，该源极14、栅极15、漏 极17和基极18的掺杂类型分别为N型重掺杂、N型重掺杂、N型重掺杂和P型重掺杂；其 中，该漂移区12的掺杂浓度范围为4X10"至6X10"离子/平方厘米。
当该L匿OS为P沟道L匿OS时，该硅衬底10、外延阱层11、漂移区12和源极阱13 的掺杂类型分别为P型掺杂、N型轻掺杂、P型轻掺杂和N型掺杂，该源极14、栅极15、漏极 17和基极18的掺杂类型分别为P型重掺杂、P型重掺杂、P型重掺杂和N型重掺杂。
上述现有技术中L匿OS器件的制造方法包括以下步骤(1)、提供具有外延阱层的 硅衬底；(2)、进行离子注入工艺形成源极阱；(3)、沉积氧化层和多晶硅层并通过光刻和刻 蚀工艺形成栅极，在沉积多晶硅层的同时可通入杂质气体进行掺杂；(4)、进行离子注入工 艺形成漂移区；(5)、沉积氧化层并通过刻蚀工艺形成栅极侧墙；(6)、分别进行离子注入工 艺形成源极、漏极和基极。 现有技术中漂移区12与栅极15相邻一侧的杂质浓度较高导致LDMOS器件工作时 两者间的电场强度较高，如此将会大大增加栅极漏电或击穿的几率，栅氧的可靠性将相应 降低。 因此，如何提供一种可提高栅氧可靠性的U)MOS器件及其制造方法来降低栅极与 漂移区相邻区域的电场强度，从而有效提高栅氧的可靠性，已成为业界亟待解决的技术问 题。
发明内容
本发明的目的在于提供一种可提高栅氧可靠性的U)M0S器件及其制造方法，通过 所述器件及方法可降低栅极与漂移区相邻区域的电场强度，从而有效提高栅氧的可靠性。
本发明的目的是这样实现的一种可提高栅氧可靠性的U)M0S器件，包括硅衬底、 外延阱层、漂移区、源极阱、源极、栅极及其侧墙、漏极和基极，该栅极和该外延阱层依次层 叠在该硅衬底上，该漂移区和该源极阱设置在该外延阱层中且位于栅极两侧，该源极和基 极设置在该源极阱中，该漏极设置在该漂移区中，其中，该漂移区包括位于栅极侧墙覆盖范 围内的第一漂移单元和位于栅极及其侧墙覆盖范围外的第二漂移单元，该第一漂移单元的 掺杂浓度小于该第二漂移单元。 在上述的可提高栅氧可靠性的LDM0S器件中，该LDM0S器件为N沟道器件，该硅衬 底、外延阱层、漂移区和源极阱的掺杂类型分别为P型掺杂、P型轻掺杂、N型轻掺杂和P型 掺杂，该源极、栅极、漏极和基极的掺杂类型分别为N型重掺杂、N型重掺杂、N型重掺杂和P 型重掺杂。 在上述的可提高栅氧可靠性的U)M0S器件中，该第一漂移单元的掺杂浓度范围为 3X 1011至5X 1011离子/平方厘米，该第二漂移单元的掺杂浓度范围为4X 1012至6X 1012 离子/平方厘米。 在上述的可提高栅氧可靠性的LDMOS器件中，该LDMOS器件为P沟道器件，该硅衬 底、外延阱层、漂移区和源极阱的掺杂类型分别为P型掺杂、N型轻掺杂、P型轻掺杂和N型 掺杂，该源极、栅极、漏极和基极的掺杂类型分别为P型重掺杂、P型重掺杂、P型重掺杂和N 型重掺杂。 在上述的可提高栅氧可靠性的LDMOS器件中，该源极阱一侧位于栅极及其侧墙覆 盖范围内，该源极与基极间通过浅沟槽隔离结构隔离，该漏极位于该第二漂移单元远离栅 极的一侧。 本发明还提供一种上述的可提高栅氧可靠性的U)MOS器件的制造方法，包括以下 步骤a、提供具有外延阱层的硅衬底；b、进行离子注入工艺形成源极阱；C、沉积氧化层和 多晶硅层并通过光刻和刻蚀工艺形成栅极；d、进行离子注入工艺在漂移区形成第一漂移 单元；e、沉积氧化层并通过刻蚀工艺形成栅极侧墙；f、进行离子注入工艺形成第二漂移单 元；g、分别进行离子注入工艺形成源极、漏极和基极。 在上述的可提高栅氧可靠性的LDMOS器件的制造方法中，步骤b、 d和f中的离子 注入工艺分别为P型轻掺杂、N型轻掺杂和N型轻掺杂，步骤g中的针对源极、漏极和基极 的离子注入工艺分别为N型重掺杂、N型重掺杂和P型重掺杂；在步骤d中，离子注入工艺 的掺杂浓度范围为3X 1011至5X 1011离子/平方厘米；在步骤f中，该第二漂移单元的掺 杂浓度范围为4X 1012至6X 1012离子/平方厘米。 在上述的可提高栅氧可靠性的LDMOS器件的制造方法中，步骤d和f中离子注入 工艺所使用的光罩相同。 在上述的可提高栅氧可靠性的LDMOS器件的制造方法中，步骤b、 d和f中的离子 注入工艺分别为N型轻掺杂、P型轻掺杂和P型轻掺杂，步骤g中的针对源极、漏极和基极 的离子注入工艺分别为P型重掺杂、P型重掺杂和N型重掺杂。
与现有技术中漂移区仅包括较高杂质浓度的一个单元，从而造成其与栅极相邻区域的电场强度较高进而造成栅氧可靠性较低相比，本发明中的漂移区包括位于栅极侧墙覆盖范围内的第一漂移单元和位于栅极及其侧墙覆盖范围外的第二漂移单元，该第一漂移单元的掺杂浓度小于该第二漂移单元，从而有效降低了漂移区与栅极相邻区域的电场强度，大大提高了栅氧的可靠性。
本发明的可提高栅氧可靠性的LDM0S器件及其制造方法由以下的实施例及 附图给出。 图1为现有技术的可提高栅氧可靠性的U)MOS器件的组成结构示意图； 图2为本发明的可提高栅氧可靠性的L匿OS器件的组成结构示意图； 图3为本发明的可提高栅氧可靠性的U)MOS器件制造方法的流程图； 图4至图11分别为完成图3中步骤S30至S37后功率MOS的剖视结构示意图。
具体实施例方式
以下将对本发明的可提高栅氧可靠性的L匿OS器件及其制造方法作进一步的详细描述。 参见图2，其显示了本发明的可提高栅氧可靠性的U)MOS器件的组成结构示意图，如图所示，本发明的可提高栅氧可靠性的U)MOS器件包括硅衬底10、外延阱层11、漂移区12'、源极阱13、源极14、栅极15及其侧墙16、漏极17和基极18，所述栅极15和所述外延阱层11依次层叠在所述硅衬底10上，所述漂移区12'和所述源极阱13设置在所述外延阱层11中且位于栅极15两侧，所述源极14和基极18设置在所述源极阱13中，所述漏极17设置在所述漂移区12'中。源极14、栅极15和漏极17上还分别制作有源极金属硅化物14'、栅极金属硅化物15'和漏极金属硅化物17'。 所述漂移区12'包括位于栅极侧墙16覆盖范围内的第一漂移单元120'和位于栅极15及其侧墙16覆盖范围外的第二漂移单元121'，所述第一漂移单元120'的掺杂浓度小于所述第二漂移单元121'。所述源极阱13 —侧位于栅极15及其侧墙16覆盖范围内，所述漏极17通过浅沟槽隔离结构19与外延阱层11隔离，所述基极18设置在两浅沟槽隔离结构19间且通过一侧的浅沟槽隔离结构19与源极14隔离。所述漏极17位于所述第二漂移单元121'远离栅极15的一侧。 在本发明的可提高栅氧可靠性的L匿0S器件的第一实施例中，所述L匿0S器件为N沟道器件，所述硅衬底10、外延阱层11、漂移区12和源极阱13的掺杂类型分别为P型掺杂、P型轻掺杂、N型轻掺杂和P型掺杂，所述源极14、栅极15、漏极17和基极18的掺杂类型分别为N型重掺杂、N型重掺杂、N型重掺杂和P型重掺杂；其中，所述第一漂移单元的掺杂浓度范围为3X 1011至5X 1011离子/平方厘米，所述第二漂移单元的掺杂浓度范围为4X 1012至6X10"离子/平方厘米。 在本发明的可提高栅氧可靠性的L匿0S器件的第二实施例中，所述L匿0S器件为P沟道器件，所述硅衬底10、外延阱层11、漂移区12和源极阱13的掺杂类型分别为P型掺杂、N型轻掺杂、P型轻掺杂和N型掺杂，所述源极、栅极、漏极和基极的掺杂类型分别为P型
5重掺杂、P型重掺杂、P型重掺杂和N型重掺杂。 参见图3，其为本发明的可提高栅氧可靠性的U)MOS器件制造方法的流程图，如图所示，本发明的可提高栅氧可靠性的LDM0S器件制造方法首先进行步骤S30，提供具有外延阱层的硅衬底。 参见图4，其显示了步骤S30所提供的硅衬底的结构，如图所示，硅衬底10上沉积有外延阱层11。所述硅衬底10通常为P型，在本发明的可提高栅氧可靠性的U)MOS器件制造方法的第一和第二实施例中，所述外延阱层11分别为P型轻掺杂和N型轻掺杂。
接着继续步骤S31，进行离子注入工艺形成源极阱。在本发明的可提高栅氧可靠性的LDMOS器件制造方法的第一和第二实施例中，分别通过P型掺杂和N型掺杂形成源极阱13。 参见图5，结合参见图4，图5显示了完成步骤S 31后L匿OS器件的组成结构示意图，如图所示，源极阱13形成在外延阱层11中。 接着继续步骤S 32，在源极阱中制作位于基极两侧的浅沟槽隔离结构，在漂移区远离栅极的一侧制作浅沟槽隔离结构。 参见图6，结合参见图2、图4和图5，图6显示了完成步骤S32后L匿OS器件的组成结构示意图，如图所示，浅沟槽隔离结构19形成在源极阱13中且位于基极两侧，浅沟槽隔离结构19形成在漂移区12'远离栅极的一侧。 接着继续步骤S33，沉积氧化层和多晶硅层并通过光刻和刻蚀工艺形成栅极。在
本步骤中还同时通入掺杂气体对多晶硅层进行重掺杂，在本发明的可提高栅氧可靠性的
LDMOS器件制造方法的第一和第二实施例中，通入的掺杂气体分别为N型和P型。 参见图7，结合参见图2、图4至图6，图7显示了完成步骤S 33后L匿OS器件的
组成结构示意图，如图所示，栅极15沉积在外延阱层11上，且位于漂移区12'和源极阱13间。 接着继续步骤S34，进行离子注入工艺在漂移区形成第一漂移单元。在本发明的可提高栅氧可靠性的UMOS器件制造方法的第一实施例中，通过N型轻掺杂形成第一漂移单元，掺杂浓度范围为3X 1011至5X 1011离子/平方厘米；在第二实施例中，通过P型轻掺杂形成第一漂移单元。 参见图8，结合参见图2、图4和图7，图8显示了完成步骤S34后L匿0S器件的组
成结构示意图，如图所示，第一漂移单元120'形成在外延阱层11中且位于栅极15 —侧，在
漂移区12'的其他区域上也被注入了和第一漂移单元120'同样浓度的杂质。 接着继续步骤S35，沉积氧化层并通过刻蚀工艺形成栅极侧墙。 参见图9，结合参见图4至图8，图9显示了完成步骤S35后L匿OS器件的组成结
构示意图，如图所示，栅极侧墙16形成在栅极15两侧。 接着继续步骤S36，进行离子注入工艺形成第二漂移单元，此处进行离子注入工艺所使用的光罩与步骤S34中形成第一漂移单元的离子注入工艺所使用的光罩相同。在本发明的可提高栅氧可靠性的U)MOS器件制造方法的第一实施例中，通过N型轻掺杂形成第二漂移单元，掺杂浓度范围为4X 1012至6X 1012离子/平方厘米；在第二实施例中，通过P型轻掺杂形成第二漂移单元。 参见图IO，结合参见图4至图9，图10显示了完成步骤S36后L匿OS器件的组成结构示意图，第二漂移单元121'形成在外延阱层11中且在栅极15及其侧墙16的覆盖范围外，并与第一漂移单元120'相邻。 接着继续步骤S37，分别进行离子注入工艺形成源极、漏极和基极。在本发明的可提高栅氧可靠性的LDM0S器件制造方法的第一实施例中，针对源极、漏极和基极的离子注入工艺分别为N型重掺杂、N型重掺杂和P型重掺杂。在本发明的可提高栅氧可靠性的U)M0S器件制造方法的第二实施例中，针对源极、漏极和基极的离子注入工艺分别为P型重掺杂、P型重掺杂和N型重掺杂。 参见图11，结合参见图4至图IO，图11显示了完成步骤S37后LDM0S器件的组成
结构示意图，漏极17形成在第二漂移单元121'中且漂移区12' —侧的浅沟槽隔离结构19
相邻，源极14和基极18形成在源极阱13中且通过浅沟槽隔离结构19隔离。 接着继续步骤S38，分别在源极、栅极和漏极上制作源极金属硅化物、栅极金属硅
化物和漏极金属硅化物。所述源极金属硅化物、栅极金属硅化物和漏极金属硅化物均可为
硅化钽或硅化钛等，其制作步骤具体包括首先进行物理气相沉积(PVD)工艺沉积钽或钛
等金属；然后进行热处理以在上述电极区形成硅化金属电极；最后去除未反应的金属。完
成步骤S38后可提高栅氧可靠性的LDMOS器件的组成结构示意图如图2所示。 综上所述，本发明的可提高栅氧可靠性的U)MOS器件中的漂移区包括位于栅极侧
墙覆盖范围内的第一漂移单元和位于栅极及其侧墙覆盖范围外的第二漂移单元，所述第一
漂移单元的掺杂浓度小于所述第二漂移单元；本发明的可提高栅氧可靠性的LDMOS器件制
造方法先提供具有外延阱层的硅衬底，然后进行离子注入工艺形成源极阱，接着沉积氧化
层和多晶硅层并通过光刻和刻蚀工艺形成栅极，之后进行离子注入工艺在漂移区形成第一
漂移单元，接着沉积氧化层并通过刻蚀工艺形成栅极侧墙，然后进行离子注入工艺形成第
二漂移单元，最后分别进行离子注入工艺形成源极、漏极和基极。本发明通过降低漂移区中
与栅极相邻区域的杂质浓度，从而有效降低了漂移区与栅极重叠区域的电场强度，大大提
高了栅氧的可靠性。
权利要求
一种可提高栅氧可靠性的LDMOS器件，包括硅衬底、外延阱层、漂移区、源极阱、源极、栅极及其侧墙、漏极和基极，该栅极和该外延阱层依次层叠在该硅衬底上，该漂移区和该源极阱设置在该外延阱层中且位于栅极两侧，该源极和基极设置在该源极阱中，该漏极设置在该漂移区中，其特征在于，该漂移区包括位于栅极侧墙覆盖范围内的第一漂移单元和位于栅极及其侧墙覆盖范围外的第二漂移单元，该第一漂移单元的掺杂浓度小于该第二漂移单元。
2. 如权利要求1所述的可提高栅氧可靠性的LDMOS器件，其特征在于，该LDMOS器件为 N沟道器件，该硅衬底、外延阱层、漂移区和源极阱的掺杂类型分别为P型掺杂、P型轻掺杂、 N型轻掺杂和P型掺杂，该源极、栅极、漏极和基极的掺杂类型分别为N型重掺杂、N型重掺 杂、N型重掺杂和P型重掺杂。
3. 如权利要求2所述的可提高栅氧可靠性的L匿OS器件，其特征在于，该第一漂移单元 的掺杂浓度范围为3X 1011至5X 1011离子/平方厘米，该第二漂移单元的掺杂浓度范围为 4X 1012至6X 1012离子/平方厘米。
4. 如权利要求1所述的可提高栅氧可靠性的LDMOS器件，其特征在于，该LDMOS器件为 P沟道器件，该硅衬底、外延阱层、漂移区和源极阱的掺杂类型分别为P型掺杂、N型轻掺杂、 P型轻掺杂和N型掺杂，该源极、栅极、漏极和基极的掺杂类型分别为P型重掺杂、P型重掺 杂、P型重掺杂和N型重掺杂。
5. 如权利要求1所述的可提高栅氧可靠性的L匿OS器件，其特征在于，该源极阱一侧位 于栅极及其侧墙覆盖范围内，该源极与基极间通过浅沟槽隔离结构隔离，该漏极位于该第 二漂移单元远离栅极的一侧。
6. —种权利要求1所述的可提高栅氧可靠性的U)MOS器件的制造方法，其特征在于，包 括以下步骤a、提供具有外延阱层的硅衬底；b、进行离子注入工艺形成源极阱；c、沉积氧 化层和多晶硅层并通过光刻和刻蚀工艺形成栅极；d、进行离子注入工艺在漂移区形成第一 漂移单元；e、沉积氧化层并通过刻蚀工艺形成栅极侧墙；f、进行离子注入工艺形成第二漂 移单元；g、分别进行离子注入工艺形成源极、漏极和基极。
7. 如权利要求6所述的可提高栅氧可靠性的L匿0S器件的制造方法，其特征在于，步骤 b、 d和f中的离子注入工艺分别为P型轻掺杂、N型轻掺杂和N型轻掺杂，步骤g中针对源 极、漏极和基极的离子注入工艺分别为N型重掺杂、N型重掺杂和P型重掺杂。
8. 如权利要求7所述的可提高栅氧可靠性的L匿0S器件的制造方法，其特征在于，在步 骤d中，离子注入工艺的掺杂浓度范围为3X 1011至5X 1011离子/平方厘米；在步骤f中， 该第二漂移单元的掺杂浓度范围为4X 1012至6X 1012离子/平方厘米。
9. 如权利要求6所述的可提高栅氧可靠性的L匿0S器件的制造方法，其特征在于，步骤 d和f中离子注入工艺所使用的光罩相同。
10. 如权利要求6所述的可提高栅氧可靠性的LDMOS器件的制造方法，其特征在于，步 骤b、d和f中的离子注入工艺分别为N型轻掺杂、P型轻掺杂和P型轻掺杂，步骤g中的针 对源极、漏极和基极的离子注入工艺分别为P型重掺杂、P型重掺杂和N型重掺杂。
全文摘要
本发明提供了一种可提高栅氧可靠性的LDMOS器件及其制造方法，该LDMOS器件包括硅衬底、外延阱层、漂移区、源极阱、源极、栅极及其侧墙、漏极和基极，该栅极和该外延阱层依次层叠在该硅衬底上，该漂移区和源极阱设置在该外延阱层中且位于栅极两侧，该源极和基极设置在源极阱中，该漏极设置在漂移区中。现有技术中漂移区仅包括较高杂质浓度的一个单元，从而造成其与栅极相邻区域的电场强度较高进而造成栅氧可靠性较低。本发明中的漂移区包括位于栅极侧墙覆盖范围内的第一漂移单元和位于栅极及其侧墙覆盖范围外的第二漂移单元，前者的掺杂浓度小于后者。本发明有效降低了漂移区与栅极相邻区域的电场强度，大大提高了栅氧的可靠性。
文档编号H01L29/78GK101777582SQ20101002271
公开日2010年7月14日 申请日期2010年1月12日 优先权日2010年1月12日
发明者令海阳, 刘龙平, 陈爱军 申请人:上海宏力半导体制造有限公司