半导体集成电路器件的利记博彩app

专利名称：半导体集成电路器件的利记博彩app
技术领域：
本发明涉及一种半导体集成电路器件，特别涉及使用多层布线的高集成度半导体 集成电路中，无需增加制造成本且适宜对存储单元阵列进行缺陷挽救的半导体集成电路器 件。
背景技术：
在多层布线的缺陷挽救方面，作为对有该缺陷的地方进行编程的方式，大都采用 用激光切断多晶硅的方法、或用激光切断布线的方法。这就是电气与电子工程师协会，固 态电路会议技术论文摘要第 418-419 页(IEEE International Solid-state Circuits Conference, Digest ofTechnical Papers, p. p. 418-419)的 DRAM 中所实施的例子如下。把缺陷挽救办法引入半导体集成电路之际，为了降低成本，应考虑以下这些要素。(1)不增加制造工序，(2)减小芯片面积，(3)缩小测试和挽救行程，鉴于以上要素，上述现有技术的缺陷挽救方式有以下的问题。(1)用激光的切断方法，首先，半导体集成电路在晶片状态完成以后，用探针进行 检查，而后，使用激光器的切断装置进行切断。对这种方式来说，除额外需要激光切断装置 外，从探针检测直到用激光切断为止的一连串行程都要花时间。所以，挽救行程中也包括的 测试行程就复杂化了，造成成本上升。(2)为了用激光熔断多晶硅，首先需要除去多晶硅上的绝缘膜。但是对于采用多 层布线的半导体集成电路，多晶硅上的绝缘膜越厚，随着加厚，除去绝缘膜变得越困难。特 别是，用铜进行布线的时候，绝缘膜成了交互重叠氮化硅膜和氧化硅膜的构造，对于这种构 造，除去多晶硅上绝缘膜尤为困难。并且，虽然象现有例一样，也能用激光切断铜布线本身， 然而铜比铝的熔点高，用于切断的激光需要更大的能量。这就有大激光能量对切断部分的 周围构造发生损伤的担心。本发明的目的在于解决上述多层布线中缺陷挽救电路的问题，在使用多层布线工 艺或铜布线的这种集成电路方面，提供一种不会造成制造成本、芯片面积、测试成本增加的 缺陷挽救电路。

发明内容
为了达成上述课题，1、本发明提供一种半导体集成电路器件，包括具有存储单元的易失性存储单元阵列；
3
易失性冗余存储单元，用于在上述易失性存储单元阵列中存在作为有缺陷的易失 性存储单元的缺陷存储单元时，置换上述缺陷存储单元；用于根据上述缺陷存储单元来存储冗余地址信息的非易失性存储器，和与所述非易失性存储器连接的挽救译码器，用于根据存入上述非易失性存储器内 的冗余地址信息、用来自上述冗余存储单元的输出替换来自上述缺陷存储单元的输出；其中，上述非易失性存储器具有在半导体衬底主表面中形成的第1导电类型的第 1半导体区、在所述半导体衬底的所述主表面中形成的第2导电类型的第2半导体区、和浮 置栅极，上述浮置栅极隔着绝缘膜配置在上述第1、第2半导体区上，在所述第1半导体区中提供有第2导电类型的源区和第2导电类型的漏区；其中，通过对所述第2半导体区和对上述源区和漏区施加规定的电压，可以擦去 数据。2、根据上述1所述的半导体集成电路器件，其特征是还包括与引线框连接的用于输入或输出信号的焊盘；以及包括第2晶体管且与上述焊盘连接用于输入或输出上述信号的输入输出电路，所 述输入输出电路连接于所述易失性存储单元阵列和所述易失性冗余存储单元；其中，所述易失性存储单元阵列设置于核心区的逻辑电路部分内并具有第1晶体 管，以及其中，上述第2晶体管的绝缘膜比上述第1晶体管的绝缘膜厚。3、根据上述2所述的半导体集成电路器件，其特征是上述非易失性存储器的上 述绝缘膜的膜厚大于上述第1晶体管的上述绝缘膜的膜厚，并与上述第2晶体管的上述绝 缘膜的膜厚相等。4、根据上述2所述的半导体集成电路器件，其特征是上述半导体集成电路器件 配备有多个焊盘，且上述多个焊盘能够选择地输入上述信号和用于控制向上述非易失性存 储器写入数据的控制信号。5、本发明还提供一种半导体集成电路器件，包括具有存储单元的易失性存储单元阵列；易失性冗余存储单元，用于在上述易失性存储单元阵列中存在作为有缺陷的易失 性存储单元的缺陷存储单元时置换上述缺陷存储单元；用于根据上述缺陷存储单元来存储冗余地址信息的非易失性存储器；错误校正电路；和挽救译码器，用于对根据存入上述非易失性存储器内的冗余地址信息、用来自冗 余存储单元的输出与来自上述缺陷存储单元的输出的替换进行控制，其中，上述非易失性存储器具有形成在半导体衬底主表面中的第1导电类型的第 1半导体区和形成在上述半导体衬底的上述主表面中的第2导电类型的第2半导体区，上述 第1半导体区包括在其中形成的源区与漏区以及通过第1绝缘膜形成的第1栅极，上述笫 2半导体区包括通过第2绝缘膜形成的与上述第1栅极连接的第2栅极；以及上述错误校正电路与上述非易失性存储器和上述挽救译码器相连接，并把校验位 附加于上述冗余地址信息，以便把具有校验位的上述冗余地址信息存入上述非易失性存储 器，并对从上述非易失性存储器读出的数据进行错误校正处理后输出到上述挽救译码器。
6、根据上述5所述的半导体集成电路器件，其特征是上述错误校正电路对上述 冗余地址信息可校正到1位的错误。7、本发明还提供一种半导体集成电路器件，包括用于存储冗余地址信息的非易失性存储器；对存入上述非易失性存储器单元的冗余地址信息进行译码的译码器；以及由上述译码器控制的开关电路；其中，上述非易失性存储器的每一个都具有第1和第2非易失性存储单元，上述第 1和第2非易失性存储单元的每一个都具有在半导体衬底主表面中形成的第1导电类型的 第1半导体区、在上述半导体衬底的上述主表面中形成的第2导电类型的第2半导体区、在 上述第1半导体区内形成的第2导电类型的源区与漏区、以及通过在其与上述第1半导体 区、上述第2半导体区之间分别插入绝缘膜而形成的栅电极；以及利用上述第1和第2非易失性存储单元存储1位信息。8、根据上述7所述的半导体集成电路器件，其特征是上述第1和第2非易失性存 储单元存储相同的信息，并通过输出分别从上述非易失性存储单元输出的数据的逻辑和来 读出上述1位信息。9、根据上述7所述的半导体集成电路器件，其特征是上述第1非易失性存储单元 存储第1信号，上述第2非易失性存储单元存储与上述第1信号成互补关系的第2信号，通过检测上述第1非易失性存储单元的阈值电压与上述第2非易失性存储单元的 阈值电压之差，读出上述1位信息。10、根据上述9所述的半导体集成电路器件，其特征是上述第1非易失性存储单 元的栅宽与上述第2非易失性存储单元的栅宽不同，可以在向上述非易失性存储器写入信 息之前输出预定数据。11、本发明还提供一种半导体集成电路器件，具有用于存储冗余地址信息或调整信息的非易失性存储器，对存入上述非易失性存储单元的上述冗余地址信息或上述调整信息进行译码的 译码器，以及由上述译码器控制的开关电路，其中，上述非易失性存储器的每一个都具有非易失性存储单元，上述非易失性存 储单元的每一个都具有在半导体衬底主表面中形成的第1导电类型的第1半导体区、在上 述半导体衬底的上述主表面中形成的第2导电类型的第2半导体区、在上述第1半导体区 内形成的第2导电类型的源区与漏区、以及通过上述第1半导体区和上述第2半导体区之 间分别插入绝缘膜而形成的栅电极，该栅电极可以通过给上述第2半导体区和上述源区与 漏区中的至少一个施加规定的电压来进行写和读；其中，根据复位信号把用于读出的规定电压施加于上述非易失性存储单元，从上 述非易失性存储器读出的上述冗余地址信息或调整信息被存储于寄存器中，以及在电源供给上述半导体集成电路器件的期间，在寄存器内保持从上述非易失性存 储器中读出的上述冗余地址信息或调整信息，而且不向上述非易失性存储单元施加所述规 定电压。12、根据上述11所述的半导体集成电路器件，其特征是上述复位信号是在上述
5半导体集成电路器件的电源接通时生成的。13、根据上述11所述的半导体集成电路器件，其特征是根据上述复位信号使上 述半导体集成电路器件内包括的逻辑电路、寄存器和状态机器初始化。14、根据上述11所述的半导体集成电路器件，其特征是还包括具有上述译码器的逻辑电路，用于输入比上述逻辑电路工作电压要高的电压的第1焊盘，上述工作电压用于上 述非易失性存储器的写入工作，和用于输入或输出上述逻辑电路所需要的信号的第2焊盘，其中，上述第2焊盘被连接到外部端子，而上述第1焊盘不连接到外部端子。15、本发明还提供一种半导体集成电路器件，具有第1和第2非易失性存储单元，具有在半导体衬底主表面中形成的第1导电类型 的第1半导体区、在上述半导体衬底的上述主表面中形成的第2导电类型的第2半导体区、 在上述第1半导体区内形成的第2导电类型的源区与漏区、以及在上述第1半导体区和上 述第2半导体区之间分别插入绝缘膜而形成的栅电极；以及生成控制信号的控制电路，上述控制信号用于对上述第1和第2非易失性存储单 元进行写或读，其中，上述控制电路与上述第1非易失性存储单元邻接配置，用于从上述控制电 路把上述控制信号加到上述非易失性存储单元上的信号线沿着与上述控制电路和上述第1 非易失性存储单元之间的边界交叉的方向延伸，以及通过对上述第1和第2非易失性存储单元输出的数据取逻辑和来读出存储在上述 第1和第2非易失性存储单元内的信息。16、根据上述15所述的半导体集成电路器件，其特征是上述第1非易失性存储单 元和上述第2非易失性存储单元共用其控制栅极。17、本发明还提供一种半导体集成电路器件，在一个芯片上包括逻辑电路和具有 易失性存储单元的易失性存储单元阵列，上述半导体集成电路器件具有易失性的冗余存储单元，用于在上述易失性存储单元阵列内存在作为有缺陷的易 失性存储单元的缺陷存储单元时，置换上述缺陷存储单元；用于根据上述缺陷存储单元来存储冗余地址信息的非易失性存储器；挽救译码器，用于根据存入上述非易失性存储器的冗余地址信息、用来自上述冗 余存储单元的输出替换来自上述缺陷存储单元的输出；和检测电路，用于检测上述易失性存储单元阵列，检测上述缺陷存储单元的地址或 端口，并生成上述冗余地址信息；其中，上述非易失性存储器包括第1晶体管，该第1晶体管具有形成在第1导电类 型的第1半导体区中的第2导电类型的源和漏、配置在上述源和漏之间的栅绝缘膜和配置 在上述栅绝缘膜上的浮置栅，以及具有通过上述栅绝缘膜形成在上述浮置栅的延伸部分之 下的第2导电类型的第2半导体区的控制栅；以及上述非易失性存储器能够通过把预定电压施加到源区、漏区和控制栅之上而进行 擦去或写入。18、根据上述17所述的半导体集成电路器件，其特征是还包括
6
具有上述译码器的逻辑电路；用于输入比上述逻辑电路工作电压要高的电压的第1焊盘，上述工作电压用于上 述非易失性存储器的写入工作；用于输入或输出上述逻辑电路所需要的信号的笫2焊盘，其中，上述第2焊盘连接到外部端子，而上述第1焊盘不连接到外部端子。19、根据上述17所述的半导体集成电路器件，其特征是上述半导体集成电路器 件在晶片阶段进行第1次测试和对上述非易失性存储器的第1次写入，在封装后进行第2 次测试和对上述非易失性存储器的第2次写入。20、另外，本发明还一种半导体集成电路器件，具有用于存储冗余地址信息或调整信息的非易失性存储器，对存入上述非易失性存储器的上述冗余地址信息或上述调整信息进行译码的译 码器，以及由上述译码器控制的开关电路，其中，上述非易失性存储器具有非易失性存储单元，上述非易失性存储单元的每 一个都具有在半导体衬底主表面中形成的第1导电类型的第1半导体区、在上述半导体衬 底的上述主表面中形成的第2导电类型的笫2半导体区、在上述第1半导体区内形成的第2 导电类型的源区与漏区、通过上述第1半导体区和上述第2半导体区之间插入绝缘膜而形 成的栅电极、以及浮置栅，并且能够通过对上述第2半导体区并对上述源区与漏区中的至 少一个施加规定的电压来进行写和读；其中，根据复位信号把用于读出的规定电压施加于上述非易失性存储单元，从上 述非易失性存储器读出的上述冗余地址信息或调整信息被存储于寄存器中，以及在上述半导体集成电路器件在存储上述冗余地址信息或调整信息之后被供给电 源的期间，在寄存器内保持从上述非易失性存储器中读出的上述冗余地址信息或调整信 息，而且不向上述非易失性存储单元施加所述规定电压。进而，在测试其上安装有非易失性存储器的半导体集成电路时，进行对该非易失 性存储器写入冗余数据。


图1(a)是装备本发明实施例的缺陷挽救电路的SRAM存储单元阵列的示意图1(b)是装备缺陷挽救电路的芯片框图1(c)是芯片剖面图1(d)是快速存储器的电路图2(a)是本发明第二实施例的框图2(b)是测试流程图3(a)是本发明快速存储器部分的电路图3(b)是写入时和读出时的工作波形图4(a)是本发明编程位的电路图4(b)表示快速存储器单元部分的布局图5(a)是7位并行排列编程位的示意7






图5(b)表示控制电路中的一部分电路图； 图6表示各信号的波形图； 图7表示本发明半导体集成电路实施例的芯片图 图8表示本发明半导体集成电路实施例的芯片图 图9表示各信号的波形图 10 (a 图 10 (b 图11表 图 12 (a 图 12 (b 图 12 (c 图 13 (a 图 13 (b 图 14 (a 图 14 (b 图 15 (a 图 15 (b 图 16 (a 图 16 (b
是本发明第二实施例的框图； 是测试的流程图； 示本发明另一实施例的框图； 表示编程位与ECC电路框图的关系示意图； 表示数据与奇偶校验位的对应表； 表示根据图12(b)所示对应的错误校正电路图 是本发明编程位的电路图； 是其工作时的输入信号波形图； 是多个图13的编程位并行排列的示意表示控制电路中的一部分电路图； 是本发明编程位的电路图； 是多个编程位并行排列的电路图； 是芯片剖面图； 是存储单元的布局图； 图17是本发明编程位的电路图18表示将本发明应用于DRAM阵列的挽救电路中的例图； 图19表示将本发明应用于集成电路的电源电压降压电路的实施例图( 图20表示将本发明应用于延迟电路的延迟调整的实施例图； 图21说明复位信号的功能图； 图22表示封装引线框不连接Vpp管脚的实施例图； 图23表示封装引线框连接Vpp管脚的实施例图； 图24是表示图23实施例的挽救方法图。
具体实施例方式以下，通过本发明的实施例，本发明的意义就清楚起来了。图1表示本发明的第一实施例。图1 (a)是装备有缺陷挽救电路的SRAM存储单元 阵列的示意图；图1(b)是装备缺陷挽救电路的芯片框图；图1(c)是芯片剖面图；图1(d)是 快速存储器的电路图。图1 (a)中，1是用于快速存储器的编程单元、2是挽救译码器、3是存储单元阵列、 4是冗余位线、5是位线、6是连接到有缺陷存储单元7的位线、8译码器、9是开关、10是总 线、14是冗余用读出放大器、15和16是读出放大器。该SRAM的存储单元阵列上，在连接位线6的存储单元7中存在缺陷，把该缺陷的 位置编程到编程单元1中。通过挽救译码器2利用开关9的连接，不使用将来自连接有缺 陷存储单元的位线6的信号放大后的结果，就可以读出数据。
8
图1(b)中示出芯片上各个电路布局的一个例子。11是芯片、17是输入输出电路 部分(I/O部)、18是核心部分。核心部分18中，包括CPU38、SRAM单元阵列部分19。编程 单元1位于I/O部之中是理想的。这时，不增加核心部的面积就能实行挽救。图1 (c)是核心部分18和编程单元1的剖面图。20是P型硅衬底，21、23是P讲， 22、24是N阱。25、26、27(28、29、30)分别是NMOS (PMOS)晶体管的源区、栅极、漏区。利用 该NMOS晶体管和PMOS晶体管，可以构成由2个负载MOS晶体管、2个驱动MOS晶体管、和2 个传输MOS晶体管组成的6M0S晶体管的SRAM。并且，32、33是η+区，34是p+区，35是η+区，31是浮栅电极。因此，构成如图1(d)所示那样的快速存储单元。图1(d)中，Vd为漏极、Vs为源 极、Vg为控制栅电极，Vf是浮栅电极。该快速存储单元在初始状态，即制造工序结束后的阶 段，浮栅电极Vf内不存在电子，阈值电压是比较低的值。对此，随着向该Vf注入电子，可使 阈值升高。利用取出该阈值差作为信号，可以形成非易失性的存储元件。本发明中，利用这样的快速存储单元作为编程单元，构成如图1(a)所示的冗余电 路。另外，图1(c)中，32相当于源极Vs、33相当于漏极Vd，34、35和24相当于控制栅极Vg。可以举出用于这种快速存储器进行擦去、写入、读出的电压关系的一个例子。在擦 去工作方面，给控制栅极Vg施加接地电位那样的0V、给源极Vs施加7V、给漏极Vd施加接 地电位那样的0V。这时，从浮栅电极Vf以隧道电流方式，把电子拉到源极Vs，使快速存储器的阈值 电压降低。在写入工作方面，给控制栅电极Vg施加5V、源极Vs施加5V、漏极Vd施加接地 电压那样的0V。这时，热电子注入控制栅极Vg，快速存储器的阈值电压上升。在读出工作 方面，给控制栅极Vg施加大约不发生热电子的电压例如1. 8V，给源极Vs施加接地电压那样 的0V。关于写入、读出工作，包括其电路构成，以后更详细说明。所谓的叠层型快速存储器，浮栅和控制栅分别用不同的多晶硅层制作。这时，因为 多晶硅的制作工序增多，制造成本也增加了。对此，按照本实施例，可以用一层多晶硅制造 快速存储器，而且不用改变常规的CMOS制造工艺就能制成。并且，图1(d)的快速存储单元，实质上就是组合2个晶体管的构造，所以面积比起 叠层型快速存储器来要增加。但是，如本实施例的情况那样，用于存储单元阵列的缺陷挽救时，为了编程，需要 的位数少，可将编程单元纳入输入输出电路区内，因而实质上不会增加面积。例如，在图1 (a)所示的缺陷挽救电路中，假定读出放大器14的个数为64个，只要 用6位的编程单元就可以实行挽救。对于0.25 μ m工艺，图1(d)的存储单元面积约为10 平方微米，而6位的刷新单元为60平方微米。要是这样的面积，即使把集成电路的整个面 积设定为5毫米见方，也只是0. 00024%，快速存储器单元面积的增大全然不成问题。有可能如以上所述的那样，按照本实施例，即使不引入制作浮栅时那种特别工艺， 也能构成快速存储器，依靠使用该快速存储器，作为存储缺陷信息的非易失性编程单元，就 可以导入缺陷挽救电路而不会造成面积的增大。图2是本发明第二实施例的框图(a)和测试的流程图(b)。除图1(a)的构成外，具有检测高速缓冲存储器阵列功能的逻辑电路部分的 BIST (Built in Self-Test 内建自测)电路36和在编程单元中编程数据时用于施加必要
9高电压的Vpp管脚37。BIST电路36自动生成高速缓冲存储器阵列的测试图，加到高速缓冲存储器阵列 上，短时间内实行存储单元阵列的检测。特别是，至于本实施例的BIST电路36，则具有根据 存储单元阵列的检测结果，自动生成挽救地址的功能。本实施例中，按照图2(b)所示的测试流程进行挽救。测试开始后，首先，借助于 BIST电路36，检测高速缓冲存储阵列3中是否有缺陷。如果没有缺陷，就结束有关存储器 的测试。假如存储器中有缺陷，就把有缺陷的信息送到测试器。另一方面，BIST电路36计 算用于挽救的地址，把算出的地址送给编程单元1。然后，从测试器，把用于进行写入的高电 压，通过VPP管脚37加到快速存储器上。这时，对写入快速存储器，写入跟挽救地址对应的 数据，并结束流程。本实施例中，可以全部电气上进行这些一连串动作。所以，晶片完成后，可以在进 行检测的过程中进行缺陷挽救。所以，按照本发明，对测试或缺陷挽救而言，可以将必要的检测时间或装置控制在 最小限度的增加，其结果，会有降低测试成本的效果。另外，如上述一样，对于用存储器的检测专用电路块检测存储器，如图10(a)和图 10 (b)所示，关于具有CPU的集成电路器件，也可以设法用CPU本身的功能，使其检测存储
ο这里，所说CPU就是由进行运算的运算器电路块和控制它的电路块组成的部分。 就微处理器来说，通常同时搭载该CPU和高速缓冲存储器。图10(b)中示出本实施例的测试。首先，测试器生成用于检测CPU100的测试向量， 并加到半导体集成电路上。对CPUlOO所加的测试向量送回应答。测试器应答如果不正确， 假如CPU功能不正确，把该半导体集成电路判定为不良。另一方面，送回的应答如果正确，CPU的功能判定为正常，就把用于检测存储器的 编程送到CPU100。CPU100用该编程，独立检测存储器，并将其结果报告测试器的同时，生成 挽救地址送给编程单元。该流程与图2的实施例同样。本实施例中，就是没有用于检测存储器的硬件，也能实行挽救，而且在用于存储器 检测的硬件方面需要防止增加面积，以最小的面积，就能够实行存储器的挽救。图3是本发明快速存储器的部分电路图(a)和写入时与读出时的工作波形图(b)。图3中，40是存储用于写入的数据的寄存器，41是快速存储单元。用本图说明本 发明的快速存储器的工作。首先，把信号set规定为“H”，在寄存器40内的结点ns，设置要写入快速存储器的 数据。该要写入的数据，例如是图2中示出的挽救地址。把数据写入快速存储器时，首先把许可编程的prog信号设定为“L”，将数据信号 送入MOS晶体管42。只要数据为“1”，MOS晶体管42就是导通状态。另一方面，为了写入快速存储器，只要将必要的电压，例如5V加到源线信号si和 快速存储单元栅极的控制栅cg，快速存储器的晶体管44就变成导通状态。并且，对MOS晶 体管43的直通栅tg也施加电压，使该晶体管成为导通状态。这时成为从si沿MOS晶体管 44、43、42的线路流动电流。由于这时漏电压在高压的状态流动电流，MOS晶体管44的沟道 内发生热电子，超越氧化膜的势垒，将电子注入浮栅的Vf。因此，MOS晶体管44的阈值电压
10上升，写入“1”。写入数据“0”时，MOS晶体管42为截止状态，这时MOS晶体管44中没有电 流流过，其阈值电压不变。所注入的电子储存在浮栅电极内，因而即使切断电源，也保持不 放电的状态。另一方面，读出时，给eg施加不发生热电子的“H”电压，例如1.8V。假如电子注入 浮栅Vf，M0S晶体管44的阈值电压升高起来，因而没有离化。如果没有注入电子，阈值照样 较低，因而导通。在读出时，用/read信号，使PMOS晶体管46变成导通状态。并且，对tg 也施加规定的电压，使MOS晶体管43变成导通。这时，如果数据为“1”时，就没有流电流， bit端子电压升高，输出“H”。并且，如果数据为“0”，电流流动，bit端子电压降低，就输出 “L”。另外，本实施例中，如图3中所示，为了写入，对于施加高电压的某个MOS晶体管 43、44、45，要用高耐压的MOS晶体管。利用以上这样的快速存储器及其电路，进行电气上的写入和读出。图4就是对图3的电路提高快速存储单元读出时的正确性和可靠性，图4(a)是编 程位电路的实施例，图4(b)是快速存储单元部分布局的实施例。快速存储单元，利用在浮置电极Vf上存储电子来保持数据。本发明的情况，由于浮置电极也采用与一般MOS晶体管栅电极相同构造的栅电 极，为了在栅氧化膜内积累电子，所以不用特殊的氧化膜。但是，因此随元件而来氧化膜的 漏电流很大，可以认为所积累的电荷通过氧化膜漏掉了。鉴于这种状况，本实施例中，是一种采用快速存储单元2个单元构成1位的提高可 靠性的方式。快速存储单元41由2个单元构成。读出或写入的方式是与图3中所示的实施例同 样的。写入时，写入数据如果是“0”，2个存储单元两者同时没有注入电子的动作，写入数据 如果是“1”，2个存储单元两者就同时进行电子注入动作，各自提高MOS晶体管44的阈值。读出时，从2个MOS晶体管44读出的数据，由门50获得逻辑和。即，读出的数据 如果是“0”和“0”，输出的读出数据(read data)是“0”，读出的数据是“0”和“ 1 ”、“ 1 ”和 “0”、“1”和“1”的场合，输出的读出数据都是“1”。因这样一来，积累于快速存储单元的1 个浮置电极内的电子，即使由于氧化膜中缺陷等某些原因而漏掉并使阈值降低，也能构成 不会输出弄错数据的编程位，可以提高可靠性。并且，本实施例中，读出数据(read data)不是把电荷保持在电容里的动态型锁存 器，而是采用使用触发电路的叠层型寄存器59 (另外，读出时，信号set为“L”)。这是因为 本编程位的读出数据，只要在半导体芯片上加上电源就总是有效的缘故。图4(b)中，51表示编程位的边界。并且，52是将成为快速存储单元栅极的N阱、 53是P+扩散层区、54是N+扩散层区、55浮置电极、56是P阱、57是N+扩散层区、58是将成 为tg的栅电极。如布局图所示，浮置电极也是2个，将成为快速存储单元栅电极的N阱52 在电路图上是共通的，因而N阱也可以不分开，就会以最小面积构成2个快速存储单元。就 是说，如下面实施例所示，也与多位排列编程位的情况同样。另外，这种方式的情况下，编程位的电路规模也很大，有专用面积增大的问题，然 而用于挽救时，不仅需要许多位，而且实质上几乎不可避免使芯片面积增大尺寸。图5是7位并列排列图4中所示编程位的实施例(a)和表示控制电路中一部分电
11路的图(b)。本实施例中，61是控制电路，从62到68是并列排列的编程位，69是电平移位电 路。并且，各个编程位62到68为横向排列，与该排列邻接配置控制电路61。写入数据是 d0到d6，读出数据表示为q0到q6。并且，Vdd是低电压，Vss是接地电压，Vpp是为数据写 入快速存储单元所需要的高电压。本实施例的情况下，控制栅电极也是全部的编程位共通的，因而N阱可以共通。所 以，只要排列图4中所示的布局图，图5的实施例照样能实现。除这些电源电压外，set、pr0g、read、tg、sl、Cg都是向快速存储单元的写入、读出 时需要的控制信号。这些电源或控制信号，在并列排列电路的情况下是共通的信号。所以， 集中用控制电路61生成这些需要的控制信号，因此通过横穿横向排列的快速存储单元和 外围电路的方式进行布线，可以构成多个位。并且，控制信号之中eg和si需要发生5V的高电压。如表示控制电路一部分的图 5 (b)中所示，这些信号，例如运算振幅1. 8V的prog或read信号以后，利用通过把Vpp用于 电源的电平移位电路69就可以生成。按照本实施例，即使排列多个位的情况下，也能紧凑地构成编程位。图6是表示各信号的波形图。在本实施例中，示出了从半导体集成电路的电源接 通、向编程位的写入、进而直到编程位读出为止的一连串工作。实际点说，实施写入编程位 到电源断开的工作由半导体制造商完成，第二次电源接通以后的工作，是用户使用芯片时 所实施的工作。首先，一接通电源，就将电源Vdd和电源Vpp置位于1.8V。然后，BIST发送写入 编程位的地址(挽救地址)，生成数据信号d。其次，通过保持(assert) set信号，把所生成 的数据信号d取到寄存器内。通过保持(aSSert)pr0g信号开始写入工作。保持Prog信号 时，si、eg信号就变成与Vpp信号相同电压。而且，因为规定Vpp的电压为5V，si、eg的信 号等于5V，就实行向快速存储单元的写入。而后，电源回到off状态。其次，当接通电源的时候，集成电路内产生reset信号，进而由reset信号生成 read信号。按照read信号，开始从快速存储单元读出数据的工作，并把读出数据送到寄存
ο如图6所示，快速存储单元上只有复位时施加电压。读出数据由图4所示的这种 寄存器在电源接通的时间内才保持。因此，具有在快速存储单元内防止特有现象的长时间 加电压而破坏积累信息的效果。图7是表示本发明半导体集成电路实施例的芯片图。70是半导体集成电路、71是 核心区、72是复位电路、73 75是用于控制信号输入的焊盘。要写入编程位的地址信号d由BIST电路36发生，并送给编程单元。并且，将用于 挽救的地址信号q从编程单元1送到挽救译码器2。另一方面，复位电路72发生对编程单 元1的读出控制需要的控制信号reset。控制信号prog、set、read，设有用于73到75的控 制信号输入的专用焊盘，通过焊盘可以从外部进行输入。图7的例子中，这时，也会增加焊盘的个数，导致芯片面积的增大。于是，图8的例 子中，将以83到85所示的焊盘与其它的信号共用。即，Dl与信号read、D2与信号set、D3 与信号prog分别共用焊盘85、84、83。利用开关87，控制这些共用的信号，在实行编程时，
12使得正常工作时在核心区内把信号送到编程单元1。这些的控制实行对输入状态控制电路 88的信号80、81、82译码。焊盘上连接输入缓冲电路和输出缓冲电路，通过这些缓冲电路， 输入输出数据和控制信号。另外，在这里，把配置有包括这些缓冲电路的输入输出电路部分及其外侧部分表 示为I/O区域。利用图9说明图8例子的信号输入工作。S卩，电源接通后，状态控制电路88连续检测信号80、81、82，如果输入实行预定编 程的信号图(本例中为TDI10101000)，就是转换开关87，使从83到85输入的信号传输到 编程单元。该信号图也从从测试器输入。另一方面，从复位编程位读出数据时，利用信号reset来进行。电源接通复位电 路89，在接通电源时发生信号ponreset，从复位管脚90输入信号RESET时，复位电路72发 生信号resetO。以这些信号的逻辑和发生信号reset。即，电源接通时或从外部输入信号 RESET时发生信号reset，按照该信号，进行从快速存储单元读出信息的工作。将已读出的 数据移送寄存器，不久，使加到快速存储单元的电压断开。另外，信号reset不限于触发从快速存储单元读出信息的工作，如图21 (为了简 化，省略电源接通复位电路)所示，半导体集成电路中当然也有别的功能。例如，信号reset 又驱动CPU18复位为初始状态，又使用寄存器或状态机的初始化。并且，控制衬底偏压，待 机时具有降低消耗电力功能的微处理器的场合，也利用于衬底偏压状态的初始化。按照本实施例，特别是在编程位的控制方面，不需要增加控制信号管脚就能输入 需要的信号。图11是提高写入编程单元的数据可靠性的实施例。本实施例中，编程单元1是对 其读出数据，通过用错误校正电路(ECC电路)110进行错误校正，万一存入编程单元1的1 位输出了弄错的数据，也能输出正确的数据来挽救。图12(a)中，是示出了错误校正电路110的一个构成例。121是编程位，110是ECC 电路块。本实施例中，输入编程位的数据是挽救地址信息d0、dl d34和校验位cO c6。 这些校验位，在数据输入编程单元1以前，由要输入数据do d34生成。校验位CO C6 可在BIST或CPU内生成。这些输入数据(挽救地址信息和校验位)，首先保持在编程位内 的寄存器中，进而写入快速存储器。另一方面，复位时，从快速存储器读出数据，保持在寄存器中，把数据q0 q34和 cqO cq6输送到ECC电路块。ECC电路块110对这些输出数据施行错误校正，再输出最后 的数据DO、Dl D34。这时，即使从快速存储器读出的数据q0、ql q34为止的位中有1 位错误，也可以利用作为奇偶数据的cqO cq6，加以校正并输出。图12(b)的表是表示奇偶数据分配的一例。即，奇偶位cO是表示具有d0、d5、d6、 d7、dll、dl3、dl4、dl7、d20、d21、d23、d27、d28、d31、d33 的“异”。奇偶位 cl 是表示具有 d0、dl、d6、d7、d8、dl2、dl4、dl5、dl8、d21、d22、d24、d29、d32、d34 的“异”。其它的奇偶位
也都分别表示在表上。图12(c)是表示奇偶位处于图12(b)所示的关系情况时的ECC电路块。首先，生 成 r0 作为 q0、q5、q6、q7、qll、ql3、ql4、ql7、q20、q21、q23、q27、q28、q31、q33 的“异”。由 于r0是按照与奇偶位cO同样的运算求出的，r0和cqO理应是本来具有相同的值。于是，根
13据求出 r0 与 cqO 的“异”，检查 q0、q5、q6、q7、qll、ql3、ql4、ql7、q20、q21、q23、q27、q28、 q31、q33禾口 cqO的全部位是否正确。如果rO = cqO，则sO位为“0”，如果rO Φ cqO，则为 “1”。即，qO、q5、q6、q7、qll、ql3、ql4、ql7、q20、q21、q23、q27、q28、q31、q33 之中只要有 1位错误，sO位就为“0”，否则为“ 1 ”。同样，按照图12(b)的表，生成其它的sl、s2 s6。这样一来，根本上把所生成的 s位生成最终输出数据DO、Dl D34。为了获得D0，运算作为d0的校验位的sO、si、s2的 逻辑积，求出t0。如果qO的数据没有错误，t0为“0”，如果错误则输出“1”。通过运算t0 与qO的“异”，即使qO是错误的，也能将其校正，生成正确值的D0。其它的位也同样可以生 成。本实施例中，由于采用ECC电路块，即使编程位之中的1位有错误，也能进行校正， 输出正确的值。因此，能够增加本发明的挽救电路可靠性。图13是本发明另一个实施例的快速存储器1位数据的电路图(a)和工作时的输 入信号波形图(b)。201是使用于存储器读出写入的电路，202是1位的快速存储单元。写入时的工作如下。另外，正常状态下，set、tg、eg、si, control的各控制信号为 L，信号release成了 H。首先，把写入存储单元的数据输入到data，在输入确定后的时点， 使set变成H。因此，写入结点203和204的值被置位。这时，写入数据如果是1，H就输入 到data,进而H输入到set, L输入到control,因此晶体管205,206导通，结点203为L。于 是，晶体管208变成了导通，沿晶体管207、208的线路，结点204成为H，由结点203和204 构成的缓冲器内积累1的数据。接着，实际上给快速存储器写入数据。写入的时候，规定信号release为L，规定信 号tg为H。该输入确定以后，给si和eg施加用于刷新写入的电压。例如，在给寄存器写入 1的状态下，给si和eg加5V时，快速存储器的晶体管211和构成传输门的晶体管210以及 晶体管209都导通，电流流过晶体管211、210、209。这时，晶体管211的漏极电压为高的状 态，由于流过电流，所以晶体管211的沟道内发生热电子，并越过氧化膜的势垒将电子注入 浮栅212。因此晶体管211的阈值电压上升。另一方面，因为结点203变成了 L，所以晶体管213没有导通。因此晶体管213中 没有电流流过，晶体管217的阈值电压不变。存储单元202处于该状态的时候，可以看成写 入1。相反，在写入0之际，晶体管211的阈值电压不变，晶体管217的阈值电压上升。规 定该状态为写入0的状态。读出时，将H输入到control，并设定结点203和204的电压为0V。接着对给eg 施加不发生热电子程度的H(高)的电压，例如1.8V。并且，同时给controLrelease施加 L的电压，给si、tg施加H的电压。在向该存储单元写入1的状态(晶体管211为高阈值 电压，晶体管217为低阈值电压)下，一旦给eg施加H的电压，晶体管217就导通，晶体管 211则非导通。这时，结点204沿晶体管214、217的线路等于接地，成为接地电位，晶体管 216成为导通并沿晶体管215、216的线路流动电流，没有接地的结点203变成H的状态。因此，就读出了 1，并通过倒相器218进行输出。相反，存储器的值为0时，随着eg 的电位由于晶体管211导通，通过结点203变成L，结点204变成H，就读出了 0。并且，让我们研究，将1写入存储单元时，一度上升的晶体管211的阈值电压，随时间过去或因写入不良而下降，即使在Cg上施加不会发生热电子程度的电压的情况下，晶体 管211也导通了的情况。这时在初始状态，结点203、204的电位等于0V，因而晶体管208和216都导通，因 为给control施加L的电位，电流从电源沿晶体管207、208、214、217和215、216、210、211 的线路流动。这时，晶体管211的阈值电压升高到比晶体管217的阈值电压要高，因而晶体 管211电阻变得比晶体管217电阻要大。因此，晶体管210、211电阻的电压降变成比晶体 管214、217电阻的电压降要大，结点203的电位提高到比结点204的电位要高。因此，晶体管209的电阻比晶体管213的电阻要大，结点203与结点204的电位差 进一步扩大。因此，最终结点203变成H，结点204变成L，读出1的数据。此时，倒相器219 是同等保持结点203和204寄生电容的定时电路。该电路中，通过结点203和结点204，利用在纵向连接与201相同的快速存储器电 路，对于纵向的存储器几个位，也可以构成具有1个存储器读出写入电路的阵列状存储电路。图14(a)中表示几个位并行排列图13所示电路的实施例和图14(b)中表示一部 分控制电路。本实施例中220是控制电路、221 223是并行排列图13的读出电路201的电路、 224 226是并行排列快速存储单元电路202的电路、227是电平移位电路。各位221 223和224 226为横向排列，而且与该行邻接配置控制电路。写入用的数据是dl到dn， 读出数据是ql到qn。并且，Vdd是低电压电源、Vss是接地电源、Vpp是写入快速存储单元 时变成高电压的电压源。本实施例的情况下，控制电极也是全部的编程位共通，因而可以共通N阱，只要 横向排列图4中所示的布局，就可以实现图14(a)的实施例。并且，作为控制信号的set、 C0ntr0l、release、tg、Cg、sl是可作快速存储单元和读出写入电路的信号，横向并行排列电 路时是共通的信号。所以，用控制电路220生成这些控制信号，通过布线使其横向横穿快速存储单元 等，可以作成多位构造。并且，控制信号中的eg和si需要发生热电子的高电压。如图14(b) 所示，这些信号由利用H的电平为1. 8V的tg、release等的信号，和可以把电源电位转换成 高电压的电源Vpp的电平移位电路227来生成。按照本实施例，即使排列多个位的情况下，也能构成较小电路面积的编程位。并 且，如图14(a)的228到230那样，也可以是纵向的位共用读出写入电路221 223，纵向排 列快速存储单元电路的构成。图15是表示图13和图14中所示电路的变形例。本实施例中，将晶体管232的尺 寸缩小到比晶体管231的晶体管栅极宽度还小。图13和图14的电路中，在什么也没有写 入的状态下，因为输出无法确定，所以欠缺是否使用冗余电路的信息。该电路中，完全不进 行写入的状态下，假如读出数据，那么流过晶体管231的电流比流过晶体管232的电流大， 因而读出L。相反，在写入H的状态，如果读出的话就输出H。例如，若设定晶体管231的栅长为1 μ m,晶体管232的栅长为0. 5 μ m，读出时流过 晶体管232的电流等于流过晶体管231电流的1/2，则从该存储单元读出L。图15(b)的233中配置该存储单元电路，在234 235中配置图13中所示的存储
15单元电路。将存储单元233的输出，输入到电路236。电路236就成为，从存储单元233来 的输入为L时全部的输出为L，输入为H时把存储单元234 235的输出原封不动地输出到 q2到qn的电路，因此在没有给快速存储单元写入数据的状态下，输出全部位L，写入数据的 状态下，输出写入的数据。所以，没有给快速存储单元进行写入的状态下，因为输出全部位 为L，便可能不使用存储器的冗余功能。利用图16，详细说明图1和图4(b)中所示的快速存储单元构造。图16(a)所示的剖面图中，设定逻辑电路部分(核心区)的晶体管栅长Lg为L0、 栅氧化膜厚Tox为TO。对于快速存储器部分(编程单元)，设定晶体管Ml的栅长Lg为Li、 栅氧化膜厚Tox为Tl、晶体管M2的栅长Lg为L2、栅氧化膜厚Tox为T2。这时，快速存储器 部分的栅氧化膜厚需要如此之厚，通过栅氧化膜流动隧道漏电流，而积累于栅电极Vf的电 荷不放电。另一方面，逻辑电路部分的栅氧化膜厚，即使流过隧道电流对于电路工作来说也 没有直接影响，因而可以很薄。所以，有T0<T1=T2的关系。或者，满足(Tl-TO) > (Τ1-Τ2) (但，作为绝对值)的关系。并且，逻辑电路部分的栅长，因为减薄栅氧化膜厚度，由隧道效应引起的阈值下降 也减少，所以可以缩小栅长。另一方面，栅氧化膜厚度越厚，所以需要快速存储器的晶体管Ml栅长越长。并且， 需要进一步增大晶体管Μ2的栅长，使其栅电极Vg的电压变化能高效率地传给浮栅电极Vf。 结果，关于栅长有LO < Ll < L2的关系。而且，如图1(b)所示，在I/O部分配置编程单元1，同时把快速存储器的栅氧化 膜厚对使用于集成电路的输入输出电路中的晶体管栅氧化膜，在工艺离散的容许误差范围 内，规定为相等的膜厚。一般地说，在输入输出电路中，为了提高其静电耐压，使用栅绝缘膜 的厚度比核心区晶体管的要厚。这样，由于把快速存储单元的栅绝缘膜厚与输入输出电路 的栅氧化膜厚一致起来，不会带来制造工艺的复杂化，却可以构成信息保持性能更好的快 速存储单元。并且，本发明快速存储器的电路不限于上述所示的构成。图17是本发明快速存储器电路的另一个实施例的电路图。本实施例的快速存储单元就是串联连接具有浮栅Vfl的晶体管242和具有浮栅 Vf2的晶体管243的构成。该构成中，控制栅eg如果变成导通，通过晶体管241和244，浮栅Vfl和Vf2的电 位就上升。这时，在电子没有注入浮栅Vfl和Vf2的状态下，晶体管242和243 —起成为导 通状态，流过电流使VO的电位下降。另一方面，如果在浮栅Vfl和Vf2的任一方注入电子，串联连接的晶体管242或 243的一方或者双方则变成截止状态，因而输出高电位V0。这样一来，本实施例中也采用2 个浮栅的快速存储器构成编程单元1位，可以提高数据的可靠性。本实施例中，利用使电流分别流到晶体管245、246时的注入热电子，进行浮栅 VfU Vf 2的电子注入。并且，按照本发明，缺陷可挽救的存储单元阵列不限于SRAM，也可以应用于DRAM 阵列的挽救电路。
图18中，241是存储单元阵列，由阵列状排列1个晶体管和1个电容的存储单元 构成。242是读出放大器，243是局部字译码器。通过排列多个这些241、242、243构成存储 体。从BankO到Bank η共η+1个构成存储体，并在Bank η的左侧设置冗余开关区。另一方面，在各存储单元阵列的下部设置冗余列244。将从存储单元输出的信号输 出到位线245，并用读出放大器247放大。放大后的数据由选择器进行选择，输出到总位线 246。该总位线要配置成跨越各存储体，最终，输出到冗余开关。冗余用的总位线状况也相 同。存储单元阵列中，假设存在例如，如X表示的缺陷，就可以用从快速存储器的熔 丝来的信号进行总位线的变换并挽救。该状况与图1的SRAM实施例同样，在测试中直到挽 救结束，可以廉价挽救、测试的特征与至此说过的实施例是同样的。而且不仅存储单元阵列的缺陷挽救，而且也可以将本发明应用于调整工作。图19 和图20中示出其例子。图19是将快速存储器的编程单元应用于集成电路的电源电压降压电路的例子。本实施例中，施加从外部加上的电源电压Vcc，通过电源电压降压电路255，生成 适合于LSI的内部电路256的电源电压Vdd。该电源电压降压电路255，利用基准电压Vref 生成电源电压Vdd。在这里，基准电压用禁带基准等的电路生成，然而由于工艺过程等的起 伏，往往其值会有变化。这时，利用刷新的编程单元251实行编程，采用使图中晶体管M10、 M11、M12、M13的任一个晶体管导通的办法，都能进行基准电压的校正。图20是把快速存储器的编程单元应用于延迟电路的延迟调整的例子。本实施例 特别是将延迟电路应用于激活SRAM读出放大器的定时调整的例子。本实施例中，按照时钟信号CLK，将地址信号取进锁存电路261。取进的地址信号， 由译码器、字驱动器262译码并激活字线。从存储单元阵列263内选定的存储单元264，向 位线输出数据信号。通过以读出放大器266放大该信号，就得到数据。读出放大器266由 信号Psa激活。在这里，信号Psa对时钟信号如果激活时间过于提前，未能获得足够的位线信号， 读出就会失败。并且如果过于落后，就是读出时间迟到了。利用使用快速存储器的编程单 元251，把激活信号Psa的定时调整到最佳值。即，利用编程单元，选择SWl到SW4之中最合适的开关。因此，选择延迟元件267 270之中所用的个数，就可以把施加激活信号Psa的定时调整到最佳值。该基准电压、定时的调整工作也用刷新的编程单元，在测试过程中电气上完成了 调整工作，因而能够廉价地实行。这些数据可与缺陷挽救信息一起存入图1(b)所示的编程 单元内，也可以与缺陷挽救信息同样进行读出、写入。图22和图23中，示出本发明的半导体集成电路与封装引线框(外部端子)连接 的实施例。图22的例中，组装LSI的时候，为了快速存储器的写入，从外部施加高电压用的 焊盘，不与引线框连接。这种情况下，对快速存储器的数据写入是使用测试器在晶片状态下 进行的。Vpp管脚不与引线框连接，因而组装后，不再对快速存储器进行写入，以免由于LSI 的用户不小心，将错误的数据写入快速存储器。图23的实施例中，Vpp管脚连到引线框上，因而除在晶片状态下使用测试器对快 速存储器进行数据写入以外，组装后也进行测试，也可以对快速存储器进行写入。另外这种
17情况下，对快速存储器的写入中，有关输入需要的控制信号的焊盘，当然也需要与引线框连 接起来。图24中示出这种2个阶段挽救方法。如图24所示，本实施例中，首先在晶片状态对存储器进行测试，根据其结果，向快 速存储器写入挽救数据。然后，以组装形式，在高温、高电压条件下进行加速试验的老化。老 化后，重新检测存储器，如有新的缺陷，给Vpp管脚施加高电压，就可以向快速存储器写入 数据。按照本实施例，因为可以挽救老化过程中发生的缺陷，所以具有进一步提高存储器成 品率的效果。另外，至于测试虽然说明有关存储单元阵列的缺陷挽救，但是对调整方面也同 样。本实施例中，由于采用可擦去、可写入的快速存储器，所以可以考虑，包括上述老 化后发生快速存储器的存储保持恶化的情况，再次进行测试，擦去数据，也可以进行重写。 这样一来，还具有提高成品率的效果。以上，如实施例中说过的那样，本发明中，使用可用CMOS器件形成工艺制作的第 一层多晶硅作为浮置电极的非易失性存储器元件，存储用于挽救半导体中存储器阵列缺陷 的地址、或调整的信息。因此，对于系统LSI之类的半导体集成电路，也能实现廉价缺陷挽 救和调整。并且，在半导体集成电路的测试中对非易失性存储器进行编程。因此，在不需要用 于编程的激光器等装置方面，可缩短编程上所需的时间，因而能够降低测试成本。以下，整理使用于本申请的附图中的标号。1是快速存储器的编程单元。2是挽救译码器。3是存储单元阵列。4是冗余位 线。5是位线。6是连到有缺陷的某存储单元的位线。7是有缺陷的存储单元。8是译码器。 9是开关。10是总线。14是冗余用读出放大器。15、16是读出放大器。20是P型硅衬底。 21、23是P阱。22、24是N阱。32、33是n+区域。34是p+区域。35是n+区域。31是浮栅 电极。36是BIST。40是寄存器。100是中央处理器。110是错误校正电路。
18
权利要求
一种半导体集成电路器件，具有用于存储冗余地址信息或调整信息的非易失性存储器，对存入上述非易失性存储器的上述冗余地址信息或上述调整信息进行译码的译码器，以及由上述译码器控制的开关电路，其中，上述非易失性存储器具有非易失性存储单元，上述非易失性存储单元的每一个都具有在半导体衬底的主表面中形成的第1导电类型的第1半导体区、在上述半导体衬底的上述主表面中形成的第2导电类型的第2半导体区、在上述第1半导体区内形成的第2导电类型的源区与漏区、通过上述第1半导体区和上述第2半导体区之间插入绝缘膜而形成的栅电极、以及浮置栅，并且能够通过对上述第2半导体区并对上述源区与漏区中的至少一个施加规定的电压来进行写和读；其中，根据复位信号把用于读出的规定电压施加于上述非易失性存储单元，从上述非易失性存储器读出的上述冗余地址信息或上述调整信息被存储于寄存器中，以及在上述半导体集成电路器件在存储上述冗余地址信息或调整信息之后电源接通的期间，在上述寄存器内保持从上述非易失性存储器中读出的上述冗余地址信息或上述调整信息，而且不向上述非易失性存储单元施加所述规定电压。
2.根据权利要求1所述的半导体集成电路器件，其中，上述复位信号是在上述半导体 集成电路器件的电源接通时生成的。
3.根据权利要求1所述的半导体集成电路器件，其中，根据上述复位信号使上述半导 体集成电路器件内包括的逻辑电路、上述寄存器和状态机器初始化。
4.根据权利要求1所述的半导体集成电路器件，其中，从上述非易失性存储器中读出 的数据被存储在静态寄存器中。
5.根据权利要求1所述的半导体集成电路器件，还包括逻辑电路；用于输入比上述逻辑电路的工作电压高的电压的第1焊盘，上述工作电压用于上述非 易失性存储器的写入操作；和用于向上述逻辑电路输入信号或从上述逻辑电路输出信号的第2焊盘，其中，上述第2焊盘被连接到外部端子，而上述第1焊盘不连接到外部端子。
全文摘要
本发明涉及具有多层布线和铜布线的半导体集成电路器件，降低缺陷挽救和调整的成本。利用第1层多晶硅作为浮置栅极的非易失性存储元件，存储用于挽救半导体中存储单元阵列缺陷的地址等。或者，在半导体集成电路器件的测试中对上述非易失性存储元件进行编程。形成非易失性存储元件，却不需要特别的工艺。就是，可用CMOS器件的形成工艺，形成非易失性存储元件。并且，在测试中进行编程，因而不需要用于编程的激光器等装置，能够缩短程编程上需要的时间，因而可以降低测试成本。
文档编号H01L21/66GK101916591SQ20101000381
公开日2010年12月15日 申请日期2001年2月8日 优先权日2000年2月10日
发明者宿利章二, 山冈雅直, 柳泽一正, 石桥孝一郎, 西本顺一, 青木正和 申请人:株式会社日立制作所