专利名称：对刻蚀后的半导体结构的钝化的利记博彩app
技术领域：
本发明涉及多层半导体结构的刻蚀后的部分(例如通过刻蚀出的沟槽而露出的 掩埋层的部分)的钝化。具体而言，本发明涉及掩埋氧化层的钝化，该掩埋氧化层包括用 于对半导体器件制造中所采用的应变层进行弛豫(relaxation)的顺应材料层(compliant material layer)。更具体而言，本发明的钝化后的多层结构用于电子、光、光伏、光电子领 域，例如LED、激光应用。
背景技术：
半导体器件的制造技术包括用于在半导体与绝缘体材料的多层堆叠中形成沟槽 和类似结构的许多种刻蚀工艺。集成电路通常由根据规定的电路布局位于给定芯片区域上 的大量电路元件组成，其中在复杂的电路中，场效应晶体管是一种主要的电路元件。通常， 目前实践了多种工艺技术，其中对于例如微处理器和存储芯片等基于场效应晶体管的复杂 电路而言，由于在工作速度和/或功耗和/或成本效率方面的优异性能，CMOS技术在当前是 最有前景的方法之一。在使用CMOS技术制造复杂的集成电路期间，经常执行沟槽的刻蚀。在其他工序步骤中，需要在各种环境下执行对不同制造状态的半导体部件的热处 理。退火工艺是一种公知技术，其通过改变(半导体)材料的微结构而使得物理性质(诸 如导电性、强度和硬度)发生变化。在制造小尺寸晶体管时，为了增强晶体管的性能，可以 包括退火，试图为沟道区提供拉伸应变或压缩应变。在为便于使用在某种种子衬底(seed substrate)上异质外延生长的应变薄膜而利用了柔性物质的情况下，可以提供刻蚀出的沟 槽，以便于应变薄膜部分地或全部地弛豫。然而，在沟槽和类似的刻蚀出的结构中，底面和侧面包括被刻蚀的多层堆叠的材 料层中的、在刻蚀工艺完成后暴露于环境的部分。当这种刻蚀后的部件经过一些热处理时， 这些材料层的组分可能从露出的部分向外扩散到环境中。由于该扩散对退火环境的污染， 以及对已形成的层和结构以及在退火工艺期间正在形成的那些结构所产生的污染，该扩散 会严重影响后续的制造步骤及所完成的半导体器件的性能。例如在制造具有弛豫的应变InGaN层的MGaNOS器件时，形成应变材料InGaN岛 有助于使应变层弛豫。这些岛是通过刻蚀出将应变层的多个部分进行分离的沟槽而实现 的。通过对形成在某种柔性层(该柔性层例如包括硼磷硅玻璃BPSG)上的岛进行热处理而 开始进行弛豫。该热处理导致硼磷硅玻璃层塑性变形以及一些回流，由此使应变InGaN层 弹性弛豫。然而，在热处理期间，硼和磷原子从硼磷硅玻璃材料的在上述沟槽的壁和底部露 出的部分扩散出来。如果在生长有源层之前或期间在外延反应器中执行热处理，则这些扩 散的原子会污染反应器气氛及正在生长的层，并因此影响所构造的有源层的性能。因此，本发明要解决的这样一个问题是提供一种手段，来避免在多层堆叠布置中 刻蚀出的沟槽的内壁和底部处、掩埋层中通过刻蚀后的结构所露出的材料部分扩散。
发明内容
通过根据权利要求1和2的对半导体结构进行钝化的方法解决了上述问题，该方 法包括提供扩散阻挡层。因此，本发明提供了一种半导体结构的钝化方法，该方法包括以下 步骤提供至少一个第一材料层；在所述第一材料层上形成待图案化的至少一个第二材料层；在所述至少一个第二材料层与所述至少一个第一材料层之间形成扩散阻挡层，由 此形成多层堆叠；以及对所述至少一个第二材料层向下进行图案化，特别是刻蚀，但不完全穿透所述扩 散阻挡层并且不露出部分的所述至少一个第一材料层，使得基本上防止在对所述多层堆叠 进行后续热处理期间所述至少一个第一材料层的材料穿过所述扩散阻挡层进行扩散。例如，可以通过刻蚀出沟槽或类似结构来执行对第二材料层的图案化。虽然蚀刻 除了去除部分的第二材料层以外，还可以去除扩散阻挡层的材料，但重要的是该扩散阻挡 层未被完全刻穿，即在刻蚀后的结构中，所述第一材料层保持由扩散阻挡层完全覆盖。根据另选方案，本发明提供了一种半导体结构的钝化方法，该方法包括以下步骤提供多层堆叠，该多层堆叠包括形成在该多层堆叠的第二材料层(特别是表面 层)下方的至少一个掩埋层；对所述多层堆叠的该表面进行图案化，特别是刻蚀，穿透所述第二材料层，由此露 出部分的所述至少一个掩埋层；以及至少在所述至少一个掩埋层的露出的部分上沉积扩散阻挡层，使得基本上防止在 对所述多层堆叠进行后续热处理期间所述至少一个掩埋层的材料穿过所述扩散阻挡层进 行扩散。在这两种选择方案中，选择所述扩散阻挡层的材料，使得在对半导体结构后续执 行的热处理中，可以从刻蚀后的结构中不扩散出或者基本上不扩散出第一材料层的组分 (原子、分子)。对扩散阻挡层的材料的选择可以特别是取决于第一材料层的组分的扩散系 数和热处理工艺中有关的温度。尤其是，上述两种方法均可以增加对该多层堆叠执行热处 理的步骤。通过提供扩散阻挡层，能够防止在热处理期间对环境的污染，例如在某种处理反 应器中产生的退火气氛的污染。例如，在用于外延生长对于在半导体结构上制造半导体器 件有用的层的外延反应器中对半导体结构进行退火的情况下，避免了第一材料层的扩散的 原子对所生长的层的污染。沉积所述扩散阻挡层的步骤可以有利地包括以下步骤在多层堆叠的、露出了部 分的所述至少一个掩埋层的侧面上沉积所述扩散阻挡层。由此，不但能够防止所述第一材 料层的组分从图案化的类似于沟槽的结构(间隙)的扩散，而且能够防止这些组分从所述 多层堆叠的侧面的扩散。根据一个实施方式，沉积所述扩散阻挡层的步骤包括在图案化的第二材料层上 及所述至少一个掩埋层的露出的部分上以及所述多层堆叠的上述侧面上沉积所述扩散阻 挡层，并至少去除所述扩散阻挡层的沉积在所图案化的第二材料层上的部分。可以通过选 择性刻蚀CMP来执行该去除步骤。如果进行图案化的步骤得到了使这些岛分开的沟槽，则对由所述第二材料层的材料构成的岛的表面进行刻蚀(或者另外的处理)，以去除先前沉 积在所述第二材料层上的所述扩散阻挡层的材料。具体而言，对所述第二材料层进行图案化可以包括以下步骤穿透所述第二材料 层刻蚀出沟槽，这些沟槽延伸至所述至少一个掩埋层，在该情况下，去除部分的所述扩散阻 挡层，使得扩散阻挡层仅保留在所述沟槽的底部上和/或所述沟槽的壁上，或者使得扩散 阻挡层仅保留在所述沟槽的底部上和/或在所述多层堆叠的、露出了部分的所述至少一个 掩埋层的壁及侧面上。在形成至少部分弛豫的应变材料层的情况下，提供所述扩散层是尤其有利的，该 至少部分弛豫的应变材料层例如用于在电子和光电应用中所使用的层的外延。因而，提供 了一种半导体结构的钝化方法，该方法包括以下步骤提供第一材料层，该第一材料层是由顺应材料制成的低粘性层，特别是由顺应材 料制成的掩埋氧化层或掩埋聚合物层，并且该第一材料层特别地结合至支撑衬底；在所述第一材料层上形成待图案化的至少一个第二材料层，以形成多层堆叠，其 中，该第二材料层是应变材料层，特别是先前生长在种子衬底上并借助于所述第一材料层 转移到所述支撑衬底的应变材料层；在所述至少一个第二材料层与所述至少一个第一材料层之间形成扩散阻挡层；以 及对所述至少一个第二材料层向下进行图案化，但不完全穿透所述扩散阻挡层并且 不露出部分的所述至少一个第一材料层，使得基本上防止在对所述多层堆叠进行后续热处 理期间所述至少一个第一材料层的材料穿过所述扩散阻挡层进行扩散，其中，进行图案化的步骤包括在所述应变材料层中刻蚀出沟槽，以形成应变材料岛；并 且执行热处理，以使这些应变材料岛至少部分地弛豫，其中，通过所述扩散阻挡层基 本上防止顺应材料扩散出所述多层堆叠。在如权利要求2所述的另选方法中，该方法包括以下步骤提供多层堆叠，该多层 堆叠包括形成在该多层堆叠的第二材料层下方的至少一个掩埋层；以及对所述多层堆叠的 表面进行图案化，以穿透所述第二材料层，由此露出部分的所述至少一个掩埋层；根据实施 方式，该至少一个掩埋层是由顺应材料制成的低粘性层，特别是由顺应材料制成的掩埋 氧化层，并且该至少一个掩埋层特别地结合(bond)至支撑衬底；所述第二材料层是应变材料层，特别是先前生长在种子衬底上并借助于所述第一 材料层转移到所述支撑衬底的应变材料层；进行图案化的步骤包括在所述应变材料层中刻蚀出沟槽，以形成应变材料岛；并 且至少在所述至少一个掩埋层的露出的部分上沉积扩散阻挡层，刻蚀应变图案表面 上的阻挡层。此外，执行热处理，以使这些应变材料岛至少部分地弛豫，其中，通过所述扩散阻 挡基本上防止了顺应材料扩散出所述多层堆叠。具体而言，例如在制造用于生产LED和太阳能电池的MGaNOS结构的情况下，使在GaN种子层上异质外延生长并被转移到支撑衬底的应变InGaN层部分地或完全地弛豫的热 处理是工艺线上的关键步骤。用于进行弛豫的顺应材料的扩散组分可以严重影响在弛豫的 应变hGaN层表面上外延形成的层的质量。根据本发明提供扩散阻挡层解决了由这种扩散 引起的问题。根据另一个实施方式，还可以在对应变材料岛的弛豫步骤之后沉积扩散阻挡。然 后对该扩散阻挡进行刻蚀，以露出至少部分地弛豫的应变岛的表面而不露出部分的所述柔 性层，使得在这些岛上执行作为对有源层的外延的后续热处理期间没有发生元素扩散。应当理解的是，InGaN仅是应变材料层的材料的一个示例。实际上，应变材料层例 如可以包括从二元、三元四元合金中选择的III族/N材料，或者由从二元、三元四元合金中 选择的III族/N材料组成。具体而言，上述低粘性层(称为低粘性是为了表示柔性和变形能力，即例如玻璃 化转变温度在500°C至950°C之间的材料。例如，大多数未掺杂二氧化物材料的玻璃化转变 温度高于1200°C。)可以特别是是掩埋氧化层或掩埋聚合物层，该掩埋氧化层可以包括硼 磷硅玻璃或者含有硼或磷的SiO2-化合物，或者由硼磷硅玻璃或者含有硼或磷的SiO2-化合 物构成。当所述顺应材料是含有重量百分比为大约4. 5%的硼和重量百分比为大约2%的 磷的典型硼磷硅玻璃时，能够实现由InGaN制成的应变材料岛的可靠弛豫。实验已经证实， 当扩散阻挡层包括二氧化硅S^2 (没有硼或磷物种)或者SiN(特别是SixNy:H或Si3N4)，或 者扩散阻挡层由二氧化硅SiO2 (没有硼或磷元素)或者SiN(特别是SixNy:H或Si3N4)构成 时，能够有效地抑制硼和/或磷的扩散。优选的是，硼的重量百分比少于4%，以确保在弛豫 后的应变材料上外延中所涉及的温度(大约800°C )下的足够的机械刚度。根据一个示例， 以10纳米至3微米的厚度，特别是10纳米至200纳米的厚度，沉积扩散阻挡层(例如包括 SiO2或SiN(特别是SixNy:H或Si3N4)的扩散阻挡层，或者由SW2或SiN(特别是SixNy:H或 Si3N4)组成的扩散阻挡层)，以防止第一材料层的组分(特别是硼磷硅玻璃中的或含有硼或 磷的SiO2-化合物中的硼和/或磷)扩散。如已经所述，本文所公开的方法对于制造这样的半导体器件特别有用包括在至 少部分地弛豫的应变材料层上的外延生长层。因此，提供了一种半导体器件的制造方法，该 方法包括根据以上示例中的一个对半导体结构形成体的钝化，并进一步包括以下步骤在 所形成的至少部分地弛豫的应变材料上，尤其是在至少部分地弛豫的应变材料岛上，外延 或异质外延生长材料层。该至少部分地弛豫的应变材料可以在外延之前被转移到另一个衬底。例如，在部 分地或完全地弛豫的应变InGaN岛的情况下，由此获得了能够在其上容易地执行(均相) 外延的自由( 面。为了避免该双重转移(double-transfer)以露出fei面(即，III族元 素面)，还可以从施主衬底的N极性面直接转移应变^iGan层，以将该N面结合(bond)至该 衬底并使InGaN层的( 面成为自由面，以用于后续的步骤。此外，本发明提供了一种包括多层堆叠的半导体结构，该多层堆叠包括形成在第 二材料层下方的掩埋层，其中，该第二材料层和该掩埋层都被图案化；扩散阻挡层至少沉积 在所述至少一个掩埋层的、通过所述图案化露出的部分上。此外，提供了这样一种半导体结 构，其中，所述第二材料层是应变材料层，执行热处理后，该图案化的应变材料层至少部分 地发生弛豫。此外，本文提供了一种半导体结构，该半导体结构包括在图案化的掩埋层上的至少部分地弛豫的应变材料层，以及至少沉积在所述至少一个掩埋层的、通过该图案化 露出的部分上的扩散阻挡层，此外，该半导体结构包括在至少部分地弛豫的应变材料层上 的有源层，特别是LED、激光或光伏器件层。
将参照
本发明的附加特征和优点。在说明书中，参照了意在例示本发明 的优选实施方式的附图。应理解的是，这些实施方式并不代表本发明的全部范围。图1例示了本发明的方法的示例，该方法包括在扩散阻挡层上形成应变材料岛的步骤。图2例示了本发明的方法的示例，该方法包括形成应变材料岛和沉积扩散阻挡层 的步骤。图3例示了本发明的方法的另一示例，该方法包括形成应变材料岛和沉积扩散阻 挡层的步骤。
具体实施例方式下面，描述了根据本发明的防止顺应材料层的组分扩散的示例，该顺应材料层是 为了在热处理期间使应变材料层部分或完全地弛豫而提供的。对于以上说明，本领域技术 人员将理解，能够直接地普适于任何多层结构。图1示出了根据本文公开的半导体结构的钝化方法形成的多层堆叠的示例。该多 层堆叠包括支撑衬底1、第一硼磷硅玻璃层2、第二硼磷硅玻璃层3、扩散阻挡层4和具有自 由(上)( 面的应变^iGaN层5。具体而言，如下形成该多层堆叠。从N面极性^iGaN施主 衬底转移(transfer)应变hGaN层5，使得在转移到支撑衬底1上后，InGaN层5的自由面 具有( 极性。扩散阻挡层4已经沉积在InGaN层5的N面上，随后在扩散阻挡层4的顶部 沉积第二硼磷硅玻璃层3。在本示例中，该扩散阻挡层4是Si3N4层。第一硼磷硅玻璃层2沉积在支撑衬底1上，用于结合至第二硼磷硅玻璃层3，并将 应变hGaN层5从源衬底转移至支撑衬底1。图1中示出的结构是该转移(即去除源衬底) 之后得到的。在该转移之后，通过刻蚀出沟槽6，对应变^iGaN层5进行图案化，由此形成应 变InGaN岛5’。向下刻蚀这些沟槽但不完全穿透扩散阻挡层4。因此，第一硼磷硅玻璃层 2仍由第二硼磷硅玻璃层3的材料覆盖。例如可以当在刻蚀气氛中检测到扩散阻挡层4的 材料或者确定刻蚀速率发生显著变化时，立即停止刻蚀。在对应变hGaN层5进行图案化后，对多层堆叠进行热处理，使得至少第二硼磷硅 玻璃层3发生一些回流(塑性变形)，由此使应变InGaN岛5’弛豫。由于提供了扩散阻挡 层4，第一硼磷硅玻璃层2和第二硼磷硅玻璃层3的组分没有扩散到为热处理工艺产生的退 火气氛中，因此没有造成对后续生长的层的污染。虽然本发明的钝化方法的该示例具有处理快速且简单的优点，但在柔性第二硼磷 硅玻璃层3与应变InGaN岛5’之间设置的扩散阻挡层4可以影响弛豫过程。具体而言，扩 散阻挡层4可以阻碍对应变InGaN岛5’的完全弛豫。将参照图2描述另选的方法。如图2所示，提供了一种多层堆叠，该多层堆叠包括支撑衬底10、硼磷硅玻璃层11 和应变InGaN层12。该堆叠也是通过将应变InGaN层12从某个种子衬底转移到支撑衬底10而得到。通过刻蚀出沟槽13，对应变InGaN层12进行图案化，由此形成应变InGaN岛 12’。这些沟槽也可以形成在柔性层11中。随后，在应变hGaN岛12’上、沟槽13中、至少 在柔性层11的沟槽壁处以及在多层堆叠的侧面处沉积Si3N4的扩散阻挡层14。接着，执行光刻步骤以部分地去除扩散阻挡层14的材料，使得该扩散阻挡层14保 留在多层堆叠的侧面上、柔性层11的沟槽壁处以及沟槽13的下部中，如图2所示。虽然本 示例包括附加的光刻步骤，但其提供了这样的优点，通过随后的热处理对应变InGaN岛12’ 的弛豫不显著地受扩散阻挡层14的阻碍，这特别是由于应变hGaN岛12’与在热处理期间 通过回流而导致弛豫的柔性硼磷硅玻璃层11直接接触。此外，通过从这些岛的上表面去除 扩散阻挡层14，改善了应变InGaN岛12’的弛豫。与参照图1描述的示例类似，借助于扩散 阻挡层14，防止了在热处理期间硼磷硅玻璃层11的组分(特别是硼原子或磷原子)的扩 散。图3例示了本文描述的钝化方法的另一示例。提供了一种堆叠，该堆叠与图2中 所示堆叠类似，包括支撑衬底20和硼磷硅玻璃层21以及应变InGaN层22，并且穿过硼磷硅 玻璃层21和应变InGaN层22刻蚀出沟槽23。如图3所示，在剩余的硼磷硅玻璃层21及 应变InGaN层22上、在沟槽23中以及在多层堆叠的侧面处沉积由Si3N4构成的扩散阻挡层 M。随后，执行各向异性干法刻蚀，以从图案化的应变InGaN层22的剩余部分的顶部以及 从沟槽23的底部23去除扩散阻挡层M的材料。沟槽的内壁仍被扩散阻挡层M覆盖。由 于对沟槽的刻蚀仅在支撑衬底20处停止，因此在用于使应变InGaN层22弛豫的后续退火 期间不会发生硼原子或磷原子的扩散。在以上参照图1至图3所描述的示例中，例如在沉积硼磷硅玻璃之前，可以在 InGaN层上沉积厚度为大约50纳米的SW2层或未掺杂的硅玻璃，以改善硼磷硅玻璃层对 ^GaN层的粘附性。图1的硼磷硅玻璃层或者图2及图3的硼磷硅玻璃层的厚度可以为大 约500纳米，并可以包括重量百分比为4-5%的硼和重量百分比为2%的磷。InGaN层的厚 度可以为大约100纳米，并且可以包括摩尔质量为5-7 %的铟。可以通过本领域中已知的任何沉积方法，例如通过低压等离子体增强化学气相沉 积(LPCVD)或者来自金属有机化合物的等离子体增强化学气相沉积(PECVD)，来执行厚度 例如为10-200纳米的扩散阻挡层的沉积(分别参见图1中的附图标记4、图2中的附图标 记14和图3中的附图标记对)。该至少部分弛豫的应变(InGaN)岛可以用于对于半导体器件或太阳能电池的形 成有用的层的外延。可以将该至少部分弛豫的应变岛转移到另一衬底，使得该至少部分弛 豫的应变岛表现出自由( 面，在该自由( 面上能够执行例如InGaN层的(均相)外延。另 选地，可以将异质外延生长的应变InGaN层的氮极性面直接转移到支撑衬底，以获得弛豫 的镓极性自由面，用于后续的外延工艺。显然，如果希望的话，也可以获得具有镓极性自由 面的InGaN结构。应当注意的是，可以穿过应变层和柔性层下至支撑衬底来形成沟槽而不形成任何 扩散阻挡层，以减少向外扩散。在该情况下，由于沟槽的底部没有柔性层材料，所以向外的 扩散仅能够出现在沟槽壁处。然而，提供扩散阻挡层是防止掩埋层的材料部分向外扩散的 最有效方式。前述所有实施方式并不是旨在作为限制，而是用作例示本发明的特征和优点的示例。应当理解的是，还可以以不同方式来组合上述特征中的一些或全部。
权利要求
1.一种半导体结构的钝化方法，该方法包括以下步骤提供至少一个第一材料层；在所述第一材料层上形成待图案化的至少一个第二材料层；在所述至少一个第二材料层与所述至少一个第一材料层之间形成扩散阻挡层，由此形 成多层堆叠；以及对所述至少一个第二材料层向下进行图案化，特别是刻蚀，但不完全穿透所述扩散阻 挡层并且不露出部分的所述至少一个第一材料层，使得基本上防止在对所述多层堆叠进行 后续热处理期间所述至少一个第一材料层的材料穿过所述扩散阻挡层进行扩散。
2.一种半导体结构的钝化方法，该方法包括以下步骤提供多层堆叠，该多层堆叠包括形成在第二材料层下方的至少一个掩埋层；对所述多层堆叠的表面进行图案化，特别是刻蚀，穿透所述第二材料层，由此露出部分 的所述至少一个掩埋层；以及至少在所述至少一个掩埋层的露出的部分上沉积扩散阻挡层，使得基本上防止在对所 述多层堆叠进行后续热处理期间所述至少一个掩埋层的材料穿过所述扩散阻挡层进行扩 散。
3.根据权利要求2所述的方法，其中，沉积所述扩散阻挡层的步骤包括在图案化的第 二材料层上及所述至少一个掩埋层的所述露出的部分上沉积所述扩散阻挡层；所述方法进一步包括包括去除所述扩散阻挡层中的至少沉积在图案化的第二材料层的材料上的部分。
4.根据权利要求3所述的方法，其中对所述第二材料层进行图案化包括穿透所述第 二材料层刻蚀出沟槽，这些沟槽延伸至所述至少一个掩埋层，其中，部分的所述扩散阻挡层 被去除，使得所述扩散阻挡层仅保留在所述沟槽的底部上和/或所述沟槽的壁上以及所述 多层堆叠的、露出了部分的所述至少一个掩埋层的侧面上。
5.根据前述权利要求中任一项所述的方法，其中，沉积所述扩散阻挡层的步骤包括 在所述多层堆叠的、露出了部分的所述至少一个掩埋层的侧面上沉积所述扩散阻挡层。
6.根据权利要求1所述的方法，其中，所述第一材料层是低粘性层，特别是所述第一材料层结合至支撑衬底；所述第二材料层是应变材料层，特别是先前生长在种子衬底上并借助于所述第一材料 层转移到所述支撑衬底的应变材料层；所述进行图案化的步骤包括在所述应变材料层中刻蚀出沟槽，以形成应变材料岛；并且执行热处理以使这些应变材料岛至少部分地弛豫。
7.根据权利要求6所述的方法，其中，在沉积所述扩散阻挡层之前执行所述热处理。
8.根据权利要求2至5中任一项所述的方法，其中，所述至少一个掩埋层是包括顺应材料的低粘性层，特别是所述至少一个掩埋层 结合至支撑衬底；所述第二材料层是应变材料层，特别是先前生长在种子衬底上并借助于所述第一材料 层转移到所述支撑衬底的应变材料层；进行图案化的步骤包括在所述应变材料层中刻蚀出沟槽，以形成应变材料岛；并且执行热处理，以使这些应变材料岛至少部分地弛豫，其中，通过所述扩散阻挡基本上防 止顺应材料扩散出所述多层堆叠。
9.根据权利要求6、7和8中任一项所述的方法，其中，所述低粘性层是掩埋氧化层， 并且包含硼磷硅玻璃或者含有硼或磷的SiO2-化合物，或者由硼磷硅玻璃或含有硼或磷的 SiO2-化合物组成。
10.根据权利要求9所述的方法，其中，所述顺应材料是硼磷硅玻璃，特别是包括重量 百分比为4. 5%的硼和重量百分比为2%的磷的硼磷硅玻璃。
11.根据权利要求9或10所述的方法，其中，所述扩散阻挡层包括SiN或SiO2,或者所 述扩散阻挡层由SiN或SW2组成。
12.根据权利要求6至11中任一项所述的方法，其中，所述应变材料层包括从二元、三 元四元合金中选择的III族/N材料，或者所述应变材料层由从二元、三元四元合金中选择 的III族/N材料组成。
13.根据权利要求12所述的方法，其中，所述应变材料层包括InGaN，或者所述应变材 料层由InGaN组成。
14.根据权利要求6至13中任一项所述的方法，其中，所述应变材料层转移自块状III 族/N材料衬底，并且该露出的层的面极性是III族元素面。
15.根据前述权利要求中任一项所述的方法，其中，以10纳米至3微米的厚度，特别是 10纳米至200纳米的厚度，沉积所述扩散阻挡层。
16.一种半导体器件制造方法，该方法包括根据权利要求6至14中任一项的对半导体 结构形成体的钝化，并进一步包括以下步骤在所形成的至少部分地弛豫的应变材料上外 延生长材料层，尤其是在至少部分地弛豫的应变材料岛上，外延生长材料层。
17.根据前一权利要求所述的方法，该方法包括以下步骤在所述至少部分地弛豫的 应变材料上形成至少一个有源层，特别是LED层、激光层或光伏器件层。
全文摘要
本发明涉及半导体结构的钝化方法，该方法包括以下步骤提供至少一个第一材料层；在第一材料层上形成待图案化的至少一个第二材料层；在至少一个第二材料层与至少一个第一材料层之间形成扩散阻挡层，由此形成多层堆叠；以及对至少一个第二材料层向下进行图案化特别是刻蚀，但不完全穿透扩散阻挡层并且不露出至少一个第一材料层中的多个部分，使得基本上防止在对多层堆叠进行后续热处理期间至少一个第一材料层的材料穿过扩散阻挡层进行扩散。本发明还涉及一种半导体结构的钝化方法，该方法包括以下步骤提供包括形成在第二材料层下方的至少一个掩埋层的多层堆叠；对多层堆叠的表面进行图案化特别是刻蚀，穿透第二材料层，由此露出至少一个掩埋层的多个部分；至少在至少一个掩埋层的露出的部分上沉积扩散阻挡层，使得基本上防止在对多层堆叠进行后续热处理期间至少一个掩埋层的材料穿过扩散阻挡层进行扩散。
文档编号H01L21/324GK102132396SQ200980130163
公开日2011年7月20日 申请日期2009年7月2日 优先权日2008年8月6日
发明者布鲁斯·富尔, 帕斯卡·昆纳德 申请人:硅绝缘体技术有限公司