专利名称：功率电晶体的封装构造的利记博彩app
技术领域：
本实用新型涉及一种功率电晶体的封装构造，主要将设置有复数个功率电晶体的
基板贴附在承载板上，并对基板进行研磨及切割，以完成功率电晶体的设置。
背景技术：
请参阅图l，为习用功率电晶体的封装构造的剖面示意图。如图所示，功率电晶体 的封装构造100主要包括有一功率电晶体10及一封装胶体14，其中功率电晶体10主要包 括有一基板11 ，且基板11包括一 N+型基板111及一 N型磊晶层113， N+型基板111及一 N 型磊晶层113以层迭的方式设置。 N+型基板111的表面为一汲极12，而N型磊晶层113上掺杂设置有至少一P型井 区13。 P型井区13内掺杂设置有至少一源极区15，并于源极区15上设置有一源极16。此 外N型磊晶层113上还设置有至少一闸极18，并以一绝缘层17隔离N型磊晶层113及闸极 18。 藉由上述的构件便已完成功率电晶体10的初步架构，在使用时可透过导线19与 汲极12、源极16及闸极18相连接，并可进一步将导线19的另一端与导电架相连接，而有利 于进行功率电晶体10的使用，例如在使用时亦可将N+型基板111直接设置在导电架上，并 进行导电架与源极16及闸极18的电性连接。此外，在完成上述的连接后可以封装胶体14 包覆功率电晶体IO，藉此在功率电晶体IO外部形成一保护构造。 对习用的功率电晶体10来说，基板11的厚度H往往必须大于200微米以维持功 率电晶体10的结构，并避免功率电晶体10的基板11出现碎裂的情形，然而对功率电晶体 IO来说厚度H的大小将与其串联电阻成正比。由于习用的功率电晶体IO的厚度H无法縮 减，使其串联电阻无法进一步降低，并容易在使用的过程当中产生较大的热量。
发明内容本实用新型的主要目的在于提供一种功率电晶体的封装构造，主要将功率电晶体 与一承载板相连接，并减少功率电晶体的基板厚度，藉此以降低功率功率电晶体的串联电 阻。 本实用新型的次要目的在于提供一种功率电晶体的封装构造，其中在将功率电晶 体与承载板连接后，可进一步对功率电晶体的基板进行研磨，藉此有利于縮小功率电晶体 的尺寸。 本实用新型的又一目的在于提供一种功率电晶体的封装构造，藉由功率电晶体的 基板厚度的减少，将有利于降低串联电阻，并可减少功率电晶体在使用时所产生的热量。 本实用新型的又一目的在于提供一种功率电晶体的封装构造，其中功率电晶体的 汲极、闸极及源极皆可透过导电层而连接至基板的同一表面，藉此将可以透过表面粘着技 术(SMD)进行功率电晶体的设置，并提高功率电晶体在使用时的便利性。 为实现上述目的，本实用新型采取以下设计方案一种功率电晶体的封装构造，其包括有一承载板；一功率电晶体，包括有一基板，包括有一第一表面及一第二表面，并以 该第一表面的方向与该承载板连接；至少一源极，设置于该基板的第一表面；及至少一闸 极，设置于该基板的第一表面。 此外，本实用新型还提供了一种功率电晶体的封装构造，其包括有一承载板；一 功率电晶体，包括有一基板，包括有一第一表面及一第二表面，并以该第一表面的方向与 该承载板连接；至少一源极，设置于该基板的第一表面；至少一闸极，设置于该基板的第一 表面；及至少一汲极，设置于该基板的第一表面。 本实用新型的优点是有利于縮小功率电晶体的厚度尺寸，从而进一步降低功率 电晶体的串联电阻，并可减少功率电晶体在使用的过程当中所产生的热量。
图1 :为习用功率电晶体的封装构造的剖面示意图。 图2 :为本实用新型功率电晶体的封装构造一较佳实施例的剖面示意图。 图3 :为本实用新型功率电晶体的封装构造一实施例的剖面示意图。 图4 :为本实用新型功率电晶体的封装构造又一实施例的剖面示意图。 图5A至图5E :为本实用新型功率电晶体的封装方法的流程示意图。 图6 :为本实用新型功率电晶体又一实施例的封装方法流程图。 以下，兹举本实用新型若干较佳实施例，并配合图式做进一步详细说明
具体实施方式请参阅图2，为本实用新型功率电晶体的封装构造一较佳实施例的剖面示意图。如 图所示，功率电晶体的封装构造200包括有一承载板210及一功率电晶体20，其中功率电晶 体20包括有一基板21，且该基板21包括有一第一表面211及一第二表面212，并以第一表 面211的方向连接承载板210。 基板21的第一表面211上设置有至少一源极26及至少一闸极28，而基板21的第 二表面212则为一汲极22。基板21包括有一第一型基板213及一第一型磊晶层215，且第 一型基板213及第一型磊晶层215以层迭的方式设置。例如第一型基板213可为N+型基 板(N+substrate)，而第一型磊晶层215则可为N型磊晶层(N-印i)。 基板21上可以掺杂方式设置有至少一第二型井区23，并于第二型井区23内设有 至少一第一型源极区25。例如第二型井区23设置在第一型磊晶层215内，且第二型井区 23为P-型井区，而第一型源极区25则为N型源极区。第一型源极区25上设置有至少一源 极26，并透过源极26与第一型源极区25及/或第二型井区23电性连接。 基板21的第一表面211上还设置有至少一绝缘层27，并于绝缘层27上设置有至 少一闸极28，藉此将可以绝缘层27对闸极28进行隔离，使得闸极28不会与基板21、第一 型磊晶层215、第二型井区23及/或第一型源极区25接触。并以第一型基板213的表面为 汲极22。 在本实用新型中主要对功率电晶体20的厚度进行縮减，并使得功率电晶体20的 厚度Hl及/或基板21的厚度H2小于100微米，藉此不仅有利于縮小功率电晶体20的尺 寸，同时藉由厚度Hl/H2的縮小更可进一步降低功率电晶体20的串联电阻，并可减少功率
5电晶体20在使用的过程当中所产生的热量。理论上来说电阻的大小与导电物的长度(厚 度)成正比，若本实用新型所述的功率电晶体20的厚度HI仅为习用功率电晶体10的厚度 H的一半，则功率电晶体20的串联电阻亦会是习用功率电晶体10的电阻的一半。 请参阅图3，为本实用新型功率电晶体的封装构造一实施例的剖面示意图。如图所 示，本实施例所述的功率电晶体的封装构造300主要进一步揭露功率电晶体20的线路连接 方式，功率电晶体的封装构造300同样包括有一承载板210及一功率电晶体20，并将功率电 晶体20设置在承载板210上，例如以基板21的第一表面211方向，进行功率电晶体20与 承载板210的连接。 在本实用新型实施例中，功率电晶体20的源极26及闸极28分别与至少一导电层 29连接，且导电层29由基板21第一表面211延伸至第二表面212，藉由导电层29的设置 可将源极26与闸极28的接点引导至基板21的第二表面212。例如于基板21上设置有至 少一穿孔24，该穿孔24由基板21的第一表面211延伸至第二表面212，可将导电层29设 置在穿孔24内，并使得导电层29与源极26及闸极28连接。 由于基板21的第二表面212为功率电晶体20的汲极22，而源极26与闸极28的 接点则可透过导电层29延伸至基板21的第二表面212，因此功率电晶体20的汲极22、源 极26及闸极28皆设置在同一表面，并可直接透过表面粘着技术(SMD)将功率电晶体20设 置在不同的装置上，例如透过焊球241进行功率电晶体20与电路板的连接。藉由透过表面 粘着技术进行功率电晶体的封装构造300与电路板之间的连接，将有利于提高功率电晶体 20的设置效率的提升及体积的縮小。 请参阅图4，为本实用新型功率电晶体的封装构造又一实施例的剖面示意图。如图 所示，本实用新型所述的功率电晶体的封装构造400包括有一承载板210及一功率电晶体 40，其中功率电晶体40的基板41包括有一第一表面411及一第二表面412，并以第一表面 411的方向与承载板210相连接。 基板41的第一表面411上设置有至少一汲极42、至少一源极46及至少一闸极48， 其中基板41包括有一第一型基板413及一第一型磊晶层415，且第一型基板413及第一型 磊晶层415以层迭的方式设置。第一型磊晶层415内设置有一第二型井区43及一第一型 汲极区451，而第二型井区43内则设置有一第一型源极区453。 第一型汲极区451上设置有至少一汲极42，而第一型源极区453上则设置有至少 一源极46。第一型磊晶层415的部分表面上设置有一绝缘层47，并于绝缘层47上设置有 至少一闸极48，藉此将可以绝缘层47对闸极48进行隔离，例如绝缘层47可横跨在第一型 汲极区451及第一型源极区453之间。 功率电晶体40的汲极42、源极46及闸极48分别与至少一导电层49相连接，并透 过不同的导电层49将汲极42、源极46及闸极48的接点引导至基板41的第二表面412，例 如导电层49可由基板41的侧边延伸至基板41的第二表面412，藉此功率电晶体40将可以 透过表面粘着技术(SMD)设置在不同的装置上。 在图3所示的本实用新型功率电晶体20为垂直双扩散金属氧化物半导体场效应 管(VDM0S， vertical double-diffused M0SFET)，而图4所示的功率电晶体40则是横向双 扩散金属氧化物半导体场效应管(LDM0S， lateral double-dif fusedMOSFET)，然而在实际 应用时亦可将本实用新型应用不同形式的功率电晶体。[0033] 请参阅图5A至图5E，为本实用新型功率电晶体的封装方法的流程图。如图所示， 本实用新型首先进行功率电晶体20的相关制程，例如于基板21上形成一第一型基板213 及一第一型磊晶层215。之后透过掺杂方式在第一型磊晶层215上形成至少一第二型井区 23，并于第二型井区23内设有至少一第一型源极区25。 在完成上述第一型基板213、第一型磊晶层215、第二型井区23及第一型源极区25 的设置后，可于第一型源极区25上设置有至少一源极26。并于第一型磊晶层215及/或 第一型源极区25的部分表面上设置一绝缘层27，例如可使得绝缘层27横跨于两个源极26 或两个源极区25之间，而后再于绝缘层27上设置有至少一闸极28，如图5A所示。 在完成功率电晶体20的初步架构后，可将功率电晶体20与承载板210相连接，例 如以功率电晶体20的基板21的第一表面211的方向贴附在承载板210上，如图5B所示。 功率电晶体20在与承载板210连接后将可以得到承载板210的支撑，并可以进一步对功率 电晶体20的基板21的第二表面212进行研磨。例如在实际应用时可对基板21的第一型 基板213进行研磨，并使得基板21的厚度H2小于100微米，藉此不仅有利于縮小功率电晶 体20的尺寸，同时亦可达到降低功率电晶体20的串联电阻的目的，如图5C所示。 在完成研磨的步骤后，可进一步在功率电晶体20上设置有至少一导电层29，导电 层29分别与源极26及闸极28相连接，并将源极26及闸极28的接点引导至基板21的第 二表面212。在实际应用时亦可依据功率电晶体20的配置方式的不同，而在基板21上设 置有至少一穿孔24，使得穿孔24由基板21的第一表面211延伸至第二表面212，而导电层 29则可设置在穿孔24内部，并将源极26及闸极28的接点引导至基板21的第二表面212， 如图5D所示。 在完成上述的步骤后，便已完成功率电晶体20的封装，并使得功率电晶体20的汲 极22、源极26及闸极28的接点皆设置在基板21的同一表面，藉此将可透过表面粘着技术 (SMD)进行功率电晶体20的设置，例如透过焊球241将功率电晶体20设置在一电路板50 上，如图5E所示。 在本实用新型利记博彩app的实施例中，主要是以垂直双扩散金属氧化物半导体场效 应管(VDMOS)为实施例进行说明，然而横向双扩散金属氧化物半导体场效应管(LDMOS)或 其他形式的功率电晶体亦可以类似的利记博彩app完成设置。例如可以在基板21的第一表面 211上设置有至少一汲极22，再进行功率电晶体20与承载板210之间的连接，以及后续对 基板21进行研磨的步骤。此外，在实际制作时亦可依据不同的需求调整上述各个步骤的顺 序，皆可完成功率电晶体的封装构造。 在实际制作时基板21可为一晶圆(wafer)，同一个基板21上可形成复数个功率电 晶体20，并将基板21贴附在承载板210上再进行研磨，以縮小功率电晶体20的厚度。此 外，亦可同时在基板21的复数个功率电晶体20上形成穿孔24，并于穿孔24内形成导电层 29，最后再将承载板210与基板21进行切割，例如延着虚线进行切割，以同时完成复数个功 率电晶体20的设置，藉此将有利于功率电晶体20的设置步骤的简化及制作成本的降低，如 图6所示。 以上所述，仅为本实用新型的较佳实施例而已，并非用来限定本实用新型实施的 范围，即凡依本实用新型申请专利范围所述的形状、构造、特征及精神所为的均等变化与修 饰，均应包括于本实用新型的申请专利范围内。
权利要求一种功率电晶体的封装构造，其特征在于包括有一承载板；一功率电晶体，包括有一基板，包括有一第一表面及一第二表面，并以该第一表面的方向与该承载板连接；至少一源极，设置于该基板的第一表面；及至少一闸极，设置于该基板的第一表面。
2. 根据权利要求1所述的功率电晶体的封装构造，其特征在于其中该电晶体的厚度 小于100微米。
3. 根据权利要求1所述的功率电晶体的封装构造，其特征在于其中该基板包括有至 少一穿孔，该穿孔由该第一表面延伸至该第二表面，并于该穿孔内设置有一导电层。
4. 根据权利要求1所述的功率电晶体的封装构造，其特征在于还包括有至少一电性 连接源极及该闸极的导电层，且该导电层由基板的第一表面延伸至第二表面。
5. 根据权利要求1所述的功率电晶体的封装构造，其特征在于其中该基板包括有一 第一型基板及一第一型磊晶层。
6. 根据权利要求5所述的功率电晶体的封装构造，其特征在于其中该第一型磊晶层 内设置有至少一第二型井区，并于该第二型井区内设置有至少一第一型源极区。
7. 根据权利要求1所述的功率电晶体的封装构造，其特征在于其中该基板的第二表 面为一汲极。
8. 根据权利要求1所述的功率电晶体的封装构造，其特征在于其中该基板的厚度小 于100微米。
9. 一种功率电晶体的封装构造，其特征在于包括有 一承载板；一功率电晶体，包括有一基板，包括有一第一表面及一第二表面，并以该第一表面的方向与该承载板连接； 至少一源极，设置于该基板的第一表面； 至少一闸极，设置于该基板的第一表面；及 至少一汲极，设置于该基板的第一表面。
10. 根据权利要求9所述的功率电晶体的封装构造，其特征在于其中该电晶体的厚度 小于100微米。
11. 根据权利要求9所述的功率电晶体的封装构造，其特征在于其中该电晶体包括有 至少一穿孔，该穿孔由该第一表面延伸至该第二表面，并于该穿孔内设置有一导电层。
12. 根据权利要求9所述的功率电晶体的封装构造，其特征在于包括有至少一电性连 接该汲极、该源极及该闸极的导电层，且该导电层由该基板的第一表面延伸至第二表面。
13. 根据权利要求9所述的功率电晶体的封装构造，其特征在于其中该基板包括有一 第一型基板及一第一型磊晶层。
14. 根据权利要求13所述的功率电晶体的封装构造，其特征在于其中该第一型磊晶 层内设置有至少一第二型井区及至少一第一型汲极区，并于该第二型井区内设置有至少一 第一型源极区。
15. 根据权利要求9所述的功率电晶体的封装构造，其特征在于其中该基板的厚度小于100微米。
专利摘要本实用新型公开了一种功率电晶体的封装构造，其包括有一承载板；一功率电晶体，包括有一基板，包括有一第一表面及一第二表面，并以该第一表面的方向与该承载板连接；至少一源极，设置于该基板的第一表面；及至少一闸极，设置于该基板的第一表面。此外，本实用新型还可加设至少一汲极，设置于该基板的第一表面。其有利于缩小功率电晶体的厚度尺寸，从而进一步降低功率电晶体的串联电阻，并可减少功率电晶体在使用的过程当中所产生的热量。
文档编号H01L23/12GK201514937SQ20092021674
公开日2010年6月23日 申请日期2009年9月18日 优先权日2009年9月18日
发明者林昶伸, 梁伟成 申请人:芯巧科技股份有限公司;梁伟成